【課題】基板９の温度を比較的低温に保ちながら、微細なホール９０の内面に配線材料を埋め込むことを可能にする。
【解決手段】基板９に形成された微細なホール９０の内面にアルミのベース薄膜９３をイオン化スパッタによって作成した後、３００℃程度の温度でアルミ膜をスパッタによって作成しながらリフローさせてリフロー薄膜９１を作成する（Ｄ）。ホール９０内のベース薄膜９３が厚いためにリフロー薄膜９１の拡散が促進され、ボイド９２の無い埋め込みが可能になる。ベース薄膜９３は途切れを防止するため１５０℃以下の温度で作成される。スパッタチャンバーはプラズマを形成するイオン化手段を有し、このプラズマ中でスパッタ粒子がイオン化される。イオン化スパッタ粒子は電界設定手段が与える電界によって基板９に垂直に多く入射し、ホール９０内のカバレッジが向上する。 （もっと読む）

【課題】半導体装置の実装面積を低減し、半導体装置を実装した電子装置を小型化する。
【解決手段】ＲＦパワーモジュールＰＭ１は、配線基板１０１と、配線基板１０１上に搭載された半導体チップＣＨＰ１および受動部品１０２と、それらを覆う封止樹脂１０３とを有している。半導体チップＣＨＰ１内には、ＲＦパワーモジュールＰＭ１の電力増幅回路を構成するＬＤＭＯＳＦＥＴが形成されており、配線基板１０１の上面上にフリップチップ実装されている。半導体チップＣＨＰ１の表面１０７ａに形成されたバンプ電極１０８は、配線基板１０１の上面の導体パターン１０５ａと電気的に接続されている。バンプ電極１０８は、電力増幅回路を構成するＬＤＭＯＳＦＥＴのドレイン、ゲートおよびソース用のバンプ電極１０８を有している。 （もっと読む）

【課題】ビット線構造の構成領域を増加してチップ面積を効率的に活用する。
【解決手段】複数のビット線構造ＢＬ、ソースシャント線構造ＳＨ１、ダミー線構造ＳＨ２が所定幅および所定間隔で同層に並設されており、ソースシャント線構造ＳＨ１の上にビアプラグ構造Ｖｉａ２が構成されている。 （もっと読む）

【課題】本発明は、Ｓｉ基板と接続される配線パターンを備えた半導体装置の製造方法に関し、Ｓｉ基板上におけるＳｉノジュールの発生を十分に抑制すると共に、半導体装置の製造コストを低減することを課題とする。
【解決手段】開口部１６Ａ、１６Ｂを有した絶縁膜１２が形成されたＳｉ基板１１を、所定の温度Ｔ_ｘに加熱された温水に浸漬させて、開口部１６Ａ、１６Ｂに露出されたＳｉ基板１１上に所定の厚さＭ１、Ｍ２を有する酸化膜１３Ａ、１３Ｂを形成し、その後、開口部１６Ａ、１６Ｂを充填すると共に、絶縁膜１２の上面１２Ａに亘るように配線パターンを形成する。 （もっと読む）

【課題】無線通信によりデータの交信が可能な半導体装置において、復調信号を基に生成したクロックを利用するために引き起こされる誤動作するまたは応答しない等の動作不良を防止することを課題とする。
【解決手段】無線信号を受信するためのアンテナ回路と、アンテナ回路で受信した前記無線信号により電源を生成する電源回路と、電源が供給されるクロック発生回路と、を有し、クロック発生回路には、自己発振するリングオシレータと、リングオシレータの出力信号を適切な範囲の周波数に調整する分周器を設け、周波数の精度が高いクロックをもってディジタル回路部を駆動することで、誤動作するまたは応答しない等の動作不良を防止する。 （もっと読む）

【課題】電気光学装置において、コンタクトホールを形成する工程を低減でき、製造プロセスの単純化を可能とする。
【解決手段】電気光学装置は、基板（１０）上に、複数の画素電極（９ａ）と、画素電極（９ａ）を駆動するための一の配線、電極又は電子素子の少なくとも一部を夫々構成すると共に、互いに同一の導電膜から形成された複数の第１導電部（６ａ、９３）と、画素電極を駆動するための他の配線、電極又は電子素子の少なくとも一部を夫々構成すると共に、複数の第１導電部と絶縁膜を介して異なる層に夫々配置された複数の導電膜から夫々形成された複数の第２導電部（１１ａ、１ａ、３ｂ、７１、７５）とを備える。複数の第２導電部は夫々、複数の第１導電部の少なくともいずれかと絶縁膜に形成されたコンタクトホール（８４、８１、８１０、８１３、８１４）を介して電気的に接続される。 （もっと読む）

【課題】表示品質の優れた表示装置を生産性よく製造することができる表示装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る表示装置の製造方法は、ＴＦＴ１０８を備える基板１００を有する表示装置に関する方法である。まず、ＴＦＴ１０８を備える基板１００上にスルーホール１１を有する平坦化膜１０を成膜する。次に、スルーホール１１を介してＴＦＴ１０８のドレイン部と接続され、画素電極の少なくとも一部となる透明導電膜１２を成膜する。そして、透明導電膜１２を成膜後、ＴＦＴ１０８を備える基板１００に対してプラズマによる第１の表面処理を行う。さらに、プラズマによる第１の表面処理後、反射膜１３を成膜する。 （もっと読む）

【課題】多数回のプロービング検査を行っても問題の生じる懸念を解消した狭パッドの配置を実現する。
【解決手段】半導体チップのパッドがプロービングパッド専用パッド、プロービングとボンディングの兼用パッド、ボンディング専用パッドに区別されている。プロービング用に用いられるパッドはボンディング専用パッドよりも半導体チップの周辺部に配置される。これにより、半導体チップの周辺部に設けられたプロービング専用パッド及び兼用パッドに対してプロービングを行えば足りるようになり、ボンディング専用パッドは入出力バッファ上等に配置しても、多数回のプロービングに対しても不都合が生じる懸念が解消される。 （もっと読む）

【課題】 誘電体空隙を有する相互接続構造体を提供する。
【解決手段】 多相フォトレジスト材料を用いて誘電体層内部に空隙を形成することにより改善された性能及びキャパシタンスを有する相互接続構造体が提供される。相互接続構造部は、相互接続構造部の周りの誘電体層の部分の中に円柱状空隙構造体を有する誘電体層内に埋め込まれる。相互接続構造部はまた、生成される異なる誘電率を有する２つ又は複数の相を有する誘電体内に埋め込むこともできる。この相互接続構造体は現行の後工程プロセスに適合する。 （もっと読む）

【課題】Ｃｕ拡散防止機能のバリア性を維持しつつ、より低抵抗の半導体集積回路の配線構造及び配線形成方法を提供する。
【解決手段】基板１１上の層間絶縁膜１２下層にコンタクト領域である拡散層１３が形成されている。この拡散層１３が露出する開孔１４及び配線溝１５が形成されており、主にＣｕ配線部材１６により配線材料が埋め込まれた構成となっている。図において、少なくとも層間絶縁膜１２下層のコンタクト領域である拡散層１３に接触するバリアメタル層ＢＭＴＬが形成されている。バリアメタル層ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮその他様々考えられる。さらに、上記Ｃｕ配線部材１６とバリアメタル層ＢＭＴＬの間にＡｌを含む薄膜１６１が介在している。 （もっと読む）

【課題】書き込み特性及び電荷保持特性に優れ、また、書込み電圧を低減することが可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域１８ａ，１８ｂの間にチャネル形成領域１４を有する半導体層または半導体基板と、半導体層または半導体基板の上方であってチャネル形成領域１４と重なる位置に、第１の絶縁層１６、少なくとも一つ以上の層は、絶縁性であり、電荷を保持するトラップを有する層である異なる窒化化合物で形成される複数の層２０、第２の絶縁層２２、制御ゲート２４を有する。 （もっと読む）

【課題】従来のように層間絶縁膜を再度形成して不要な部分にも層間絶縁膜を形成されてしまうことなく、コンタクトホールのアスペクト比を低くして接続用配線層の埋め込み性を向上させて断線などの不具合を防止させる。
【解決手段】電極配線３ａ〜３ｃ上の層間絶縁膜６ａにコンタクトホール３３ａ〜３３ｃを形成する際に、縮小パターンとなる電極配線３ｂ上のコンタクトホールや高段差となる電極配線３ｃ上およびその近傍のコンタクトホールのように、アスペクト比が高くなることが予想される箇所を選んで予めエッチング処理して層間絶縁膜の厚みを薄くする。その後で再度エッチング処理を行って、層間絶縁膜にコンタクトホールを形成する。ここでは、層間絶縁膜の最上層が溶融材料層であり、溶融材料層としてのＢＰＳＧ膜６のメルティング前に高段差箇所３ｃや縮小パターン箇所などを予めエッチング処理してその部分の層間絶縁膜の厚みを薄くする。 （もっと読む）

【課題】動作の高速化、回路の合理的な配置を可能にし、簡単な構成でチップ内の回路レイアウトの自由度を高くした半導体集積回路装置を提供する。
【解決手段】半導体基板の一主面上に回路を構成する回路素子及び配線及びかかる回路と電気的に接続された第１電極と第２電極を設け、上記第１及び第２電極の表面部を除いた上記回路上に有機絶縁膜を形成し、かかる有機絶縁膜上に第１及び第２外部接続用電極を設け、上記第１及び第２外部接続用電極と第ｌ及び第２電極とをそれぞれ電気的に接続するための導電層を上記有機絶縁膜上に被着させ、その交差部において上記導体層の一方を上記半導体基板の一主面に設けられた配線に接続される。 （もっと読む）

【課題】 従来の半導体装置に形成されたアライメントマークは、該アライメントマークが形成された上層金属配線膜の直下層に配置される層間膜のコンタクトホールの段差形状が転写されていたが、該コンタクトホールの段差形状がなだらかであったため、アライメントマークの窪み深さが浅く、認識精度が低下する傾向にあった。
【解決手段】 複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマーク１０が形成される半導体装置１であって、前記上層機能膜である上層金属配線膜８の一層下に、層間膜７を介して形成される下層機能膜である下層金属配線膜３における、前記アライメントマーク１０形成箇所に相当する箇所に、所定幅の抜きパターンとなる段差部１１が形成される。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面にはパッシベーション膜７および保護膜９が設けられている。保護膜９の上面およびシリコン基板１の周辺部上面には封止膜１４が設けられている。これにより、特に、低誘電率膜配線積層構造部３の側面は封止膜１４によって覆われ、低誘電率膜４が剥離しにくい構造となっている。 （もっと読む）

【課題】フォトリソグラフィー工程数を低減することで製造コストの低減および歩留まりの向上を実現し得るカラー表示装置の製造方法を提供する。
【解決手段】透明基板７１０上にソース線７０５、ドレイン電極７０８となる線状遮光体７０１、７０１ｋを形成した後、開口部７１１に色素材７０２を定着させてカラーフィルターとする。次に、色素材を覆う透明保護膜７２３を成膜し、その上に多結晶シリコン薄膜７１７を形成する。そして、画素マトリックス外のソース線端子を覆うポリイミド膜を形成した後、ゲート絶縁膜７１９を成膜し、ポリイミド膜を除去する。次に、ゲート絶縁膜上にゲート線７０７を形成する。本方法におけるフォトリソグラフィー工程は、線状遮光体形成、多結晶シリコン薄膜形成、ゲート電極形成、の３工程のみとなる。 （もっと読む）

【課題】半導体基板にスルーホールを形成する工程や、半導体基板を裏面から研磨する工程は、非常に長い時間を要し生産性を低下させる要因となる。また、半導体基板を積層する構造であるため、積層して形成された半導体集積回路は厚くなり機械的な柔軟性に劣っている。
【解決手段】複数の基板上に剥離層を形成し、剥離層上に半導体素子、および貫通配線のための開口部を形成する。そして、半導体素子を有する層を基板から剥離し、重ね合わせて積層し、開口部に導電性を有する層を形成して貫通配線を形成することによって半導体集積回路を作製する。 （もっと読む）

【課題】 貴金属ライナとこれに隣接する誘電材料との間の付着性を向上させた相互接続構造を提供する。
【解決手段】 化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させた相互接続構造およびこれを製造する方法を提供する。本発明によれば、化学的にエッチングした誘電材料に処理ステップを行って、処理した表面が疎水性になるように誘電材料の化学的性質を変更する。処理ステップは、貴金属ライナの堆積前に実行して、化学的にエッチングした誘電材料と貴金属ライナとの間の付着性を向上させるのに役立てる。 （もっと読む）

【課題】低い配線抵抗，熱的安定性を有し，画素電極との接触抵抗特性が改善されたフラットパネルディスプレイ装置及びその製造方法を提供する。
【解決手段】フラットパネルディスプレイ装置は、基板１００と，該基板１００上に順次積層された耐熱性金属膜パターン１３１ａ，アルミニウム系金属膜パターン１３１ｃ，およびキャッピング金属膜パターン１３１ｄを備えるソース／ドレイン電極１３１と，を含み，耐熱性金属膜パターン１３１ａは，５００Å以下の厚さを有し，耐熱性金属膜パターン１３１ａとアルミニウム系金属膜パターン１３１ｃとの間には，拡散防止膜パターン１３１ｂがさらに含まれる （もっと読む）

【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。 （もっと読む）