【課題】ロジック領域におけるトランジスタの上を応力を有する膜で覆って能力を向上させると共に、ＳＲＡＭ領域において、各トランジスタの能力のバランスを保持し、リーク電流の発生を抑制する事ができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置では、Ｎ型ロジック領域ＮＬにおけるトランジスタが引っ張り応力を有する膜５０により覆われ、Ｐ型ロジック領域ＰＬにおけるトランジスタが圧縮応力を有する膜５５により覆われている。そして、Ｐ型ＳＲＡＭ領域ＰＳにおけるトランジスタおよびＮ型ＳＲＡＭ領域ＮＳにおけるトランジスタは、引っ張り応力を有する膜５０ａおよび圧縮応力を有する膜５５ａからなる積層膜により覆われている。 （もっと読む）

【課題】基板上に設けられた半導体素子を複数積層させた場合であっても、積層した半導体素子が基板を通して電気的に接続可能となる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】基板の一方の面に選択的に凹部または基板の一方の面から他方の面に貫通する開口部を形成し、基板の一方の面および凹部または開口部を覆うようにトランジスタを有する素子群を形成し、基板を他方の面から薄膜化することによって、凹部または開口部に形成された素子群を露出させることを特徴としている。基板を薄膜化する手段としては、基板の他方の面から研削処理、研磨処理、化学処理によるエッチング等を行うことによって基板を部分的に除去することによって行うことができる。 （もっと読む）

【課題】 製造工程においてトランジスタ特性の変動を招くことなく、貫通配線部の低抵抗化および高集積化が可能な半導体集積回路装置およびその製造方法を提供する。
【解決手段】 この半導体集積回路装置１０は、基板１１上に集積回路が形成される半導体層Ｌ１〜Ｌ３が複数積層され、積層構造を有する半導体集積回路装置であって、複数の半導体層の各々は、基板１１に、上記の集積回路を含む半導体集積回路部１６と、半導体集積回路部１６に含まれる集積回路を他の半導体層の集積回路に電気的に接続する貫通配線１７ａと、この貫通配線を囲んで半導体集積回路部から絶縁した囲み絶縁部１８とを有するように構成される。 （もっと読む）

【課題】 容量密度を高めることが可能な、立体構造のＭＩＭキャパシタにおいてＭＩＭキャパシタ直下の配線領域が配線として利用でき、配線層数の増大や、ＩＣチップ面積の増大を防ぐことのできるＭＩＭキャパシタを備えた半導体装置及びその製造方法を提供する。
【解決手段】 下層配線を被覆するように層間絶縁膜３０１を形成し、層間絶縁膜に対し、下層配線の上面を基準とする層間絶縁膜の膜厚よりも小さな高さの開口部を形成し、開口部を被覆するように上部電極２０４、容量膜４０１、下部電極２０３から構成されるＭＩＭキャパシタを形成する。 （もっと読む）

【課題】 誘電率と被膜強度を表わすヤング率とに優れたシリカ系被膜、特に、比誘電率が２．７以下と小さく、さらに被膜強度を表わすヤング率が半導体配線層作製プロセスに耐えうるだけの強度特性を備えたシリカ系被膜の形成方法を提供する。
【解決手段】 （ｉ）シリカ系被膜形成用塗布液を基板上に塗布し、（ｉｉ）塗布後の基板を加熱処理し、（ｉｉｉ）加熱後の基板に、ケイ素の不対電子を安定化できる物質を含む雰囲気中で活性エネルギー線を照射して、シリカ系被膜を得る。 （もっと読む）

【課題】銅配線形成時のディッシングを防止する。
【解決手段】半導体基板１２上面１２ａ上の第１絶縁膜１４の表面を覆う拡散防止膜２２、拡散防止膜上を覆う第２絶縁膜２４、及び第２絶縁膜上を覆うキャップ膜２６を順次に積層する。拡散防止膜、第２絶縁膜及びキャップ膜を貫通する配線溝部３０であって、この配線溝部の底面からキャップ膜の表面までの高さｈ１に対する、配線溝部の延在方向に直交する方向の幅ｗ１の比率を最大でも２．８倍として当該配線溝部を形成する。キャップ膜の表面及び配線溝部の表面を覆うバリアメタル膜を形成する。バリアメタル膜上を覆う配線膜を成膜する。配線膜の表面からキャップ膜の表面が露出するまで、配線膜及びバリアメタル膜を削り取って、配線溝部を埋め込む配線部を形成する。 （もっと読む）

【課題】 コンタクト抵抗の低減化を図る。
【解決手段】 本発明の半導体装置は、半導体基板上に形成された通常耐圧のＭＯＳトランジスタ（Ａ）と、高耐圧ＭＯＳトランジスタ（Ｂ）とを有し、前記通常耐圧のＭＯＳトランジスタ（Ａ）のソース・ドレイン層４２にコンタクト接続されるプラグコンタクト部４７の数が、前記高耐圧ＭＯＳトランジスタ（Ｂ）のソース・ドレイン層３０にコンタクト接続されるプラグコンタクト部４７の数よりも少ないことを特徴とする。 （もっと読む）

【課題】 埋め込み性に優れ、誘電率の小さい絶縁膜を用い、電気的特性の優れた半導体装置の製造方法及び製造装置を提供する。
【解決手段】 真空排気したチャンバ１内に酸素ガス及び塩素ガス１８を導入すると共に、プラズマアンテナ２７に給電することにより、ガスプラズマ１４を発生させた後、主として、ケイ素製の被エッチング部材２０を塩素ガスラジカルによりエッチングして前駆体１５を生成させ、温度制御手段６の調整により基板３に前駆体１５を吸着させてから、塩素ガスラジカルにより前記基板に吸着した前駆体１５を還元すると共に酸素ガスラジカルにより酸化してＳｉＯ₂膜とする反応により、アスペクト比の大きい溝にＳｉＯ₂膜を埋め込む。 （もっと読む）

【課題】メタルフォトリソグラフィ工程で正確な位置合わせを行うための合わせ誤差計測マークを提供する。
【解決手段】下地基準マーク１１０は、層間膜１３２に下地基準マーク用ホール１１１を所定密度で形成し、下地基準マーク用ホール１１１内および層間膜１３２上にタングステンを堆積し、層間膜１３２表面のタングステンを化学機械研磨したときのエロージョンで凹みを生じさせることによって形成される。レジスト基準マーク１２０は、下地基準マーク１１０上のレジスト膜１３４に形成され、下地基準マーク１１０と異なる寸法の矩形枠状に形成される。エロージョンの凹みで下地基準マーク１１０を形成したので、アルミニウム膜１３３の凹みのエッジ１３３ａ位置と下地基準マーク１１０のエッジ１１０ａ位置とが一致するようになる。したがって、エッジ１３３ａの位置とレジスト基準マーク１２０の位置とを測定することで、合わせ誤差を正確に検出できる。 （もっと読む）

【課題】より微細なパターンを容易に形成することが可能なパターン形成方法およびそれを用いた半導体装置の製造方法を提供する。
【解決手段】基板１０上に第１レジスト膜１２Ａと第２レジスト膜１２Ｂを形成し、第１パターン２１を有する第１ホトマスク２０を用いて第２レジスト膜１２Ｂを露光して、第１パターン２１を第２レジスト膜１２Ｂに転写し、パターン１２ａを形成する。次に第２パターン３１を有する第２ホトマスク３０を用い、第２パターン３１の一部が第２レジスト膜１２Ｂに転写されたパターン１２ａと重畳するように、第２パターン３１を第２レジスト膜１２Ｂと第１パターン２１により露出された第１レジスト膜１２Ａとに転写し、第１パターン２１と第２パターン３１とが重畳する領域４６に第１および第２レジスト膜１２Ｂ、１２Ａを貫通する開口パターン１１を形成する。 （もっと読む）

【課題】 結晶構造をコントロールすることによって，従来以上に低い抵抗を有する金属系膜を形成する。
【解決手段】 金属系原料ガスとして例えばＷＦ_６ガスを供給するステップと水素化合物ガスとして例えばＳｉＨ_４ガスを供給するステップとを，不活性ガス例えばＡｒガス，Ｎ_２ガスを供給するパージステップを介在させて，交互に繰り返し実行することによって，非晶質を含む第１タングステン膜を成膜する第１タングステン膜成膜ステップと，第１タングステン膜上に，上記ＷＦ_６ガスと還元性ガスとして例えばＨ_２ガスを同時に供給することによって，第２タングステン膜を成膜する第２タングステン膜成膜ステップとを含む。ＳｉＨ_４ガスを供給するステップ後のパージステップの実行時間を変えることにより第１タングステン膜が含む非晶質の割合をコントロールする。 （もっと読む）

【課題】第１の配線下部の金属−絶縁膜−金属キャパシタ及びそれの製造方法を提供する。
【解決手段】集積回路素子の金属−絶縁膜−金属キャパシタは層間絶縁膜１１０上に形成され、金属間絶縁膜１５０によって覆われる。金属間絶縁膜１５０は、金属−絶縁膜−金属キャパシタの第１の電極の上面を露出する少なくとも一つの第１の開口部を備える。第１の開口部は、第１の銅ダマシン配線パターン１６０ａに埋め込まれるが、第１の銅ダマシン配線は、最下部配線層（例、Ｍ１配線層）からなったデュアルダマシン配線構造の一部でありうる。第１の銅ダマシン配線パターン１６０ａは、金属間絶縁膜１５０の上面と平らな上面を備え、金属−絶縁膜−金属キャパシタの第１の電極の上面と接触する底面を備える。これにより、誘電膜１３０の誘電特性を向上させるための熱処理を工程条件の制約を受けず実施できて高キャパシタンスのＭＩＭキャパシタを実現できる。 （もっと読む）

【課題】 メモリ部とロジック部とを含む半導体装置において、容量素子の上部の領域において、導電プラグの終端面における段差の発生を抑制する。
【解決手段】 シリコン基板１０１にメモリ部１０４とロジック部１０２とが混載された半導体装置１００は、メモリ部１０４からロジック部１０２にわたってシリコン基板１０１上に設けられた絶縁層と、ロジック部１０２において層間絶縁膜１０３および層間絶縁膜１１９に埋設された複数の第二配線接続プラグ１０９と、メモリ部１０４において層間絶縁膜１０３中に埋設された容量素子１１５と、メモリ部１０４の容量素子１１５が設けられた領域よりも上部の領域において層間絶縁膜１０３および層間絶縁膜１１９中に埋設されるとともに、容量素子１１５と絶縁されたダミープラグ１２１と、を含む。複数の第二配線接続プラグ１０９およびダミープラグ１２１は、層間絶縁膜１１９の上面で終端する。 （もっと読む）

【課題】半導体装置のより微細化に適し、しかも低コストである半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体シリコン基板表面上に形成されたポリシリコン膜からなるゲート電極構造とこれを覆う層間絶縁膜を有する半導体装置の製造方法において、層間絶縁膜形成後、層間絶縁膜を貫いてコンタクトホールを開口させて所望のコンタクト面を露出させる工程、少なくともコンタクトホール側壁部及びコンタクト面上に絶縁膜を堆積させる工程、絶縁膜をエッチバックすることによりコンタクトホール側壁部にサイドウォール状絶縁膜を形成することを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

【課題】微小構造を有するマイクロマシンの量産に際して、微小構造体と微小構造体を制御する半導体素子を同一基板上に形成し、コストを低減する方法を提供する。
【解決手段】マイクロマシンの作製に際して、膜のパターン形成を行うためのマスク材料を用いて犠牲層を形成し、半導体素子を形成する領域におけるマスクの除去と、微小構造体を形成する領域における犠牲層とマスクの除去を同一の工程にて行う。具体的には絶縁性基板上に選択的に犠牲層１０３を形成し、犠牲層を覆って半導体層１０４を形成し、半導体層上にマスク１０５を形成し、マスクを用いて半導体層をエッチングし、マスク及び犠牲層の除去を同時に行う微小電気機械式装置の作製方法を提供する。 （もっと読む）

【課題】ゲート電極上にシリサイド膜を有し、従来に比べてより一層の高密度化が可能な半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極６２及びＬＤＤ層６３が形成された半導体基板６０の上にシリサイドブロックとなるＳｉＮ膜６４を形成し、このＳｉＮ膜６４にゲート電極６２に通じる開口部を設ける。この開口部を介してゲート電極６６の表面をシリサイド化してシリサイド膜６６を形成する。次に、ＳｉＯ₂からなる層間絶縁膜６７を形成し、フォトリソグラフィ法により層間絶縁膜６７の上面からＬＤＤ層６３に到達するコンタクトホール６７ｈを形成する。そして、このコンタクトホール６７ｈを介してＬＤＤ層６３に不純物を高濃度に導入して、ソース／ドレイン層６３ａを形成する。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な半導体装置、表示装置及びその作製技術を提供することを目的とする。また、それらの半導体装置、表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】光触媒物質、又はアミノ基を有する物質を含む組成物を吐出して選択的に光触媒物質、又はアミノ基を有する物質を形成し、光触媒物質、又はアミノ基を有する物質を、めっき触媒物質を含む溶液中に浸漬し、光触媒物質、又はアミノ基を有する物質にめっき触媒物質を吸着又は析出させ、めっき触媒物質を、金属材料を含むめっき液に浸漬し、めっき触媒物質を吸着又は析出させた光触媒物質又はアミノ基を有する物質表面に金属膜を形成し半導体装置を作製し、めっき触媒物質を含む溶液はｐＨを３以上６以下に調整して用いる。 （もっと読む）

半導体基板内に導電バイアすなわちウェハ貫通相互接続部を形成する方法、および結果として得られるウェハ貫通相互接続構造体を開示する。本発明の一実施形態では、ウェハ貫通相互接続構造体を形成する方法は、基板の第１の表面に開口を形成する処置と、開口の内部表面に第１の絶縁層または誘電体層を堆積させる処置と、第１の誘電体層の上に導電層を堆積させる処置と、導電材料を覆って開口の内部表面に第２の絶縁層または誘電体層を堆積させる処置と、基板の反対側の第２の表面を貫通して導電層の一部分を露出させる処置とを含む。本発明の方法を用いて生成されたウェハ貫通相互接続部を含む半導体デバイスもまた開示する。 （もっと読む）

【課題】保護素子による過電流保護機能を向上させることが可能な半導体装置を提供する。
【解決手段】Ｉ／Ｏセル１４は、パッド２と、それに接続する出力バッファおよび入力バッファ、およびパッド２と同じ配線層を用いて形成された電源配線３と、パッド２と電源配線３との間に接続する保護素子であるクランプダイオード（アノード領域２９およびカソード領域３１）とを備える。クランプダイオードは、電源配線３により短い距離で接続可能なように、電源配線３の真下あるいはその近傍の領域にレイアウトされる。 （もっと読む）

【課題】 埋込銅配線を有する半導体装置の信頼性を向上させる。
【解決手段】 絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。 （もっと読む）