【課題】 平面表示装置用の配線層として有効な、ウェットエッチング性と耐熱性とを確保しつつ、耐湿性をも改善できる薄膜配線層を提供する。
【解決手段】 基板上に形成される薄膜配線層であって、ＡｇまたはＣｕを主成分とする主導体層と該主導体層の上層および／または下層を覆う被覆層からなり、該被覆層は添加元素としてＣｕを１〜２５原子％、（Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ）から選択される１種または２種以上の添加元素を１〜２５原子％含有し、かつ添加元素の総量を３５原子％以下とし、残部が不可避的不純物およびＮｉからなる薄膜配線層である。 （もっと読む）

本発明は、脱ガスされた電気化学的析出溶液、脱ガスされた電気化学的研磨溶液、脱ガスされた無電解析出溶液、脱ガスされた洗浄液などの脱ガスされた処理溶液を用いることによって、導体層を湿式処理するための方法及び装置を提供する。この技術は、処理装置に脱ガスされた処理溶液を送る前に処理溶液を脱ガスすること又は処理装置においてイン−サイチュ（ｉｎ−ｓｉｔｕ）で処理溶液を脱ガスすることを含んでいる。 （もっと読む）

複数のアクティブエリア（１２、１４、１６）が電界領域（１８）によってそれぞれ分離された集積回路（１０、２５０）と、その集積回路（１０、２５０）の製造方法である。第１アクティブエリア（１２）と電界領域（１８）上に第１ポリシリコンフィンガー（２０）が形成され、第２アクティブエリア（１６）と電界領域（１８）上に第２ポリシリコンフィンガー（２２）が形成される。第１アクティブエリア（１２）と電界領域（１８）上に第１絶縁層（１６８）が形成され、第２アクティブエリア（１６）と電界領域（１８）上の第１絶縁層（１６８）の一部上に第２絶縁層（１７０）が形成される。第１の電気相互接続（１７５）は、第１ポリシリコンフィンガー（２０）上に第１ポリシリコンフィンガーから誘電的に絶縁されて形成され、第２電気相互接続（１７７）は第２アクティブエリア（１６）上に第２アクティブエリアから誘電的に絶縁されて形成される。第１電気相互接続（１７７）は第２ポリシリコンフィンガー（２２）に電気的に結合される。
（もっと読む）

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。 （もっと読む）

【課題】ＭＩＭキャパシタの信頼性を向上させた半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板上に第１の絶縁膜を介して形成された第１の配線と、前記第１の絶縁膜上に形成されたＭＩＭキャパシタと、前記ＭＩＭキャパシタを覆って形成された第２の絶縁膜と、前記第２の絶縁膜表面に形成された第２の配線と、前記ＭＩＭキャパシタを取り囲むように前記第２の絶縁膜に埋設されたガードリングと、を有する。 （もっと読む）

【課題】 基板との密着性が良好であり、所定の厚さの連続したＣｕ膜を成膜することができる成膜方法を提供する。
【解決手段】 チャンバ１内にウエハＷを配置し、二価のＣｕの原料物質をウエハＷ上に供給し（ＳＴＥＰ３）、この原料物質の供給停止後、チャンバ１内の残留ガスを除去し（ＳＴＥＰ４）、Ｈ_２ガスをウエハＷに供給し、その際にプラズマによりＨ_２ガスをラジカル化させて、ウエハＷ上に第１段階のＣｕ膜５０ａを形成し（ＳＴＥＰ５）、Ｈ_２ガスの供給停止後、チャンバ１内の残留ガスを除去し（ＳＴＥＰ６）、一価のＣｕの原料物質をＨ_２ガスとともにウエハＷに供給して、第１段階のＣｕ膜５０ａ上に第２段階のＣｕ膜を形成し、これにより連続したＣｕ膜５０ｂを成膜する（ＳＴＥＰ７）。 （もっと読む）

【課題】 信頼性の高い半導体基板を効率よく製造する方法を提供する。
【解決手段】 電極１０パッドを有する半導体基板２の電極１０が形成された面に、芳香族化合物を含む樹脂によって、電極１０の少なくとも一部を避けて樹脂層１４を形成する。Ａｒガスを利用して、電極１０の表面から酸化膜を除去するとともに、樹脂層１４の表面を炭化させて炭化層２４を形成する。電極１０から炭化層２４上に至る配線３２を形成する。その後、配線３２をマスクとして炭化層２４をＯ_２プラズマ２０でエッチングして、炭化層２４を部分的に除去する。 （もっと読む）

【課題】 埋込導電体の形成方法に関し、ビアホールや埋込配線用溝の形成工程におけるダメージを低減するとともに、ビアホールや埋込配線用溝の形成後の清浄化工程のスループットを向上する。
【解決手段】 埋込導電体６用の凹部４を形成したのちに、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行う。 （もっと読む）

【課題】 溝の内部に窒化金属膜を介して埋め込まれたフォトレジストのプラズマアッシングに際して、窒化金属膜の酸化を防止する。
【解決手段】 半導体基板の主面上にＳｉＯ₂膜２８を成膜する工程と、ＳｉＯ₂膜２８にシリンダ孔２９を形成する工程と、シリンダ孔２９の底面及び側面を含み、全面にＴｉＮ膜（３０）を成膜する工程と、シリンダ孔２９の内部のＴｉＮ膜（３０）上にフォトレジストを埋め込む工程と、ＳｉＯ₂膜２８上に露出するＴｉＮ膜（３０）を除去する工程と、シリンダ孔２９の内部に埋め込まれたフォトレジストをプラズマアッシングによって除去する工程とを有し、アッシング工程では、酸素を含まない非酸素系ガスのプラズマを用いる。 （もっと読む）

【課題】 ドレインコンタクトの形成時にＳＴＩと活性領域との段差に起因したエッチング残りでコンタクト面積の縮小で抵抗が高くなるのを防止する。
【解決手段】 ＮＯＲ型フラッシュメモリにおいて、ゲート電極４の形成後にスペーサとして第１のシリコン窒化膜１５を形成する。この後、ドレインコンタクトの形成領域のＳＴＩ２の高さをエッチングにより低くして活性領域３との段差を小さくする（ΔＨ＜Δｈ）ことで、第２のシリコン窒化膜１６形成後のコンタクト形成で、段差部分に残渣が少なくなりコンタクト面積の減少を防止できる。これにより、コンタクト抵抗の低減を図れ、しかもゲート絶縁膜であるシリコン酸化膜７の端面が保護されているので悪影響を与えることがない。 （もっと読む）

【課題】絶縁膜の誘電率の変動や、絶縁膜への水分吸着を抑制することができるプラズマ処理方法および半導体装置の製造方法を提供する。
【解決手段】被処理基板１０上の絶縁膜１００に、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う。 （もっと読む）

【課題】 ＭＥＭＳデバイスをＣＭＯＳ ＬＳＩと同一基板上に混載する点において、ＬＳＩプロセスと整合性良く、またＬＳＩ領域から発生する水分、熱などのＭＥＭＳデバイスへの影響を抑制することができる半導体装置を提供する。
【解決手段】 第１領域及びこの第１領域に隣接する第２領域を有する半導体基板（５００）と、第２領域に形成される集積回路（４０１）と、第１領域と第２領域との境界に壁状に形成され、第１及び第２領域を電気的且つ空間的に分離する支柱構造体（４１４）と、この支柱構造体に支持され、第１及び第２領域上を覆うように積層形成されている薄膜構造体（４１９、４２７）と、第１領域にある薄膜構造体下部に形成される空間に配置される機械的可動部を備え、集積回路に電気的に接続されている素子（４２４）とを具備する。 （もっと読む）

【課題】
配線の酸化又は層間絶縁膜の変質などの表面異常によって生じる層を確実に除去することができる半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板上の第１層間絶縁膜に形成された第１凹部内に第１バリア層を介して第１配線が形成された配線基板の表面に形成された異常層を除去し、得られた配線基板上に第１拡散防止膜及び第２層間絶縁膜を順次形成し、第１配線を露出させるように、第２層間絶縁膜及び第１拡散防止膜に第２凹部を形成し、得られた配線基板上に第２バリア層を形成し、第２凹部内に第２配線を形成し、得られた配線基板上に第２拡散防止膜を形成する工程を備える。 （もっと読む）

【課題】 水分の侵入、腐食の影響を集積回路に及ぼさないガードリング構造を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体基板１０は、ＩＣチップ製品ＣＨＩＰの基材である。製品実パターン領域ＣＰＡは、図示しないが複数の素子を配線層で接続し集積回路化した領域を示す。集積回路に関係する配線層の構造の一部で、製品実パターン領域ＣＰＡすなわち集積回路の周辺の絶縁層１２中に、防湿用の壁として二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）が形成されている。この二重以上のガードリングＧＲ（ＧＲ１，ＧＲ２）は、互いに絶縁層１２を隔てて内側、外側の位置関係を有し独立している。 （もっと読む）

【課題】配線溝内の導電膜への結晶欠陥の集合を抑制し、配線内のボイドの発生を防止する半導体装置の製造方法を提供する。
【解決手段】基板１１上に設けられた層間絶縁膜１２に、凹部１３を形成する工程と、凹部１３を埋め込む状態で、層間絶縁膜１２上に、導電膜１６を形成する工程と、導電膜１６上に、導電膜１６とは異なる材質からなり、かつ応力の異なる被覆膜２１を形成する工程と、被覆膜２１が設けられた状態で、導電膜１６に熱処理を行う工程とを有することを特徴とする半導体装置の製造方法である。 （もっと読む）

本明細書には、ルテニウムおよび元素周期表のＩＶ族、Ｖ族、もしくはＶＩ族の元素の少なくとも１つの元素またはこれらの組合せが含まれる、蒸着法または原子層堆積法において用いるための合金が記載される。また、本明細書には、ルテニウム系材料またはルテニウム系合金を含む少なくとも１つの層、および元素周期表のＩＶ族、Ｖ族、もしくはＶＩ族の元素の少なくとも１つの元素またはそれらの組合せを含む少なくとも１つの層が含まれる積層材料が記載される。
（もっと読む）

【課題】 銅配線のＥＭ耐性とＳＭ耐性を、ともに向上させる。
【解決手段】 不純物を含む銅めっき膜をシリコン基板１の上に成膜した後、銅めっき膜を結晶成長させて、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃを形成する。次に、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成し、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させて、第一銅膜９ｃの結晶粒界に偏析する不純物濃度を高める。
このように形成することにより、第一銅膜９ｃの結晶粒の粒径は十分に大きくなる。これにより、結晶粒界における拡散パスを減少させ、ＥＭ耐性を向上させることができる。また、第一銅膜９ｃに発生するボイドの移動を抑え、ＳＭ耐性を向上させることができる。 （もっと読む）

【課題】絶縁膜中への導電性金属の拡散を抑制することができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、（１）半導体基板上に形成された絶縁膜に溝を形成し、（２）前記溝の内面及び前記絶縁膜上にバリア膜を形成し、（３）前記溝を充填するようにバリア膜上に導電性金属層を形成し、（４）導電性金属層の表面が前記絶縁膜の表面よりも低くなるように、前記絶縁膜上の導電性金属層及びバリア膜並びに前記溝内の導電性金属層の一部を除去し、（５）前記絶縁膜及び導電性金属層上に金属拡散防止膜を形成し、（６）導電性金属層上の金属拡散防止膜の少なくとも一部を残すように、前記絶縁膜上の金属拡散防止膜と前記絶縁膜の一部を除去する工程を含むことを特徴とする。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリアレイにおいて、選択トランジスタ線及びソース線の低抵抗化をはかることのできる接触機構及びその製造方法を提供する。
【解決手段】基板主表面１にトンネル誘電体層６が堆積され、かつ該トンネル誘電体層６上に、第１導電線が第１方向に延びて配置された、基板１を提供する工程と、第１導電線に誘電体材料の層を堆積する工程と、制御ゲート層１０を堆積する工程と、第１導電線をパターン形成し、ゲート積層２０を形成する工程と、ゲート積層２０間に誘電体材料を堆積する工程と、ゲート積層２０を部分的に除去して、選択トランジスタ線２４が形成される領域に浮遊ゲート電極９を露出させることで、第２方向に延びる選択トランジスタ線溝２３を形成する工程と、選択トランジスタ線溝２３に導電性材料を充填し、選択トランジスタ線２４を形成する工程とを含んでいる。 （もっと読む）

【課題】配線表面にバリア膜を形成する前に、ＮＨ₃を含むプラズマ処理を行う際に発生する低誘電率膜のダメージを低減するとともに、比誘電率上昇による配線遅延の問題を低減する配線構造の形成方法を提供する。
【解決手段】基板上に３以下の比誘電率を有する絶縁膜を形成する工程と、絶縁膜内にＣｕからなる配線を形成する工程と、配線表面上に還元性ガスを供給する工程と、還元性ガスを供給した後、前記配線上にバリア膜を形成することを特徴とする、半導体装置の製造方法を提供する。その結果、配線構造を形成後、バリア膜を形成する前に配線表面に対してプラズマを供給しないので、低誘電率膜がダメージを受けるのを防止するとともに、ゲート酸化膜等の劣化を防ぐことが出来る。 （もっと読む）