【課題】 モールド樹脂による応力を低減することにより、層間絶縁膜の膜剥がれの発生を防止する。
【解決手段】 半導体装置は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜と、複数の層間絶縁膜のうちの少なくとも１つに形成された配線と、複数の層間絶縁膜のうちの少なくとも１つに形成され、且つ素子と配線とを接続するか又は配線同士を接続するプラグと、複数の層間絶縁膜の上に形成された表面保護膜とを備えている。さらに、チップ領域のコーナー部に存在している表面保護膜を覆うように形成された樹脂保護膜とを備えている。 （もっと読む）

【課題】 大きなアスペクト比を有するシリンダ孔の開孔に際して、ボーイングの発生を抑制できる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１１の主面上部にシリンダ孔形成用絶縁膜２２を成膜する工程と、シリンダ孔形成用絶縁膜２２を貫通し半導体基板１１に達する放電プラグ２７を形成する工程と、放電プラグ２７及びシリンダ孔形成用絶縁膜２２上に導電性ハードマスク２６を形成する工程と、導電性ハードマスク２６を用いてシリンダ孔形成用絶縁膜２２をエッチングしてシリンダ孔２９を形成しシリンダ孔２９内に下部電極３０を形成する工程とを備える。 （もっと読む）

【課題】良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法を提供する
こと。
【解決手段】
コンタクトプラグを備えた半導体装置の製造方法であって、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層の表面部分および層間絶縁層により形成されたコンタクトホールを通じて、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０^１３〜５．０×１０^１４／ｃｍ^２の範囲としてインジウムイオンを注入するこにより、前記コンタクトホール下部の前記高濃度Ｎ導電型拡散層の表面部分にインジウム含有層を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 第１導電型領域とよりも第２導電型領域とのほうが低いコンタクト抵抗率となる金属材料を用いて第１導電型領域の接点を形成することができる半導体装置およびその製造方法を提供する。
【解決手段】 周辺半導体領域５の不純物の濃度値よりも高い濃度値のｐ型不純物を含むｐ型領域５と、周辺半導体領域５の不純物の濃度値よりも高い濃度値のｎ型不純物を含み、ｐ型領域１と重複するように位置するｎ型領域２と、少なくともｎ型領域２上に位置する金属層３とを備える。 （もっと読む）

【課題】 パッド容量を低減させることによって半導体装置に組込まれた半導体集積回路の高速動作が実現する。
【解決手段】 半導体集積回路２が設けられた半導体基板上の多層配線層の各層の複数のパッド３（Ｍ１〜Ｍ５）は最上層以外は、最上層のパッドＭ５に対して面積が削減（ａ〜ｄ）されている。パッド面積の削減方法としては、パッドに複数の開口を形成する、パッドに少なくとも１つの切り欠きを形成し複数の切り欠きによってパッドを簾状にする方法がある。面積を削減して容量が大幅に削減できる。容量の削減によって回路動作を鈍らせる配線の金属抵抗とパッド容量で生じるローパスフィルタの影響を著しく低下できる。したがって、半導体装置の高速動作の低下を防ぐことが可能になる。 （もっと読む）

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。 （もっと読む）

【課題】 埋込導電体の形成方法に関し、ビアホールや埋込配線用溝の形成工程におけるダメージを低減するとともに、ビアホールや埋込配線用溝の形成後の清浄化工程のスループットを向上する。
【解決手段】 埋込導電体６用の凹部４を形成したのちに、脱ガス処理と前処理としての有機酸５を用いたドライクリーニングとを一連の工程として行う。 （もっと読む）

【課題】 配線間容量およびＲＣ遅延量の増加を招くことなく、ビア埋め込みの不良に基づくビア導通の不良による信頼性劣化を改善することが可能な半導体装置及びその製造方法を提供する。
【解決手段】 ＳｉＯ_２等による第１の層間絶縁膜１上の所定位置に下層配線３が埋め込まれ、この下層配線３はバリアメタル２で被覆されている。下層配線３とウェハ１の上面には、Ｃを主成分とするＰＡＥによる有機膜５が設けられ、有機膜５の全面にＳｉＯ_２、ＳｉＯＣ、ＳｉＣ、ＳｉＣＮ等による第２の層間絶縁膜６が形成され、この第２の層間絶縁膜６に上層配線８及びビア９が設けられている。 （もっと読む）

【課題】 ヴィアホールを形成する際にマスクパターンのあわせずれが生じても配線間の寄生容量を抑制できるようにする。
【解決手段】 層間絶縁膜４の面に形成されたシリコン窒化膜６よりも上面が下方に位置するよう配線層５を形成する。これにより、あわせずれが生じても、ヴィアプラグ８と隣接配線層１１との間の距離を長く保つことができる。 （もっと読む）

【課題】 ビアプラグやコンタクトプラグの径が微細になっても、ホールパターンを高密度で形成することのできる半導体装置およびその製造方法を提供する。
【解決手段】 絶縁膜上に所定間隔に形成された少なくとも１つの配線に垂直方向から連通するビアホールを備えた半導体装置において、一端が配線１１に重なるように第１回リソグラフィ位置１３Ａで楕円形の第１のホールパターンを露光し、一端が第１のホールパターンの前記一端に重なるように楕円形の第２のホールパターンを第２回リソグラフィ位置１３Ｂにおいて露光したリソグラフィ技術により、２つのホールパターンの重なり部分にビアホール１２を形成する。 （もっと読む）

【課題】 本発明は、半導体装置製造工程の露光処理工程において発生する位置合わせマークの合わせ誤差を、少なくするように高精度に制御し、得られる半導体装置の性能を向上させることを目的とする。
【解決手段】 本発明は、半導体基板上にスルーホールを形成する工程と、半導体基板上のアライメントマークを検出する工程と、検出されたアライメントマークの検出データに基づいて、合わせ精度を補正する工程と、配線層を堆積する工程と、補正された合わせ精度に基づいて、所定の領域に配線層が残存するように加工する工程とを有することを特徴とする。 （もっと読む）

【課題】配線に対する接続孔の位置ずれ量及び位置ずれ方向を精度よく測定することができる半導体装置の製造方法を提供する。
【解決手段】本半導体装置の製造方法では、第１の絶縁膜上に、複数の第１のＴＥＧ用配線１０ｄを形成する。第１の絶縁膜上及び複数の第１のＴＥＧ用配線１０ｄ上に、第２の絶縁膜１１を形成する。第２の絶縁膜１１に、複数の第１のＴＥＧ用配線１０ｄの端部それぞれ上又はその近傍に位置し、前記複数の端部に対する相対位置が同一方向にずれている複数のＴＥＧ用接続孔１１ｂを形成する。第２の絶縁膜１１上に、複数のＴＥＧ用接続孔１１ｂそれぞれに接続する複数の第２のＴＥＧ用配線１３ｂを形成する。いずれの第１のＴＥＧ用配線１０ｄと第２のＴＥＧ用配線１３ｂが相互に導通しているか検査することにより、第１のＴＥＧ用配線１０ｄとＴＥＧ用接続孔１１ｂの位置ずれが検査される。 （もっと読む）

【課題】 相変化メモリを有する半導体装置の製造歩留まりを向上させる。
【解決手段】 半導体装置の相変化メモリ領域１０Ａに、相変化膜４５と相変化膜４５に電気的に接続されたＭＩＳＦＥＴＱｎ１とにより、相変化メモリのメモリセルが形成され、半導体装置の周辺回路領域１０ＢにＭＩＳＦＥＴＱｎ２が形成される。相変化膜４５は、第２層配線である配線５４とＭＩＳＦＥＴＱｎ１のドレインであるｎ^＋型半導体領域２０ａとの間に形成され、相変化膜４５の下面側がプラグ４３を介してｎ^＋型半導体領域２０ａに電気的に接続され、相変化膜４５上の電極４６がプラグ５３を介して配線５４と電気的に接続されている。第１層配線である配線３４は、プラグ３３を介して、ｎ^＋型半導体領域１９ａ，１９ｂ，２０ｂに電気的に接続されている。 （もっと読む）

【課題】 信頼性、ボンド能力、及び、品質管理の結果を改善することのできるボンドパッド構造のトップビアパターンを提供する。
【解決手段】 ボンドパッド構造のトップビアパターン２２は、相互に近接した、少なくとも一つの第一ビア群１８と、少なくとも一つの第二ビア群２０とを有する。第一ビア群１８は、第一方向に延伸した少なくとも二つの第一ラインビア１８ａ、１８ｂ、１８ｃを有する。第二ビア群２０は、第一方向と異なる第二方向に延伸した少なくとも二つの第二ラインビア２０ａ、２０ｂ、２０ｃを有する。第一ビア群１８のラインビア１８ａ、１８ｂ、１８ｃは、第二ビア群２０のラインビア２０ａ、２０ｂ、２０ｃに交差しない。
（もっと読む）

【課題】 容易に切断できるヒューズ素子を高密度に配置できるようにする。
【解決手段】 下層配線２０５と上層配線２１０と当該両配線を接続するビア２０９とからヒューズ素子が構成されている。ビア２０９の下面の一部分は下層配線２０５の外側に位置する。 （もっと読む）

【課題】 半導体装置の配線構造中の絶縁膜を低誘電率化するとともに、製造安定性を向上させる。
【解決手段】 半導体装置１００は、銅含有金属により構成される第１配線１０８と、第１配線１０８の上部を被覆する第１のＣｕシリサイド層１１１と、Ｃｕシリサイド層１１１の上部に設けられ、第１配線１０８に接続される導電性の第１プラグ１１４と、第１プラグ１１４の上部を被覆するＣｕシリサイド層１１７と、第１配線１０８の側壁から第１プラグ１１４の側壁にわたって設けられ、第１配線１０８の側壁と、第１配線１０８の上部と、第１プラグ１１４の側壁とを覆うように形成された第１ポーラスＭＳＱ膜１０５と、第１ポーラスＭＳＱ膜１０５の下層にあって、第１配線１０８の側壁下部に接するとともに、第１ポーラスＭＳＱ膜１０５よりも膜密度の高い第１ＳｉＣＮ膜１０３と、を有する配線構造を備える。 （もっと読む）

【課題】強誘電体又は高誘電体を用いた容量絶縁膜を有するキャパシタをロジックに混載する半導体装置において、レイアウトの自由度を高め、マスク枚数を抑制する。
【解決手段】本発明の半導体装置では、半導体基板１０の上方に、第１の電極１７、第２の電極１８および容量絶縁膜１９が基板の上面と垂直方向に配置することにより、キャパシタ２０が構成されている。キャパシタ２０が複数設けられている場合には、それぞれは同一の形状を有していなくてもよく、コンタクトプラグ２３および配線２４等により構成されるロジック回路に応じて配置される。 （もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】 コンタクトプラグと上層配線の確実な接続の得られる半導体装置とその製造方法を提供する。
【解決手段】 半導体基板１上に形成された絶縁膜２と、前記絶縁膜２の所定位置に形成されたコンタクトホール８と、前記コンタクトホール８の内壁及び底面に順次形成された第１の金属層４、第２の金属層３と、前記第２金属層３の内壁、底面及び前記絶縁膜上の所定領域に形成された第３の金属層５を具備する。 （もっと読む）

【課題】 従来の半導体装置の製造方法においては、シランがアンモニアプラズマ処理の際に反応することにより、半導体基板の表面にシリコン析出物として残留し、それにより配線間のリーク電流が増大するという問題がある。
【解決手段】 真空チャンバにシリコン含有化合物からなる処理ガス（第１のガス）を導入し、チャンバ内に配された半導体基板１０を第１のガス雰囲気に晒す（シリコン処理工程）。次に、真空チャンバ内の圧力を、シリコン処理工程を開始する直前のチャンバ内の圧力よりも低い圧力まで減圧する（減圧工程）。続いて、真空チャンバに窒素含有化合物からなる処理ガス（第２のガス）を導入し、そのプラズマを半導体基板１０に照射する（窒素プラズマ処理工程）。 （もっと読む）