【課題】 高容量のＭＩＭキャパシタを有する半導体装置を提供することを目的とする。
【解決手段】 半導体装置内部に、第一のキャパシタ電極１０３と、第一のキャパシタ電極１０３表面に形成された薄膜かつ膜質の良好な絶縁性の窒素含有銅シリサイド膜１０４ａを有するキャパシタ絶縁膜１０４と、キャパシタ絶縁膜１０４上に形成された第二のキャパシタ電極１０８により構成されるＭＩＭキャパシタを備えることにより、半導体装置のＭＩＭキャパシタの容量を向上する。 （もっと読む）

【課題】厚膜の最上層配線を備えた半導体装置において、各トランジスタのトランジスタ特性にバラツキが生じることを防止する。
【解決手段】半導体基板１０１に形成されたパワーデバイスＴｒと、半導体基板１０１に形成された複数のトランジスタＴｒ１，Ｔｒ２と、半導体基板１０１上にパワーデバイスＴｒ及び複数のトランジスタＴｒ１，Ｔｒ２を覆うように形成された第１の絶縁膜１０４と、第１の絶縁膜１０４上に形成され、第２の絶縁膜１０７（又は１１５，１２３）と、第２の絶縁膜１０７中に形成された配線と、第２の絶縁膜１０７中における配線が存在していない領域に形成されたダミーパターン１１１（又は１１９，１２６）とからなる配線層と、配線層上に形成され、パワーデバイスと電気的に接続する最上層配線のパワー電極１２９と、配線層上における最上層配線１２９が存在していない領域に均等に形成された最上層ダミーパターン１３１とを備えている。 （もっと読む）

【課題】ＶＩＡホール形成工程におけるプラズマダメージにより引き起こされるＶｔ変動量の抑制が可能な高耐圧半導体デバイス、及びその製造方法を提供する。
【解決手段】半導体基板上に形成された膜厚が３５０Å以上のゲート絶縁膜１６を有するトランジスタのゲート電極１７と、半導体基板の表層領域に形成された第１導電型ウェル領域１５と前記半導体基板の表層領域であって前記ウェル領域１５上に形成された第２導電型の拡散層２０とからなるダイオードと、がそれぞれの上に形成されたコンタクト２１を介して、前記コンタクト２１に直接接続された配線２２Ｂにより電気的に接続されていることを特徴とする高耐圧半導体デバイス。 （もっと読む）

【課題】コンタクトプラグの低抵抗化を図る。
【解決手段】シリコン基板１のソース／ドレイン領域７に接続するコンタクトプラグ１４を、下層プラグ１５としてタングステン層を用い、上層プラグ１６として銅層を用いる構成である。下層プラグ１５の高さをコンタクトホール１３の１／３以下で、５０ｎｍ程度とすることで、抵抗値を低下させつつも上層プラグ１６の銅がシリコン基板１側に拡散するのを防止することができる。 （もっと読む）

【課題】パワー・トランジスタに流れる電流ルートを明確にすると共に、パワー・トランジスタに流れる電流の最適化を図ることにより、パワー・トランジスタへのダメージ又はストレスを低減し、信頼性に優れた半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体基板上(100)に形成されたパワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、パワー・トランジスタの第１の電極及び第２の電極として機能する複数の第１の金属パターン及び複数の第２の金属パターンと、複数の第１の金属パターンのうち対応する第１の金属パターンと電気的に接続する複数の第１のバス(140〜142)と、複数の第２の金属パターンのうち対応する第２の金属パターンと電気的に接続する複数の第２のバス(150〜152)と、複数の第１のバス(140〜142)及び複数の第２のバス(150〜152)の各々には、１つのコンタクト・パッド(304)が設けられている。 （もっと読む）

【課題】ＵＶキュアを実施するチャンバー内の雰囲気ガスに着目し、Ｌｏｗ−ｋ膜の機械的強度を向上させるための具体的な製造方法を提供する。
【解決手段】層間絶縁膜３を形成した状態の半導体基板ＳＢをチャンバー内に収容し、大量の窒素ガスをチャンバー内に導入してチャンバー内の空気等をパージし、チャンバー内の雰囲気ガスを窒素ガスに置換する。その後、窒素パージにより大気圧あるいは大気圧より若干陽圧に調整されたチャンバー内に微量な酸素ガスを導入してＵＶキュアを実施する。酸素ガスの導入に際しては、流量計を用いて流量を制御しながら酸素ガスを導入し、チャンバー内の酸素濃度が５ｐｐｍ〜４００ｐｐｍの範囲で一定値となるように流量計を用いて調整を行う。 （もっと読む）

【課題】安定したコンタクト抵抗を有するコンタクトプラグを備えた半導体装置を提供することにある。
【解決手段】シリコン基板１１の表面に形成された拡散層にコンタクトプラグが接続しており、拡散層上に形成されたＮｉシリサイド膜１３は、コンタクトプラグと接続する部位（１３ａ）において、膜厚が厚くなっている。シリコン基板１１上に形成された層間絶縁膜１４にコンタクトホール１５を形成した後、コンタクトホール１５の側面及び底面を覆うようにＮｉ膜１６を形成し、然る後、Ｎｉ膜１６をシリサイド化することによって、Ｎｉシリサイド膜１３を、コンタクトホール１５が形成された部位において、自己整合的に膜厚を増加させる。 （もっと読む）

【課題】層間絶縁膜中に第１の配線と、この第１の配線上に積層され、当該第１の配線に電気的に接続される第２の配線と、が埋め込まれた構造を形成するにあたり、層間絶縁膜へのダメージを抑えること。
【解決手段】第１の犠牲膜に第１の配線に対応する第１のパターンを形成した後、第１のパターンに金属を埋め込む。次に第１の犠牲膜上に第２の犠牲膜を形成した後、第２の配線に対応する第２のパターンを形成し、第２のパターンに金属を埋め込む。然る後、第１の犠牲膜及び第２の犠牲膜を除去して、第１の配線及び第２の配線を形成し、さらにそれらをバリア膜で被覆した後、バリア膜を被覆するように層間絶縁膜を形成する。 （もっと読む）

【課題】位置ずれに対するマージンを大きくとれるようにし、隣接する層間配線層間の距離を短く取れるようにする。
【解決手段】シリコン基板１に第１の層間絶縁膜２を形成しこれに第１の配線層３を埋め込み形成する。この上部に層間絶縁膜４を形成してコンタクトプラグ６を形成する。さらに、第１および第１の積層絶縁膜７よりもエッチングレートが小さい第２の積層絶縁膜８を形成し、第１および第２の積層絶縁膜７、８を同じ条件で一度にエッチングし、第２の配線層１０用のパターン溝９を形成する。パターン溝９は第２の積層絶縁膜が第１の積層絶縁膜７よりもエッチングレートが小さいので、上部が開いた状態で下部がほぼ垂直の形状に形成される。これにより、マスクのあわせずれに対する工程能力の向上を図ることができる。 （もっと読む）

【課題】 導電部材の酸化を防止して信頼性を向上した半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板上に第一の絶縁層１００を形成し、第一の絶縁層１００に溝１０７を形成し、溝１０７内に表面に銅を含有する配線層１０１を形成し、配線層１０１表面に活性化処理を施して、無電解めっき法により配線層１０１表面上にコバルトを含有したキャップ膜１０５を形成し、キャップ膜１０５形成部を除く配線層１０１表面に、シリコン及び窒素を含む反応性ガスを用いてプラズマ処理を施して、窒素含有銅シリサイド膜１０６を形成し、第一の絶縁層１００上、キャップ膜１０５上及び窒素含有銅シリサイド膜１０６上に第二の絶縁層１０３を形成する。 （もっと読む）

【課題】ヒューズ領域にアルミニウムを露出させない。
【解決手段】下地１０上にヒューズ領域１３及び配線領域を設定し、下地のヒューズ領域上にヒューズ４０を形成する。下地及びヒューズ上に第１絶縁膜を形成する。配線領域の第１絶縁膜に第１コンタクト用開口部を形成した後、導電材料で埋め込んで第１プラグを形成する。第１絶縁膜上に、第２絶縁膜を形成する。第２絶縁膜に、第１プラグを露出する第２コンタクト用開口部と、ヒューズ領域の第１絶縁膜を露出するストッパ用開口部を形成する。第２コンタクト用開口部を導電材料で埋め込んで第２プラグを形成するとともに、ストッパ用開口部を導電材料で埋め込んでストッパ膜５５を形成する。第２プラグ及びストッパ膜を備える第２絶縁膜上に、導電膜パターン、層間絶縁膜を形成する。ヒューズ領域の層間絶縁膜をエッチングにより除去して、ストッパ膜を露出する。ストッパ膜をエッチングにより除去する。 （もっと読む）

【課題】 少ない工程数で、支持基板への十分なコンタクトが形成できる半導体装置およびその製造方法を提供する。
【解決手段】 支持基板１１の主面に絶縁膜１２を介して形成された半導体膜１３にゲート絶縁膜２０を介して形成されたゲート電極膜２１と、ソース領域２２およびドレイン領域２３とを有する絶縁ゲート電界効果トランジスタ１５と、半導体膜１３および絶縁膜１２を貫通し、支持基板１１に達する第１開口部に、厚さが０より大きく２ｎｍ以下のシリコン酸化膜２８を介して形成されたポリシリコン膜２９を有する支持基板コンタクト部１７とを具備する。ポリシリコン膜２９と支持基板１１とのコンタクト面積を十分大きく設定することにより、シリコン酸化膜２８のリーク電流を介してコンタクトを得る。 （もっと読む）

【課題】バリヤ層や補助シード膜等の成膜プロセス条件を適切に選択して凹部の底部を削り取り、削り込み窪み部の底部の電気抵抗上昇の原因となる層を取り除きつつ側面や上面に薄膜を形成することが可能な成膜方法を提供する。
【解決手段】処理容器３４内で金属ターゲット７８をイオン化させて金属イオンを含む金属粒子を発生させ、載置台４４上に載置した被処理体Ｗにバイアス電力により引き込んで表面に凹部５が形成されている被処理体の表面に薄膜を形成する成膜方法において、凹部の最下層の底部を削って削り込み窪み部１２を形成しつつ凹部内の表面を含む被処理体の表面全体に第１の金属を含む薄膜よりなるバリヤ層１０を形成するバリヤ層形成工程と、削り込み窪み部の底部を更に削って凹部内の表面を含む被処理体の表面に第２の金属を含む薄膜よりなるメッキ用の補助シード膜１４Ａを形成する補助シード膜形成工程とを有する。 （もっと読む）

【課題】 メタル配線層及び拡散層から伝播する高周波ノイズをより効果的に低減することができる集積回路を提供する。
【解決手段】 高周波動作する第１回路群Ｄと第１回路群Ｄから発生する高周波ノイズにより誤動作する可能性のある第２回路群Ａを備える半導体装置１において、第１回路群Ｄと第２回路群Ａの何れか一方を遮蔽対象回路とし、遮蔽対象回路の上部を覆う導電体からなる上部遮蔽部２と、遮蔽対象回路の外周部に遮蔽対象回路と外部間の信号通過領域８を除いて形成された導電体からなる中間遮蔽部３と、遮蔽対象回路の外周部の半導体基板内に埋め込み形成された導電体からなる下部遮蔽部４と、を備え、上部遮蔽部２と中間遮蔽部３と下部遮蔽部４が、層間絶縁膜を上下に貫通するコンタクトを介して電気的に接続されている。 （もっと読む）

【課題】光近接効果によるパターンの変形や配線間のコンタクト不良を防止しうる半導体装置の製造方法、並びにこれに用いる露光用マスクを提供する。
【解決手段】基板１０上にフォトレジスト膜８４を形成し、フォトレジスト膜８４に配線パターンを露光し、フォトレジスト膜８４に、配線パターンの端部であって配線パターンに接続されるホールの形成領域に位置する複数のホールを有するホールパターンを露光し、配線パターン及びホールパターンを露光したフォトレジスト膜８４を現像する工程とを有する。これにより、光近接効果によるパターン端部における露光量の不足を補い、パターン端部におけるショートニングを防止することができる。また、パターン端部に接続されるコンタクトプラグとの間のコンタクトを確実にすることができる。 （もっと読む）

【課題】動作による発熱及び外部の温度変化等によって熱膨張又は熱収縮が起こっても、低誘電率絶縁層が剥離したり破壊したりすることを抑制し、高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置は、シリコン基板１と、このシリコン基板１上に形成され比誘電率が二酸化珪素の比誘電率４．２よりも小さい低誘電率絶縁層３と、この低誘電率絶縁層３内に相互に絶縁されて形成された複数個の配線４及び６と、低誘電率絶縁層３内に形成され配線４及び６間を接続する複数個のビア５と、低誘電率絶縁層３の端部に接するようにシリコン基板１上に設けられ低誘電率絶縁層３よりも大きい弾性率を有する剥離防止層１２と、を有する。 （もっと読む）

【課題】絶縁膜に設けられた凹部の最小幅が狭く、深い場合でも、バリア層としてＴｉ濃化層を形成することができ、しかも純Ｃｕを配線材料として凹部の隅々に亘って埋め込むことができる半導体配線の製造方法を提供する。
【解決手段】半導体基板上の絶縁膜に最小幅が０．１５μｍ以下、該最小幅に対する深さの比（深さ／最小幅）が１以上の凹部を形成し、この絶縁膜の凹部に、Ｔｉを０．５〜１０原子％含有するＣｕ合金薄膜を凹部形状に沿って１０〜５０ｎｍの厚さで形成した後、Ｃｕ合金薄膜付き凹部に純Ｃｕ薄膜を形成し、３５０℃以上に加熱して絶縁膜とＣｕ合金薄膜との間にＴｉを析出させればよい。 （もっと読む）

【課題】ホール内の導電層に空隙を生じさせないように構成することで導電層の高抵抗化を抑制できるようにする。
【解決手段】コンタクトホール７内において、第３の導電層１６が第２の導電層１５の内側に形成されている。したがって、第２の導電層１５がコンタクトホール７の内面に沿って形成されその内側に空隙が存在するようなことがあってもこの空隙を埋込むことができ、第２および第３の導電層１５および１６の高抵抗化を抑制することができ、第２および第３の導電層１５および１６の抵抗値の低減化を図ることができる。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の上面にはパッシベーション膜７および保護膜９が設けられている。保護膜９の上面およびシリコン基板１の周辺部上面には封止膜１４が設けられている。これにより、特に、低誘電率膜配線積層構造部３の側面は封止膜１４によって覆われ、低誘電率膜４が剥離しにくい構造となっている。 （もっと読む）

【課題】従来技術においては、半導体装置の製造プロセス中のリソグラフィ工程において、データ率の大きい領域が露光量の変動を発生させ、それによりプロセスウインドーが狭くなるという問題があった。
【解決手段】半導体装置１は、基板の基板面内の第１の方向（図中左右方向）に延在する配線１０３ａ（第１の配線）と、配線１０３ａに沿って延在し、平面視で配線１０３ａと離間している配線１０３ｂ（第２の配線）と、上記基板の基板面内の方向のうち上記第１の方向に垂直な方向である第２の方向（図中上下方向）に延在し、配線１０３ａと配線１０３ｂとを電気的に接続するスリットビア１０６（スリット状のビアプラグ）と、を備えている。 （もっと読む）