【課題】ＣＶＤ法において、５００℃未満の低い成膜温度でも異常成長のない良質の金属窒化膜を成膜することが可能な成膜方法を提供すること。
【解決手段】成膜温度に加熱された被処理基板に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより被処理基板上に金属窒化膜を直接堆積させる期間を含む第１段階と、同様に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより前記第１段階で堆積された初期の金属窒化膜の上にさらに金属窒化膜を堆積させて所定の膜厚とする第２段階とを含み、前記第１段階および前記第２段階ともに、前記金属化合物ガスおよび窒素含有還元ガスを供給する第１ステップと、前記金属化合物ガスを停止して前記窒素含有還元ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返す。 （もっと読む）

【課題】良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法を提供する
こと。
【解決手段】
コンタクトプラグを備えた半導体装置の製造方法であって、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層の表面部分および層間絶縁層により形成されたコンタクトホールを通じて、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０^１３〜５．０×１０^１４／ｃｍ^２の範囲としてインジウムイオンを注入するこにより、前記コンタクトホール下部の前記高濃度Ｎ導電型拡散層の表面部分にインジウム含有層を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 半導体装置の配線構造中の絶縁膜を低誘電率化するとともに、製造安定性を向上させる。
【解決手段】 半導体装置１００は、銅含有金属により構成される第１配線１０８と、第１配線１０８の上部を被覆する第１のＣｕシリサイド層１１１と、Ｃｕシリサイド層１１１の上部に設けられ、第１配線１０８に接続される導電性の第１プラグ１１４と、第１プラグ１１４の上部を被覆するＣｕシリサイド層１１７と、第１配線１０８の側壁から第１プラグ１１４の側壁にわたって設けられ、第１配線１０８の側壁と、第１配線１０８の上部と、第１プラグ１１４の側壁とを覆うように形成された第１ポーラスＭＳＱ膜１０５と、第１ポーラスＭＳＱ膜１０５の下層にあって、第１配線１０８の側壁下部に接するとともに、第１ポーラスＭＳＱ膜１０５よりも膜密度の高い第１ＳｉＣＮ膜１０３と、を有する配線構造を備える。 （もっと読む）

【課題】強誘電体又は高誘電体を用いた容量絶縁膜を有するキャパシタをロジックに混載する半導体装置において、レイアウトの自由度を高め、マスク枚数を抑制する。
【解決手段】本発明の半導体装置では、半導体基板１０の上方に、第１の電極１７、第２の電極１８および容量絶縁膜１９が基板の上面と垂直方向に配置することにより、キャパシタ２０が構成されている。キャパシタ２０が複数設けられている場合には、それぞれは同一の形状を有していなくてもよく、コンタクトプラグ２３および配線２４等により構成されるロジック回路に応じて配置される。 （もっと読む）

【課題】 容易に切断できるヒューズ素子を高密度に配置できるようにする。
【解決手段】 下層配線２０５と上層配線２１０と当該両配線を接続するビア２０９とからヒューズ素子が構成されている。ビア２０９の下面の一部分は下層配線２０５の外側に位置する。 （もっと読む）

【課題】ＬＳＩの多層配線、特に半導体素子と接続する下層に近い配線に対して低誘電率絶縁膜や微細な配線の機械的／熱的ストレスを抑えた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に形成された半導体素子１２と、前記半導体基板上に積層された複数の絶縁膜１０７，１１２，１１７，１２２と、前記複数の絶縁膜内にそれぞれ形成された複数の配線層１０８，１１３，１１８，１２３と、前記各配線層の上面及び両側面を連続的に覆うバリアメタルとを具備する半導体装置。 （もっと読む）

【課題】ＴｉＳｉ_Ｘ／Ｔｉ膜またはＴｉＳｉ_Ｘ／Ｔｉ／ＴｉＮ膜を連続的に蒸着できるインシチュ薄膜蒸着方法を提供する。
【解決手段】インシチュ薄膜蒸着方法は、内部にロボットアーム１１が設置される移送チャンバ１０と、移送チャンバ１０にクラスタータイプに設置されて内蔵された基板Ｗ上に薄膜を蒸着する複数個のチャンバ２０、３０、５０とを備える薄膜蒸着装置を利用して、基板Ｗ上に抵抗性コンタクト及びバリヤーの役割を行う薄膜を蒸着するに際し、任意のチャンバに、Ｔｉ元素を含む第１反応ガスとＳｉ元素を含む第２反応ガスとを供給し、チャンバ２０の内部にプラズマを印加して、基板ＷにＴｉＳｉ_Ｘ膜を蒸着し、基板Ｗを移送チャンバ１０を介して他のチャンバ３０に移送した後、ＴｉＳｉ_Ｘ膜上にＴｉＮ薄膜を蒸着する。 （もっと読む）

【課題】 製造工程数を削減し、低コスト化を実現した半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体チップ上に形成されたパッド２と、前記パッド２上に形成された電極接続部７と、前記パッド２を露出するように前記半導体チップの裏面に形成された開口部１４と、前記開口部１４の側壁に形成された第１の絶縁膜１５と、前記第１の絶縁膜１５を有した前記開口部内に形成された金属膜（Ｃｕ１７）とを具備することを特徴とするものである。 （もっと読む）

【課題】 比較的簡単な構成で、例えアスペクト比が高く、深さが深いビアホール等にあっても、内部にボイドを発生させることなく、金属膜を確実に埋込むことができるようにする。
【解決手段】 めっき液１８８を保持するめっき槽１８６と、基板Ｗを保持して該基板に通電し、基板の被めっき面をめっき槽内のめっき液に接触させるホルダ１６０と、めっき槽内のめっき液に浸漬させて配置されるアノード２１４と、アノードとホルダで保持した基板との間に配置され、めっき槽内のめっき液を攪拌するめっき液攪拌部２２０，２２４と、基板とアノードとの間に電圧を周期的に印加するめっき電源２３０を有し、基板とアノードとの間に電圧が印加されていない時にめっき液攪拌部によるめっき液の攪拌を行い、基板とアノードとの間に電圧が印加されている時にめっき液攪拌部によるめっき液の攪拌を停止する。 （もっと読む）

【課題】埋め込み型の配線層を形成するに際して、ウェハの反りやディッシングの発生を防止することができ、高精度な均一性と再現性を容易に得ることのできる配線基板の製造方法を提供する。
【解決手段】基板１０に溝１０Ａを形成した後、溝１０Ａの内部を含むシリコン基板１０上にバリアメタル層１３およびシード層１４をこの順で形成する。エッチングにより、シード層１４の溝１０Ａ内の領域以外の部分を選択的に除去した後、めっきによりシード層１４上に金属１５（例えば銅（Ｃｕ））を選択的に成長させて配線層Ｌ１を形成する。配設層Ｌ１を形成するに際し、シード層１４を用いためっきにより溝１０Ａ内にのみ金属１５を選択的に成長させるようにしたので、従来のように、基板１０上に金属層が厚く成膜されることはなく、金属層に起因してシリコン基板１０が反るような虞がなくなる。 （もっと読む）

【課題】 金属配線の露出部分の腐食を抑制しつつ、ドライエッチング後に生じた堆積ポリマーを完全に除去し、それにより高信頼性を有する金属配線を得る。
【解決手段】 部分的に露出した金属配線が設けられているシリコン基板１００上に洗浄液１２３を供給し、該洗浄液１２３によってシリコン基板１００の表面を覆う。その後、シリコン基板１００上への洗浄液の供給を停止して、シリコン基板１００の表面を覆う洗浄液の少なくとも一部分をシリコン基板１００上に保持した後、シリコン基板１００の表面を覆う洗浄液を除去する。 （もっと読む）

【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。
【解決手段】 レジストマスクをエッチングマスクにして、被処理基板上の有機成分含有の層間絶縁膜をＲＩＥで加工した後（Ｓ１、Ｓ２）、上記レジストマスクを除去するために、はじめに、第１の温度下において水素ラジカル照射をして（Ｓ３）、レジストマスク表面に形成されている変質層を水素化分解する改質層に変換する（Ｓ４）。その後、第１の温度より高い第２の温度下において水素ラジカル照射を行い（Ｓ５）、上記改質層およびレジストマスクをアッシング除去する（Ｓ６）。このようにして、上記層間絶縁膜の組成変化およびその比誘電率の増加がなく、しかもレジスト残渣の生じないレジスト除去が可能になる。 （もっと読む）

【課題】低電気抵抗化および高信頼性化可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 コンタクト２０、２３を、ＣＶＤ法を用いて、シリサイド膜１９、２２、シリコン窒化膜１５ａおよび第１層間絶縁膜１５ｂの内壁に接する表面に、表面からコンタクト内部方向への距離に応じて窒素含有量が減少する組成勾配を有する窒化タングステン部２４を形成し、その内側にタングステンが充填されたタングステン部２５を形成する。窒化タングステン部２４とタングステン部２５との界面の酸化や汚染を防止する。 （もっと読む）

【課題】コリメータを備えるスパッタリング装置の生産効率を向上させることのできる技術を提供する。
【解決手段】上部シールド１３の上部折曲部１３ａと下部折曲部１３ｂとの上下垂直位置の距離を相対的に短く、上部シールド１３の下縁部の内径を相対的に広くして、ターゲット３と上部シールド１３との間の隙間量を相対的に広くし、さらに台座リング１５の内径を相対的に広く、台座リング１５の高さを相対的に低くして、パッキングプレート１１（ターゲット３）と台座リング１５との間の隙間量を相対的に広くすることにより、ターゲット３と上部シールド１３との接触またはパッキングプレート１１（ターゲット３）と台座リング１５との接触を回避する。 （もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）