【課題】強誘電体キャパシタの上部電極とメモリセルトランジスタの１セル毎の接続を簡略化する。
【解決手段】強誘電体メモリ３０では、左右のメモリセルトランジスタのソース／ドレイン領域２の一部を露出するようにビア（プラグ電極）Ｖ１が設けられている。ビア（プラグ電極）Ｖ１上には、キャパシタ下部電極ＣＤ１、強誘電体膜５、及びキャパシタ上部電極ＣＵ１から構成される強誘電キャパシタが積層形成されている。２つのゲート電極Ｇ１の間に形成されている絶縁膜４には、コンタクトホールＣＨ１が中央部のソース／ドレイン領域２を露出するように設けられている。コンタクトホールＣＨ１上には、キャパシタ上部電極ＣＵ１の一部を露出し、且つコンタクトホールＣＨ１よりも大きなコンタクトホールＣＨ２が設けられている。露出された中央部のソース／ドレイン領域２上のコンタクト部分には、配線層ＭＨ１が絶縁膜４と同じ高さに埋め込まれている。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】コンタクトホールを介しての電気的な接続部分の信頼性が高く、かつ、かかる接続部分の占有面積を縮小することのできる半導体装置の製造方法、電気光学装置の製造方法、半導体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板１０を製造するにあたって、薄膜トランジスタを形成した後、層間絶縁膜形成工程において、下層側絶縁膜４０として、シリコン窒化膜層４１を形成した後、このシリコン窒化膜層４１の上層にシリコン酸化膜層４２を形成し、さらに、上層側絶縁膜４３としてシリコン窒化膜層を形成して、層間絶縁膜４を形成する。次に、レジストマスク５を形成した状態で、等方性プラズマエッチングを行い、上層側絶縁膜４３にコンタクトホール４ｈの上穴部分４３ｈを大径に形成する。続いて、異方性プラズマエッチングを行い、コンタクトホール４ｈの下穴部分４２ｈを小径に形成する。 （もっと読む）

【課題】貫通電極の導通の信頼性を確保した貫通電極付き基板の製造方法、及び貫通電極付き基板を提供する。
【解決手段】パッド部３よりも広い孔径を有する第１の孔１ａを、シリコン基板１の厚みに対し、半分以上、且つ絶縁膜２まで達しない深さまでエッチングにより形成し、前記第１の孔底部から、前記パッド部に向け、当該パッド部領域に対応した孔径を有する第２の孔１ｂを、前記絶縁膜２が露出する位置までエッチングにより形成し、前記第１の孔と前記第２の孔内面に絶縁膜９を形成し、前記第２の孔底部に位置する前記絶縁膜９及び前記シリコン基板の一主面にある前記絶縁膜２を除去し、前記パッド部の一部を露出させ、前記第１の孔及び前記第２の孔内に、導電部材を充填する。 （もっと読む）

【課題】隣接するコンタクト層同士の接触を抑えつつ、コンタクト抵抗を低減したコンタクトプラグを形成する。
【解決手段】配線構造１４から露出するシリコン基板１１の表面に、単結晶シリコン層をエピタキシャル成長し、第１コンタクト層２１を形成するステップと、第１コンタクト層２１の表面を露出するコンタクトホール２４を有する層間絶縁膜２３を形成するステップと、コンタクトホール２４から露出する第１コンタクト層２１の表面に単結晶シリコン層をエピタキシャル成長し、第２コンタクト層２５を形成するステップとを有する。 （もっと読む）

コンタクトの製造中の不整合と、コンタクトの部分間の接触抵抗のうちの一方もしくは両方を最小化しながら、アクティブデバイス領域と導電線との間の小さなピッチを容易にするために、半導体デバイス構造はスタガードコンタクトを含む。一つの行のコンタクトは一つ置きにアクティブデバイス領域と連通し、残りのアクティブデバイス領域と連通する別の行のコンタクトに対してスタガードにされる。各コンタクトは、コンタクトの上位部分のためのコンタクトホールが形成される際に比較的大きな許容誤差を与えるために、比較的大きな上面を持つ比較的大きなコンタクトプラグを含み得る。コンタクトホールは、デュアルダマシンプロセスにおいて、ビット線などの導電性トレースのためのトレンチと実質的に同時に形成され得る。半導体デバイス構造を設計するための方法と同様に、中間構造もまた開示される。
（もっと読む）

【課題】コンタクト抵抗に対する信頼性を向上させた半導体装置及びその製造方法を提供すること。
【解決手段】一対の素子分離膜１１及び該一対の素子分離膜間に形成される抵抗領域１２が形成された半導体基板と、前記半導体基板上であって、一対の素子分離膜１１外部に形成されたトランジスタゲート２と、前記半導体基板の前記抵抗領域上に形成された堆積層と、前記半導体基板、前記トランジスタゲート２及び前記堆積層上に形成され、かつ、前記堆積層と前記トランジスタゲート２との間にコンタクト４１が形成された層間膜４と、を有する半導体装置とする。 （もっと読む）

【課題】自己整合接点とローカル相互接続の両方を有する半導体デバイスを形成する際に必要とされるマスクの数及びマスキングのステップ数を減らす方法を提供すること。
【解決手段】半導体基板内に複数のトランジスタを形成し、この半導体基板を覆うように第１の誘電体層を形成する。第１のトランジスタ部分と第２のトランジスタ部分を露出するための第１開口を形成するために、第１の誘電体層を選択的にエッチングする。導電性材料が第１トランジスタ部分と第２トランジスタ部分の間の併合接点を規定する第１開口内に堆積される。この併合接点は、ゼロウィンドゥレベルで形成され、広いランディングパッド領域を提供することを特徴とする。 （もっと読む）

【課題】ゲート電極とコンタクトパッドとの短絡を防止する半導体装置の自己整列コンタクト形成方法を提供する。
【解決手段】半導体基板上に第１導電層及び第１絶縁層を順序に形成する段階と、絶縁層パターン及び導電層パターンを形成する段階と、第２絶縁層を形成する段階と、第２絶縁層上に層間絶縁膜を形成する段階と、層間絶縁膜上にオープン領域を有するマスクパターンを形成する段階と、導電層パターンの間の活性領域の一部が露出されるときまで層間絶縁膜及び第２絶縁層を順序にエッチングしてコンタクトホール及びスペーサを同時に形成し、スペーサは導電層パターンと絶縁層パターンの両側壁に形成され、コンタクトホールはスペーサとその隣接のスペーサとの間に形成される段階と、マスクパターンを除去する段階と、コンタクトホールに第２導電層を充填する段階とを含むことを特徴とする。 （もっと読む）

【課題】 シリコン基板上にＢＣＢ等の低誘電率材料からなる絶縁膜と配線とが各々２層交互に積層されて設けられた半導体装置において、絶縁膜間で剥離が生じにくいようにする。
【解決手段】 シリコン基板１の上面に設けられた酸化シリコン等からなるパッシベーション膜３の上面の周辺部を除く領域にはＢＣＢ等の低誘電率材料からなる第１、第２の絶縁膜５、９と第１、第２の配線８、１２とが交互に積層されて設けられている。第２の配線１２を含む第２の絶縁膜９の上面および第１、第２の絶縁膜５、９の側面はエポキシ系樹脂等からなる封止膜１４によって覆われている。これにより、第１、第２の絶縁膜５、９間で剥離が生じにくいようにすることができる。 （もっと読む）

【課題】ＳＡＣプロセスを用い、ビット線容量（Ｃｂ）の増加を抑えるとともに、ＳＡＣ破れを防止し、且つセルコンタクトのトップ径を十分に広くすることを可能とする。
【解決手段】それぞれ保護絶縁膜１０５ｐで覆われたゲート電極１０４ｇを形成し、保護絶縁膜１０５ｐ間及び前記保護絶縁膜１０５ｐ上を含む全面に第１層間絶縁膜１１０を形成し、第１層間絶縁膜１１０を前記保護絶縁膜の上面が露出するまで研磨除去した後、第２層間絶縁膜１１１を全面に形成し、ゲート電極１０４ｇ間に形成された第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、コンタクトホール１１３を形成する。その後、コンタクトホール１１３を埋め込むように全面にプラグ用導電膜を形成し、そのプラグ用導電膜を第２層間絶縁膜の上面が露出するまで研磨除去することにより、コンタクトホール１１３内に埋め込まれた第１コンタクトプラグ１１４ｃｐを形成する。 （もっと読む）

【課題】貫通電極と半導体チップの電極との接触不良による歩留まりの低下を防止する。
【解決手段】複数の半導体チップ１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄが積層されてなる半導体集積回路装置であって、複数の半導体チップ１０１Ａ〜１０１Ｄを貫通するように形成された貫通電極１０４，１０５と、複数の半導体チップの各々を構成する各層にそれぞれ形成され、貫通電極１０４，１０５を貫通させる開口部を有する複数の電極１０２と、複数の電極１０２のうちの互いに隣り合う層にある電極間を電気的に接続する複数のビア１０３とを備え、ビア１０３は、側面が貫通電極１０４，１０５と接触するように形成されている。 （もっと読む）

【課題】孔の中や溝の中などに金属材料を埋め込んだ際のカバレッジ性を向上させること
ができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体装置９１の製造方法は、まず、基板５１上に低透過率のレジスト膜２
２を形成する。次に、ホログラフィック露光装置１１を用いてレジスト膜２２を露光及び
現像する。これにより、ホログラフィック露光装置１１側が広いテーパ状の開口孔６２ａ
を有する第１レジストパターン６１ａを形成することができる。この第１レジストパター
ン６１ａをマスクとしてシリコン酸化膜５３を異方性にエッチングするとともに、第１レ
ジストパターン６１ａも異方性にエッチングする。これにより、第１レジストパターン６
１ａの形状から第２レジストパターン６１bの形状にすることができ、口元が広いテーパ
状のコンタクトホールを形成することが可能となる。 （もっと読む）

【課題】シリサイド技術を用いなくても抵抗を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】トランジスタを覆うＢＰＳＧ膜８を形成する。次に、ＢＰＳＧ膜８上にＢＰＳＧ膜９を形成する。ＢＰＳＧ膜８中のＢ濃度は、ＢＰＳＧ膜９中のＢ濃度の５倍程度高いものとする。次いで、ゲート電極を境にしてＢＰＳＧ８膜をソース拡散層４１側の部分とドレイン拡散層４２側の部分とに分離する。その後、ＢＰＳＧ膜８及び９にソース拡散層４１まで到達するコンタクトホール２１を形成する。続いて、コンタクトホール２１に露出しているＢＰＳＧ膜８を等方性エッチングにより除去することにより、ソース拡散層４１とＢＰＳＧ膜４２との間に空洞部を形成する。そして、空洞部内にＴｉＮ等からなるバリアメタル膜１２を形成する。 （もっと読む）

【課題】シリサイド層を有する半導体装置の製造プロセスを簡易化すること。
【解決手段】本発明に係る半導体装置の製造方法は、（Ａ）基板１上にポリメタルゲート電極３を形成する工程と、（Ｂ）全面に層間絶縁膜７を堆積する工程と、（Ｃ）ポリメタルゲート電極３及び基板１表面のそれぞれに届く第１及び第２コンタクトホールＣ３，Ｃ２を同時に形成する工程と、（Ｄ）第１コンタクトホールＣ３の底部において、露出している第１金属膜３ｂの表面をシリサイド化することにより第１シリサイド１０を形成する工程と、（Ｅ）全面に第２金属膜２０を堆積する工程と、（Ｆ）第２コンタクトホールＣ２の底部において、第２金属膜２０と基板１表面との間のシリサイド反応により第２シリサイド２２を形成する工程と、（Ｇ）未反応の第２金属膜２０を除去する工程とを有する。 （もっと読む）

【課題】 反射防止膜とハードマスク層の役割を同時に果たす多機能ハードマスク層を用
いることにより、製品の生産期間とコストを削減する半導体素子の製造方法を提供する。
【解決手段】本発明は、半導体素子の製造方法に関し、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止する。さらに、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する技術を開示する。 （もっと読む）

【課題】コンタクトパッドを備える半導体装置の製造方法であって、リセス近傍のＰＮ接合の接合リーク電流を抑制可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置１０は、隣接する２つのゲート電極構造１８間に形成されゲート電極構造１８によって縁部が規定されるコンタクトパッド２２を備え、コンタクトパッド２２が半導体基板１１のＮ⁺拡散領域２１に接続する。コンタクトパッド２２から露出するＮ⁺拡散領域２１の部分に、コンタクトパッド２２と自己整合的に不純物を導入する工程を有する。 （もっと読む）

【課題】エッチング工程において絶縁膜の径を広げることなく、設計通りの配線寸法と、かつ良好なステップカバレージとを得ることができる、テーパー部を有した酸化物系層間絶縁膜の開口部を持つ半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法であって、開口部５を形成するためのマスク３を、酸化物系層間絶縁膜２上に形成する工程と、前記マスク３を形成した後、異方性エッチングによって前記酸化物系層間絶縁膜２に開口部５を形成する工程と、前記開口部５を形成した後、マスク３をエッチングすることで前記酸化物系層間絶縁膜２の開口部５周囲上面５３を露出させる工程と、露出させた後、少なくとも前記酸化物系層間絶縁膜２の開口部５の側壁部５１に、保護膜４を形成する工程と、前記保護膜４を形成した後、前記酸化物系層間絶縁膜２の開口部５周囲上面５３を所定の深さまで異方性エッチングする工程とを有する。 （もっと読む）

【課題】上部の径が大きく、下部の径が小さなコンタクトを形成する際に行う絶縁膜の異方性ドライエッチングを、フォトレジスト膜との選択性が高く且つエッチストップを生ずることなくエッチングする、半導体装置の製造方法を提供する。
【解決手段】カーボンリッチなガスとＯ₂及び希ガスとを含むエッチングガスを用い、層間絶縁膜２０の途中までを選択的にエッチングして上部の大径コンタクト孔を形成する第１の異方性エッチング工程と、水素ガスを含むガスを用いて上部コンタクト孔にデポジション膜を堆積するデポジション工程と、Ｏ₂を含むガスを用いコンタクト孔の底部のデポジション膜を選択的に除去する第２の異方性エッチング工程と、第１の異方性エッチング工程と同じガスを用い、層間絶縁膜２０の残りの部分をエッチングして、下部の小径コンタクト孔を形成する第３の異方性エッチング工程とを有する。 （もっと読む）

【課題】 コンタクトパッドを形成する半導体装置の製造方法において、隣接する半導体素子間のショートを防止する。
【解決手段】 シリコン基板１１上に、それぞれが金属層１５を含むゲート電極１７とゲート電極１７を覆うゲート側壁絶縁膜２０とを有する複数のゲート電極構造体を形成する工程と、ゲート電極構造体を覆って全面にポリシリコン膜を堆積する工程と、ポリシリコン膜をパターニングし、隣接する２つのゲート電極構造体の間でシリコン基板１１に接続するコンタクトパッド２２を形成する工程（図３（ｇ））と、ゲート側壁絶縁膜のくぼみ２１に残留するポリシリコン２４を酸化させて酸化シリコン２５に形成する工程（図３（ｈ））とをこの順に有する。 （もっと読む）