【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。 （もっと読む）

【課題】メモリセルトランジスタのコンタクト抵抗を低減する。
【解決手段】半導体装置７０には、半導体基板１上に複数の絶縁ゲート型電界効果トランジスタが設けられる。絶縁ゲート型電界効果トランジスタのゲートの間に形成され、側面が側壁絶縁膜８及び絶縁膜９により絶縁ゲート型電界効果トランジスタのゲートと分離された自己整合コンタクト開口部の底部には凹部形状のポリシリコンプラグ１１が設けられる。ポリシリコンプラグ１１上にはバリアメタル膜１２が設けられる。バリアメタル膜１２上には、自己整合コンタクト開口部を覆うように金属プラグ１３が埋設される。 （もっと読む）

第１導電層（１０４）とシリケートガラス層（１０６）の縁部を互いに隣接させて、半導体基板（４１）まで延在するビア（１６４）に沿って延在させる。導電体（１１４／１１６）は、ビア（１６４）を通り延在して、半導体基板（４１）と接触する。 （もっと読む）

【課題】半導体素子の性能劣化を引き起こすことなく、小型化が可能かつ高信頼性を有する安価なウエハレベルＣＳＰの半導体パッケージを提供する。
【解決手段】半導体パッケージ１００であって、半導体基板の第１の面に配置された電極パッド１０６と、前記半導体基板の第２の面から該電極パッドが露出するように、該電極パッド直下の該半導体基板内に開けられた貫通孔と、前記半導体基板の第２の面と該貫通孔の内側面とを覆い、前記電極パッドが露出するように配置された電気絶縁膜と、該電気絶縁膜を介して、前記貫通孔の内側面及び前記電極パッドの露出部を覆うように配置され、該電極パッドと電気的に接続された金属薄膜からなる貫通電極１０８と、該貫通電極と前記半導体基板の第２の面１０１ｂに設けられた外部配線領域とを接続するために貫通電極から延長された外部配線１０９と、該外部配線領域に外部端子と接続するための接続部１１１と、を有する。 （もっと読む）

【課題】良好に接続できるようにする。
【解決手段】層間絶縁膜２２，２９に形成された１つのコンタクトホール５１、５３につき複数のボトムゲートライン４１の配線端子がそのコンタクトホール５１，５３内にあり、１つのボトムゲートライン４１につき１つの中継パッド５２，５４が被覆し、１つのコンタクトホール５６につき１つの中継パッド５４がそのコンタクトホール５６内にあり、１つの中継パッド５４につき１つの表面パッド５６がコンタクトホール５６内で接している。 （もっと読む）

【課題】歩留りが高く且つ配線間容量を十分に低減でき、且つ機械的強度を十分に得られるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に形成された複数の配線１０５と、第１の層間絶縁膜１０１に複数の配線１０５の少なくとも１つと接続するように形成されたビア１１３及びダミービア１０６とを有している。第１の層間絶縁膜１０１における互いに隣り合う配線１０５同士の間には空隙部１０９が選択的に形成されており、ダミービア１０６は、空隙部１０９と接する配線１０５Ａの下側に該配線１０５Ａと接続して形成され、ビア１１３及びダミービア１０６は、空隙部１０９を介することなく第１の層間絶縁膜１０１により周囲を覆われている。 （もっと読む）

【課題】レジストマスクを用いたフォトリソ工程を追加することなく、微細な容量コンタクトプラグ上部の面積を拡大させることが可能なＣＯＢ型ＤＲＡＭの製造方法を提供する。
【解決手段】製造方法は、層間膜８にコンタクトホールを形成後、コンタクトホールに第一の導電材料を埋め込みエッチバックして、第一のコンタクトプラグ１０を形成する工程、層間膜８をエッチングして第一のコンタクトプラグ１０上部を露出させる工程、及び、層間膜８及び第一のコンタクトプラグ１０上に第二の導電材料を成膜しエッチバックして、自己整合的に第一のコンタクトプラグ１０上部周囲に第二の導電材料１１を残すことで、プラグ１０上部を拡大した第二のコンタクトプラグを形成する工程、とを有する。 （もっと読む）

【課題】ビット線コンタクトの接続不良や高抵抗不良等の発生を防止する。
【解決手段】本発明の半導体装置は、半導体基板１上に不揮発性のメモリセルを行列状に配置したメモリセルアレイを備え、各メモリセルにおけるビット線コンタクトＣＢを１つおきにビット線方向にずらして２列に配置するように構成し、ビット線コンタクトＣＢを、活性領域３に下端を接続する下部コンタクトプラグ７と、下部コンタクトプラグ７に縦積みされビット線ＢＬに上端を接続する上部コンタクトプラグ５とから構成し、更に、上部コンタクトプラグ５を、ビット線ＢＬに接続される第１のプラグ部５ａと、この第１のプラグ部５ａの上端の内径寸法より内径寸法が大きな大径部を有し、下部コンタクトプラグ７に接続された第２のプラグ部５ｂとから構成した。 （もっと読む）

【課題】高速ショットキーデバイス及びｐｎ接合デバイスにおける寄生容量を低減すると共にボンディング強度を改善する。
【解決手段】基板３０３と、基板３０３の上に配置される半導体デバイス３００、３０２、及び半導体デバイス３００、３０２との電気的接触を行うボンディング用パッド３０７を有し、ベンゾシクロブテンの層３０４が半導体デバイスの周辺に設けられ、ボンディング用パッド３０７がベンゾシクロブテンの層３０４の頂面に設けられる。 （もっと読む）

【課題】アルミニウム膜のウェットエッチングは、等方性のエッチング特性が知られているが、ウエハを高速回転させているため、回転に伴う異方性が現れるため、ウエハ外周部の配線形状を管理することが困難であった。
【解決手段】アルミニウム膜のウエット・エッチングにおいて、フルコーンノズルを２本搭載し、１本のノズルをウエハ全面へ薬液が塗布可能な位置に設置し、もう１本のノズルを薬液濃度が薄くなるウエハ中心部（ウエハ直近の位置）に設置し同時に薬液を塗布することにより、回転数依存が少なくエッチングレート均一性を向上することが可能とするものである。 （もっと読む）

【課題】ＳｉＯＮ_x膜系のパッシベーション膜２１とポリイミド膜２２の２層構造からなる保護膜２０を有する半導体チップにおいて、アセンブリ時にアセンブリ冶工具が保護膜２０と干渉せず、耐湿信頼性の低下を起こさない半導体チップを得ること。
【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材１０の最上層の層間絶縁膜１１に形成された電極パッド１２と、層間絶縁膜１１上の全面と電極パッド１２の周縁部を覆い、電極パッド１２の中心部が開口した第１の開口領域３１を有するパッシベーション膜２１と、パッシベーション膜２１上の全面に形成されるポリイミド膜２２と、を備え、ポリイミド膜２２は、電極パッド１２の形成位置に対応する位置に第２の開口領域３２を有し、第２の開口領域３２は、ポリイミド膜２２の上面から所定の深さまでの領域では、第１の開口領域３１よりも広い。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】 Ｃｕメッキ層におけるボイドの発生を抑制することにより、額縁領域が狭小化され、且つ配線の信頼性に優れたアレイ基板を提供する。
【解決手段】 表示部Ｈに薄膜トランジスタが形成されてなるアレイ基板である。薄膜トランジスタのソース領域１３Ａ及びドレイン領域１３Ｂにコンタクトホール１８を介してＣｕメッキ層１７ｂが電極として接続されている。コンタクトホール１８のアスペクト比は１以上である。コンタクトホール１８において、底部近傍にのみＣｕシード層１７ａが形成されている。 （もっと読む）

【課題】リソグラフィ処理のマージンを向上し、ゲート電極の特性劣化の虞を極力なくすことを可能とする。
【解決手段】一対の選択ゲート電極ＳＧ−ＳＧ間のほぼ中央のスペースに多結晶シリコン層４ｃをポリプラグとして選択ゲート電極ＳＧと同じ幅で設けている。このため、多結晶シリコン層４ａ〜４ｃを形成するときに周期的に構成することができる。周期性の崩れを緩和することができリソグラフィ処理のマージンを向上することができる。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】外部からの応力による構成要素の破損を防止する。
【解決手段】半導体装置１０は、基板２０と、複数の電極パッド２４と、複数の第１開口部２６ａを有する表面保護膜２６と、第２開口部３０ｂを有する絶縁膜３０と、電極パッド２４から絶縁膜上に導出されている、柱状電極接続領域４４ａを有する配線４４であって、柱状電極接続領域が第１開口部の真上に位置しており、かつ配線の柱状電極接続領域側の端縁が第１開口部の輪郭内に位置している配線を含む再配線層４０と、柱状電極接続領域に底面５０ｂの一部分である第１部分領域５０ｂａが接続されていて、電極パッドの真上に少なくとも底面の第１部分領域を位置させており、かつ第２部分領域５０ｂｂを絶縁膜とは非接触として設けられている柱状電極５０とを具えている。 （もっと読む）

【課題】結晶配向が揃った良好な半導体装置とその製造方法を提供する。
【解決手段】本発明の半導体装置１は、第１の層間絶縁膜４の貫通孔４３に形成された第１プラグ導電層４４と、この第１プラグ導電層４４上に設けられた導電部材６１とを備えた半導体装置であって、第１の層間絶縁膜４上には、第１プラグ導電層４４に通じる孔部５４を有したスペーサ絶縁膜５１が形成され、この孔部５４内には、第１プラグ導電層４４に接続し、かつ、導電部材６１に接続するスペーサ導電部５２が埋め込まれて形成されている。スペーサ導電部５２は自己配向性を有する導電材料からなり、スペーサ絶縁膜５１上とスペーサ導電部５２上とは、平坦化処理されていることを特徴とする。スペーサ導電部５２を所定の厚さにすることで、第１プラグ導電層４３に確実に蓋することができ、結晶配向のずれが導電部材６１に伝わることが防止される。 （もっと読む）

【課題】 配線層に銅を用いた場合にも、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させる。
【解決手段】 光電変換装置は、半導体基板に配された光電変換素子およびＭＯＳトランジスタと、多層配線構造と、を有し、半導体基板上に配された第１の層間絶縁膜を有する。更に、半導体基板に配された複数の活性領域どうし、複数のＭＯＳトランジスタのゲート電極どうしあるいは、活性領域とＭＯＳトランジスタのゲート電極とを電気的に接続する、第１の層間絶縁膜に配された単一のホールに配された第１のプラグと、第１の層間絶縁膜に配されたホールに配され、活性領域と電気的に接続された第２のプラグと、を有する。そして、第２のプラグと第２のプラグよりも上部に配された配線層とが電気的に接続されており、その配線層はデュアルダマシン構造の一部である。 （もっと読む）

【課題】微細化に対して有利であり、コンタクト電極の抵抗を低くすることが可能な半導体装置及びその製造法を提供する。
【解決手段】選択ゲートトランジスタＳＴの選択ゲート電極ＳＧ、及び周辺トランジスタＴＲの周辺ゲート電極ＴＧを有し、ゲート電極ＳＧ、ＴＧ間の不純物拡散層２８上及びゲート電極側面に第１絶縁膜３０、第１バリア膜３１を有し、第１バリア膜３１上にゲート電極ＳＧ、ＴＧ間を埋める第２絶縁膜３２を有する。ゲート電極ＳＧ、ＴＧ間の不純物拡散層２８上の第１絶縁膜３０及び第１バリア膜３１に第１幅Ａ１で第１方向に伸びるコンタクトホール下部３５ａが、第２絶縁膜３２を貫通して底部がコンタクトホール下部３５ａと連接し、第１方向に第１幅Ａ１よりも大きい第２幅Ａ２を有するコンタクトホール上部３５ｂが設けられ、コンタクトホール下部３５ａ及びコンタクトホール上部３５ｂ内にコンタクト電極３６が設けられている。 （もっと読む）

【課題】強誘電体キャパシタの上部電極とメモリセルトランジスタの１セル毎の接続を簡略化する。
【解決手段】強誘電体メモリ３０では、左右のメモリセルトランジスタのソース／ドレイン領域２の一部を露出するようにビア（プラグ電極）Ｖ１が設けられている。ビア（プラグ電極）Ｖ１上には、キャパシタ下部電極ＣＤ１、強誘電体膜５、及びキャパシタ上部電極ＣＵ１から構成される強誘電キャパシタが積層形成されている。２つのゲート電極Ｇ１の間に形成されている絶縁膜４には、コンタクトホールＣＨ１が中央部のソース／ドレイン領域２を露出するように設けられている。コンタクトホールＣＨ１上には、キャパシタ上部電極ＣＵ１の一部を露出し、且つコンタクトホールＣＨ１よりも大きなコンタクトホールＣＨ２が設けられている。露出された中央部のソース／ドレイン領域２上のコンタクト部分には、配線層ＭＨ１が絶縁膜４と同じ高さに埋め込まれている。 （もっと読む）