【課題】 高温・高湿環境下における化合物半導体素子の特性劣化を抑制する。
【解決手段】 ｐ型GaAs層１の上に、下層Ti層２、拡散防止層３、上層Ti層４、金属層（Au）５を積層したオーミック電極６が設けられている。上記拡散防止層３として、タンタル（Ta）またはニオブ（Nb）を用いた構造とする。
上記構造とすることにより、ｐ型GaAs層１のGa、Asと、金属層５のAuの相互拡散を防止するとともに、高温・高湿環境下において、オーミック電極６の抵抗率の変動を小さく抑えることができる。 （もっと読む）

【課題】実装時における接続信頼性を向上させることができるとともに、高い歩留まりにて製造できる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】半導体ウェーハ１上に、電極パッド２を形成する。次いで、半導体ウェーハ１上に、第１、第２の保護膜４、５を形成する。そして、第１、第２の保護膜４、５を除去して、薄膜化し、電極パッド２上に開口部６を形成する。次いで、開口部６において、電極パッド２の表面上に残存する第１の保護膜４を選択的に除去し、電極パッド２の表面を露出させるとともに、電極パッド２の表面上に、第１の保護膜４の一部からなり、開口部６の段差よりも小さい段差を有する段差部１２を形成する。次いで、開口部６に、電極パッド２と接触するように、バリアメタル膜８を形成する。そして、電極パッド２上の開口部６内であって、段差部１２の表面上に形成されたバリアメタル膜８上に、バンプ９を形成する。 （もっと読む）

【課題】 深さの異なるコンタクトホールを同時に形成する場合にも、高抵抗化や接続不良等を無い高品質なコンタクトホールを形成する。
【解決手段】 半導体基板１０の表面側に、有機系の絶縁材料からなる第１層膜１８、無機系の絶縁材料からなる第２層膜１９の２層構造を有する層間絶縁膜１７が形成される。ソース・ドレイン拡散領域１１及びゲート電極１４に達するコンタクトを形成するため、この層間絶縁膜１７にコンタクトホールが形成される。第２層膜１９のエッチングは、Ｃ４Ｈ８系のガスで行うと、エッチングは第１層膜１８と第２層膜１９の界面で止まる。次にエッチングガスをＮＨ３系のガスに切り替えて、第１層膜１８のエッチングを行う。 （もっと読む）

【課題】隣接するキャパシタ間のブリッジの発生を防止し、コンタクトホールの不完全な開放を防止することができる深いコンタクトホールを有する半導体素子の製造方法を提供すること。
【解決手段】半導体基板（２１）の表面上に絶縁膜（２５Ａ、２５Ｂ）を形成する第１ステップと、絶縁膜（２５Ｂ）を選択的にエッチングして、第１開放部を形成する第２ステップと、前記第１開放部の表面積を拡張させる第３ステップと、拡張された前記第１開放部の側壁表面に湾曲防止スペーサ（２８Ａ）を形成する第４ステップと、湾曲防止スペーサ（２８Ａ）が形成された前記第１開放部の下部に残留する絶縁膜（２５Ａ）をエッチングして、第２開放部（２７Ｃ）を形成する第５ステップとを含む。 （もっと読む）

【課題】ハードマスクとして用いられる窒化膜とその下部にＩＬＤ膜として用いられる酸化膜との間の応力差により発生するリフティング現象を防止して、半導体素子の特性を改善させ得る半導体素子のコンタクト孔の形成方法を提供すること。
【解決手段】下地層（１０〜１６）が形成された基板を提供するステップと、下地層（１０〜１６）を覆う絶縁膜（１７）を形成するステップと、絶縁膜（１７）上にＳＲＯＮ膜でハードマスク（１８）を形成するステップと、ハードマスク（１８）上にフォトレジストパターンを形成するステップと、フォトレジストパターンを利用した第１エッチング工程により、ハードマスク（１８）をエッチングするステップと、フォトレジストパターンを利用した第２エッチングにより、絶縁膜（１７）をエッチングし、下地層の一部を露出させるコンタクト孔（１９）を形成するステップとを含む。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】デュアルダマシン法により配線層を形成するに際し、微細なビアホール及び配線トレンチへの配線材の埋め込みを容易にしうる半導体装置及びその製造方法を提供する。
【解決手段】 ビアホール形成領域以外の領域を覆うマスク２０と、配線トレンチ形成領域以外の領域を覆うマスク２２とをマスクとして絶縁膜１６，１８にビアホール２６及び配線トレンチ３２を形成するに際し、ビアホール形成領域の周辺部に絶縁膜１８の上面が露出し周辺部を除く配線トレンチ形成領域内のマスク２０が残存するようにマスク２０を等方性エッチングした後、マスク２０及び絶縁膜１８，１６を異方性エッチングすることにより、上部に幅広部３４を有するビアホール２６と、ビアホール２６の幅広部２６に接続された配線トレンチ３２とを形成する。 （もっと読む）

【課題】半導体素子の製造方法を提供する。
【解決手段】活性領域が定義された半導体基板２１０上にゲート電極パターンを形成した後、その上に層間絶縁膜を形成してから、層間絶縁膜のうち活性領域上に置かれた部分をエリアタイプでエッチングしてゲート電極パターン両側に自己整列方式でコンタクトホールを形成し、次いで、このコンタクトホールを通じてイオン注入を実施してソース／ドレイン領域２４０を形成する半導体素子の製造方法。これにより、熱的負担によりソース／ドレイン領域プロファイルが影響される問題がなく、イオン注入マスク用のフォトレジストパターン形成工程の回数を減らして工程の単純化を図れ、プラグ効果によるトランジスタの特性変動を減少させうる。 （もっと読む）

【課題】垂直に積層され相互接続された複数のウェハを含む、３次元集積デバイスの製造方法を提供すること。
【解決手段】ポリイミドなどの熱可塑性材料のボンディング層（２６、３６）を使ってウェハ（１、２、３）を接合する。スタッド（２７、３７）に接続したウェハのバイア（１２、２２）によって電気接続を実現する。スタッドは、ウェハの前面で、バイアの寸法より大きい横方向寸法を有する開口（１３、２３）に接続している。さらに、それぞれのウェハのバイアは、ウェハの前面から裏面へ垂直に延在する必要はない。ウェハのデバイス領域の下に形成され横方向に延在した導電体（１０２）は、裏面の金属開口（１０３）でバイアと接続することができる。したがって、ウェハを通る導電経路は、そのデバイスの真下を通ることができる。追加の接続を、開口（１１３）とスタッド（１２７）の間に作り、ウェハ間に垂直熱伝導経路を形成することができる。
（もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】局部エッチストッパーを有する半導体メモリ素子及びその製造方法を提供する。
【解決手段】セル領域及びコア/周辺領域に区分され、素子分離膜２１０が形成されてアクティブ領域２０５が限定されている半導体基板２００を提供し、半導体基板の所定領域にゲート電極構造体を形成し、その両側のアクティブ領域にソース、ドレーン領域を形成し、半導体基板の結果物上部に層間絶縁膜２３５を形成した後、セル領域のソース、ドレーン領域が露出されるように層間絶縁膜の所定部分をエッチングし、露出されたソース、ドレーン領域とコンタクトされるように自己整列コンタクトパッド２４０ａ，２４０ｂを形成し、層間絶縁膜を所定厚さを除去し、その後、セル領域の層間絶縁膜が除去された空間にエッチストッパー２４５ａを形成し、コア/周辺領域のゲート電極構造体の側壁にトップスペーサー２４５ｂを形成する段階を含む半導体メモリ素子の製造方法である。 （もっと読む）

【課題】 導電性に優れ、導電性にばらつきのない貫通電極を安定して形成することのできる貫通電極形成方法を提供する。
【解決手段】 基板２１の一方の面に開口部２４ａを有し、基板２１内部に底部２４ｂを有する非貫通孔２４を形成し、非貫通孔２４に臨む基板２１の内壁に絶縁膜２６を形成する。ここで、非貫通孔２４は、非貫通孔２４の底部２４ｂに臨む基板２１の面積が、開口部２４ａの面積よりも大きくなるように形成される。次いで、絶縁膜２６が形成された非貫通孔２４に導体である導電プラグ３５ａを充填し、基板２１の他方の面を導体である導電プラグ３５ａが外方に露出するまで後退させる。 （もっと読む）

【課題】 微小開口の孔の形成が容易で、断線が発生しにくく、且つオーバーエッチングによる電極等の再付着現象を発生させないようにする。
【解決手段】 有機系の第２の絶縁層２２を珪素系の第１の絶縁層２１と第３の絶縁層２３で挟んで絶縁膜２０を形成し、その絶縁膜に対して、異方性エッチングと異方性の強いエッチングを交互に繰り返すことにより、第２の絶縁層２２部分に段部２９を有し、基板側に向かって凸型の孔３０を形成し、回路素子１の電極１ａと絶縁膜表面との間を接続する配線部として蒸着される導電材が、段部２９に堆積する導電材を介して一体化するようにしている。 （もっと読む）

【課題】多様なエッチング溶液に対して優れた耐性を有するエッチング阻止層を含む半導体装置の製造方法及びその半導体装置と、多様なエッチング溶液に対して優れた耐性を有することで、湿式エッチング工程の間、下部構造物を効果的に保護することができるエッチング阻止層の形成方法とを提供する。
【解決手段】第１構造物上に金属酸化物１１５を蒸着し、その蒸着された金属酸化物１１５をアニーリングし、第１構造物上にエッチング阻止層１１５を形成する。エッチング阻止層１１５上には第２構造物１２０を形成し、エッチング阻止層１１５を用いて第２構造物をエッチングする。金属酸化物はハウニウム及びアルミニウムのうち少なくとも一つを含むことが好ましい。 （もっと読む）

【課題】コンタクトと該コンタクトの上側の配線とのショートマージンを稼いだ半導体装置を得ること。
【解決手段】半導体基板１上に形成される所定形状の第１層配線１０を含む第１の配線層８と、該第１の配線層８上に形成される層間絶縁膜１１と、該層間絶縁膜１１上に形成され、所定形状の第２層配線１５を含む第２の配線層１３と、第１層配線１０と第２層配線１５とを電気的に接続するコンタクト１２と、を備える半導体装置において、コンタクト１２は、所定の深さから上方に行くにしたがって積層方向におけるその断面形状が小さくなるように形成される。 （もっと読む）

【課題】マイクロエレクトロニック・ワークピースの異なる高さで導電要素を電気的に連結するために深いビアに相互接続を形成する技術を提供する。
【解決手段】ブラインドビア又は他の種類の孔に相互接続を形成する方法及びそのような相互接続を有するマイクロエレクトロニック・ワークピース。ブラインドビアは、ワークピース全体を薄くすることなくワークピースの背面（１４）の一部分から材料の一塊を最初に除去することによって形成することができる。この一括除去処理は、例えば、ワークピース内の中間深さまで延びるが導電要素の接触面（２６）までは延びない第１の開口部（３０）を形成することができる。第１の開口部を形成した後に、第１の開口部の中間深さから導電要素の接触面まで第２の開口部（４０）が形成される。第２の開口部は、第１の開口部の第１の幅よりも狭い第２の幅を有する。本方法は、更に、ブラインドビアを導電材料で充填する段階、及び続いて空洞（３０）が除去されるまでワークピースを外部側面から薄くする段階を含む。 （もっと読む）

【課題】 写真製版処理で解像可能な寸法より小さな寸法の積層物を半導体基板上に形成できる半導体装置の製造方法を提供する。
【解決手段】 この半導体装置の製造方法は、半導体基板３上に写真製版処理により所定の横幅Ｗ２の積層物１１ａを形成する工程と、積層物１１ａ上に第１のマスク層１３を形成し、この第１のマスク層１３に、エッチングにより、積層物１１ａの前記横幅方向に直交する方向に渡って、前記積層物１１ａの前記横幅方向のその開口幅Ｗ４が第１のマスク層１３の上面から下面に向かってテーパ状に狭まった開口部１３ｄを形成する工程と、第１のマスク層１３をマスクとして積層物１１ａを開口部１３ｄの下面開口に沿って部分的にエッチング除去することにより、積層物１１ａを開口部１３ｄの下面開口に沿って分割積層物１１に分割する工程とを含む。 （もっと読む）

【課題】 セルフアライン形成技術によりセルフアライン形成領域の絶縁膜に形成されたコンタクトホールの径に比較してさらに開孔幅の大きな穴部を絶縁膜の上部に形成するためセルフアライン形成領域を再度エッチング処理する必要があったとしても、セルフアライン形成領域内のセルフアラインマスク膜に悪影響が及ぼされることなく、さらにセルフアライン形成領域に対して複数回に分けて接続配線を埋込み形成する必要をなくす。
【解決手段】 領域ＣＢ２に対して第１のコンタクトホール１６を形成した後、フォトレジスト３８、塗布型酸化膜３９、フォトレジスト４０の３層構造の多層レジスト構造４１を形成し、第５のシリコン酸化膜２３の上部に穴部２４および２５を形成する。 （もっと読む）