【課題】段差被覆性に優れた銅シード層の製造方法を提供する。
【解決手段】同じスパッタチャンバ内で実行される堆積された銅のスパッタエッチング１６２が、銅のスパッタ堆積１６０の後に続いて実行される。これにより、特に銅の電気めっきの前に、狭いビア内に銅シード層を形成するのに有用な銅堆積プロセスとなる。該堆積は、高い銅イオン化割合及び銅イオンを該ビア内に引き付ける強力なウェーハバイアスを促進する条件下で実行される。該エッチングは、好ましくは、該チャンバの周りのＲＦコイルによって誘導励起されたアルゴンイオンによって、又は、高いターゲット電力及び極めて強いマグネトロンで形成することができる銅イオンによって、あるいは、ＲＦコイルの使用によって行うことができる。堆積／エッチングの２つ以上のサイクルを実行することができる。最後の瞬時堆積１６８は、高い銅イオン化及び低いウェーハバイアスで実行することができる。 （もっと読む）

【課題】半導体装置の生産性を向上させる。
【解決手段】半導体装置の製造方法において、下層配線上に形成した層間絶縁膜内に、ビアホール及び配線溝を形成し、形成されたビアホール及び配線溝の内壁に、拡散防止膜を形成し、ビアホールの底部に堆積した拡散防止膜をエッチングしながら、下層配線上及び拡散防止膜上にシード層を形成し、形成されたシード層を介してビアホール内及び配線溝内に金属配線を埋設した。このような半導体装置の製造方法によれば、バリア性が高くかつ密着性の良好な拡散防止膜及びバリア層を備えた半導体装置が製造できるので、半導体装置の生産性が向上する。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。
【解決手段】制御部は、ビアホールＶＨを有したシリコン基板Ｓの表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部は、Ａｌ−ＣＶＤ膜Ｐ１を埋め込む前に、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の一部をスパッタし、ビアホールＶＨの底部の側壁に再付着窒化膜ＢＭｒを形成させた。 （もっと読む）

【課題】配線材とバリアメタル層の密着性を向上させる。
【解決手段】第１の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸
化種を放出させ、その後、前記第１の基板温度より低い第２の基板温度で、前記層間絶縁
膜の少なくとも一部と接触するようにして、Ｔｉ及びＮを含み、酸素（Ｏ）及び貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超える層を形成する。次いで、前記層上にＣｕ金属層を形成して半導体装置を製造する。 （もっと読む）

【課題】バリヤ層や補助シード膜等の成膜プロセス条件を適切に選択して凹部の底部を削り取り、削り込み窪み部の底部の電気抵抗上昇の原因となる層を取り除きつつ側面や上面に薄膜を形成することが可能な成膜方法を提供する。
【解決手段】処理容器３４内で金属ターゲット７８をイオン化させて金属イオンを含む金属粒子を発生させ、載置台４４上に載置した被処理体Ｗにバイアス電力により引き込んで表面に凹部５が形成されている被処理体の表面に薄膜を形成する成膜方法において、凹部の最下層の底部を削って削り込み窪み部１２を形成しつつ凹部内の表面を含む被処理体の表面全体に第１の金属を含む薄膜よりなるバリヤ層１０を形成するバリヤ層形成工程と、削り込み窪み部の底部を更に削って凹部内の表面を含む被処理体の表面に第２の金属を含む薄膜よりなるメッキ用の補助シード膜１４Ａを形成する補助シード膜形成工程とを有する。 （もっと読む）

【課題】接続孔の開口部および配線溝上部におけるファセットの発生、肩落ちの発生を抑制して、配線信頼性の向上を可能とする。
【解決手段】基板上にストッパ膜１５と絶縁膜１６とを形成し、絶縁膜１６に配線溝１７とその底部に接続孔１８とを形成し、接続孔１８底部を除く配線溝１７と接続孔１８との内面に第１バリア膜２１を形成し、さらに接続孔１８底部のストッパ膜１５を除去して接続孔１８を延長した後、少なくとも接続孔１８底部に第２バリア膜２２を形成し、この第２バリア膜２２と第１バリア膜２１とを介して配線材料２３を埋め込むことを特徴とする。 （もっと読む）

【課題】オーバハング部分を生ぜしめることなく凹部の内壁面に十分な厚さのシード膜やバリヤ層等の薄膜を形成することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器２４内でプラズマにより金属ターゲット７０をイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台３４上に載置した表面に凹部２，４を有する被処理体へバイアス電力により引き込んで前記凹部内を含む前記被処理体の表面に薄膜を形成するようにした成膜方法において、前記バイアス電力を、前記被処理体の表面が実質的にスパッタされない領域下にて変化させるようにする。これにより、オーバハング部分を生ぜしめることなく凹部の内壁面に十分な厚さのシード膜やバリヤ層等の薄膜を形成する。 （もっと読む）

【課題】ＣｕとＡｌが反応することによる配線抵抗の上昇や、Ｃｕの隆起によるＣｕ配線の信頼性の低下を抑制できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板１１上に形成される絶縁膜１２と、この絶縁膜の表面に形成された溝内に、第１のバリアメタル層を介在して埋め込まれるＣｕ配線Ｍ１Ａ，Ｍ１Ｂと、上記絶縁膜、第１のバリアメタル層及びＣｕ配線上に形成され、上記Ｃｕ配線上に対応する位置に開口１７Ａ，１７Ｂを有する層間絶縁膜１６と、上記層間絶縁膜の開口内において上記Ｃｕ配線と電気的に接続されるＡｌ配線２０と、少なくとも上記Ｃｕ配線とＡｌ配線との間に介在され、ＣｕとＡｌとの反応を防止するための第２のバリアメタル層１８と、上記第２のバリアメタル層に対するＡｌの流動性を上げるための第３のバリアメタル層１９とを含む積層膜とを備えている。 （もっと読む）

【課題】キャパシタを有する半導体装置において、漏洩電流の発生を抑制しつつ、形状を均一化し、ショートを発生しにくくする。
【解決手段】円筒状の溝１４内のキャパシタ３０は、ＴｉＮからなる下部電極３１と、ＨｆＯ₂からなる容量絶縁膜３２と、ＰＶＤ（physical vapor deposition）法により形成されたＴｉＮからなるＰＶＤ−ＴｉＮ膜３３およびＣＶＤ法により形成されたＴｉＮ膜３４からなる上部電極３５とを備えている。 （もっと読む）

【課題】メッキ処理を用いることなくプラズマスパッタだけで微細な凹部を金属によりボイドを発生させることなく埋め込むことができる成膜方法を提供する。
【解決手段】処理容器２４内でプラズマにより金属ターゲット７０をイオン化させて金属イオンを含む金属粒子を載置台３４上に載置した被処理体Ｗにバイアス電力により引き込んで凹部４を埋め込むようにした成膜方法において、バイアス電力を、被処理体の金属ターゲットに対する対向面に関して、金属粒子による成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して凹部内に金属膜を形成する成膜工程と、金属粒子の供給を停止した状態で被処理体を金属膜の表面拡散が生ずる所定の温度範囲に加熱維持することにより金属膜の原子を凹部の底部に向けて移動させる拡散工程とを交互に複数回繰り返す。 （もっと読む）

【課題】ベースフィルムの剥離工程において、絶縁層の一部が配線層から剥離してしまうことを防ぎ、絶縁層でのリーク電流を無視できる程小さくする半導体装置の層間絶縁膜の形成方法を提供する。
【解決手段】半導体基板１０上に、フォトリソグラフィで所望のレジストパターンを形成する工程、レジストパターンに基づいて、配線層となる所定の金属膜１５を形成する工程、レジストパターンを保持したまま上記金属膜１５上に密着層１９aを形成する工程、該密着層１９aに所定の熱処理を行う工程のあと、ベースフィルムに塗布形成された未架橋の高分子材料からなる絶縁層１９ｂを加熱して押圧し、上記基板１０上に層間絶縁膜１９ｂを形成する。 （もっと読む）

【課題】 成膜時の温度上昇を抑制しつつ、多元系膜の組成制御を精度よく行えるようにする。
【解決手段】 チャンバ１内の真空引きを行いながら、ヒータ６にて蒸着源７を加熱し、半導体ウェハＷの成膜処理を蒸着にて行うとともに、スパッタガスＧ１および反応ガスＧ２をチャンバ１内にそれぞれ供給し、ターゲット２に高周波電圧を印加することにより、チャンバ１内にプラズマＰＺを発生させ、半導体ウェハＷの成膜処理を蒸着にて行いながら、半導体ウェハＷの成膜処理をスパッタにて行うことにより、半導体ウェハＷ上に多元系膜を成膜する。 （もっと読む）

【課題】 成膜時の温度上昇を抑制しつつ、多元系膜の組成制御を精度よく行えるようにする。
【解決手段】 ターゲット２、静電チャック４および坩堝５を移動させることにより、ターゲット２、半導体ウェハＷおよび蒸着源７の位置関係を調整した後、チャンバ１内の真空引きを行いながら、ヒータ６にて蒸着源７を加熱し、半導体ウェハＷの成膜処理を蒸着にて行うとともに、スパッタガスＧ１および反応ガスＧ２をチャンバ１内にそれぞれ供給し、ターゲット２に高周波電圧を印加することにより、チャンバ１内にプラズマＰＺを発生させ、半導体ウェハＷの成膜処理を蒸着にて行いながら、半導体ウェハＷの成膜処理をスパッタにて行うことにより、半導体ウェハＷ上に多元系膜を成膜する。 （もっと読む）

【課題】 凹部の最下層の底部のみを選択的に削り取りつつ凹部内の表面を含む被処理体の表面全域に金属膜を形成することができ、しかも凹部の幅に依存することなく同じ深さだけ底部を削り取って同じ深さの削り込み凹部を形成することができる金属膜の成膜方法を提供する。
【解決手段】 不活性ガスをプラズマ化することにより形成されたプラズマにより真空引き可能になされた処理容器３４内で金属ターゲット７８をイオン化させて金属イオンを含む金属粒子を発生させ、金属粒子を処理容器内の載置台４４上に載置した被処理体Ｗにバイアス電力により引き込んで表面に凹部５が形成されている被処理体の表面に金属膜１０ｂを形成する成膜方法において、凹部の最下層の底部を削って削り込み凹部１２を形成しつつ凹部内の表面を含む被処理体の表面の全体に前記金属膜を形成する。 （もっと読む）

【課題】配線と配線を接続する接続部のバリア膜の構造を最適化し、エレクトロマイグレーション特性を向上させる。
【解決手段】半導体基板上の第１層配線Ｍ１上に形成された層間絶縁膜ＴＨ２中に配線溝ＨＭ２およびコンタクトホールＣ２を形成した後、これらの内部にバリア膜ＰＭ２ａを、コンタクトホールＣ２の底部の全周に渡ってコンタクトホールＣ２の底部の中央部から側壁に向かってその膜厚が増加するよう形成し、このバリア膜ＰＭ２ａ上に銅膜（ＰＭ２ｂ、ＰＭ２ｃ）を形成した後、ＣＭＰ法により研磨することにより第２層配線Ｍ２と接続部（プラグ）Ｐ２を形成する。その結果、接続部（プラグ）Ｐ２を介して第２層配線Ｍ２から第１層配線Ｍ１へ流れる電流の幾何学的な最短経路と、電気的に抵抗が最小となるバリア膜ＰＭ２ａの薄い部分が一致せず、電流経路を分散することができ、電子の集中を起こりにくくできる。 （もっと読む）

【課題】 水素によるキャパシタ誘電体膜の劣化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】 シリコン（半導体）基板１の上に下地絶縁膜１０を形成する工程と、下地絶縁膜１０の上に、下部電極１１ａ、キャパシタ誘電体膜１２ａ、及び上部電極１３ａを順に形成してなるキャパシタQを形成する工程と、キャパシタQを覆う第１層間絶縁膜１５を形成する工程と、第１層間絶縁膜１５の上に、シリコン基板１にバイアス電圧を印加しないプラズマCVD法により第１保護絶縁膜１６を形成する工程と、を有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】 塗布絶縁膜からの脱ガス反応を押さえ、塗布絶縁膜の変形やクラック等を回避して半導体装置としての信頼性向上をはかる。
【解決手段】 ヒューズ素子の側壁部もしくはそれを覆う絶縁談をテーパ形状に加工することにより、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくすることで塗布絶縁膜へ加わる熱ストレスを緩和し、塗布絶縁談からの脱ガス反応を押さえ塗布絶縁談の変形やクラック等を避ける。また、ヒューズ素子の側壁部もしくはそれを覆う絶縁膜にサイドスペーサを形成し、あるいはヒューズ素子の側壁部とさらにそれを覆う絶縁談にもサイドスペーサを形成することにより、一層、ヒューズ素子の近隣に存在する塗布絶縁膜との距離を大きくする。 （もっと読む）

【課題】絶縁膜に形成された配線溝または接続孔の内部に埋込配線形成用の導体膜を良好に埋め込む。
【解決手段】半導体基板１上の絶縁膜５ｃに形成された配線溝１０ｂ内に埋込配線１１ｂを形成する際、埋込配線１１ｂを構成する導体膜８ｂを、指向性を有し、かつ、スパッタリング粒子が散乱され難い条件を付加したスパッタリング法で被着した後、埋込配線１１ｂを構成する導体膜８ｃをメッキ法で被着する。この導体膜８ｂは、プラチナ、パラジウム、ニッケル、クロム、金または銀の少なくとも１つが添加されている銅を含む導体材料からなる。導体膜８ｂの被着膜厚が導体膜８ｃの被着膜厚と等しいか、または導体膜８ｃの被着膜厚よりも厚い。 （もっと読む）

【課題】 同一チャンバ内で基板ステージ上の処理基板に対し、ＡＬＤ法による成膜とスパッタリング法による成膜とを行い得るように成膜装置を構成する場合に、ターゲットが、ＡＬＤ法を行う際に導入する原料ガスや反応ガスによって汚染されないようにする。
【解決手段】 真空チャンバ１１内に基板ステージ１２を配置し、ターゲットを有するスパッタリング成膜手段４を、ターゲット４１ａと処理基板とを相互に対向させて設ける。真空チャンバをターゲットが存する第１空間５１と基板ステージが存する第２空間５２とに仕切る仕切り板５を設け、仕切り板に処理基板が臨む開口部５ａを形成し、開口部を覆って第１空間及び第２空間相互の隔絶を可能とする閉位置と、開口部を開放する開位置との間で移動自在な遮蔽手段６を配置する。化学的成膜法により成膜を行い得る化学的成膜手段を第２空間に設ける。 （もっと読む）

【課題】多重チャネルにて曲がり半導体線と交差するゲート信号線の提供。
【解決手段】第一および第二結合点１８４・１８６に延びる第一の線１８０を具備でき、第一および第二結合点１８４・１８６にて、第一の線１８０は他の素子１９２と電気的に結合する。第一の線１８０は、半導体材料を含む回路の層にある。別の層にある第二の線１８２は、ゲート信号を受信するように結合できる。第二の線１８２は、複数個のチャネル域にて第一の線１８０と交差し、交差域の各々において、第一の線１８０はチャネルを具備している。チャネルは、第一および第二結合点１８４・１８６の間で直列である。第二の線１８２は導電性があり、ゲート信号を全部のチャネル域に伝える。第一の線１８０は、第一および第二結合点１８４・１８６のあいだの第一の線１８０の導電性が、第二の線１８２によってチャネル域に伝えられるゲート信号によって制御されるように位置決めされる。 （もっと読む）