【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ（ＳＩＰ）スパッタリング、誘導結合プラズマ（ＩＣＰ）再スパッタリング及びコイルスパッタリングを１つのチャンバ内で組み合わせたリアクタ１５０を使う。ロングスローＳＩＰスパッタリングは、ホール被覆を促進する。ＩＣＰ再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第１のメタル層との接触抵抗を低減する。ＩＣＰコイルスパッタリングは、ＩＣＰ再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置とその製造方法を提供する。
【解決手段】層間絶縁膜１５に形成された凹部１６、１７内には、その底部および側壁部に沿ってバリアメタル層２０が形成されている。バリアメタル層２０は側壁部上に堆積された第１の部分と底部上に堆積された第２の部分とを有する。凹部１６、１７内にはバリアメタル層を介して金属配線層が形成される。バリアメタル層２０の第１の部分はＴｉ含有量が５０原子％を超えるＴｉＮ_x膜からなり、第２の部分は第１の部分よりＴｉ含有量が多いＴｉＮ_x膜またはＴｉ膜からなる。 （もっと読む）

【課題】配線材とバリアメタル層の密着性を向上させる。
【解決手段】表面に凹部が形成された層間絶縁膜と、層間絶縁膜上に形成されたＴｉ及びＮを含み、酸素（Ｏ）及び貴金属成分を除く全成分中におけるＴｉ含有量が５０ａｔ％を超える微結晶状態の第１の層３０ｂと、第１の層３０ｂ上に形成され、層間絶縁膜に形成された凹部を埋め込むＣｕ金属層７０と、を具える半導体装置。 （もっと読む）

【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。 （もっと読む）

【課題】 電気抵抗のさらなる低減化と基板表面に対する銅薄膜の密着性の確保との両方を高いレベルで達成することができ、かつスパッタリングプロセスで用いられる金属ターゲット材のコスト削減やそれを用いたスパッタリングプロセスを中心として全体的な製造プロセスのコスト低減を達成することを可能とした、銅配線基板の製造方法を提供する。
【解決手段】 本発明の銅配線基板の製造方法は、ガラスまたは石英からなる基板１の表面２に、例えばＡｒガスのような不活性ガスのプラズマ４を照射することで、その表面２に改質を施して、その基板１の表面２自体における純Ｃｕに対する密着性を向上させ、その基板１の表面２の直上に、銅薄膜３をスパッタリングによって形成することを特徴としている。 （もっと読む）

【課題】溝の側面に対する合金膜の付着性（サイドカバレッジ）を向上させることができる、半導体装置の製造方法を提供する。
【解決手段】合金膜１８は、バイアススパッタ法により形成される。そして、そのバイアススパッタ法による合金膜１８の形成時には、第２溝１１およびビアホール１２の内面に向けて飛散するスパッタ粒子のエネルギーにより、第２溝１１およびビアホール１２の底面に付着しているスパッタ粒子が弾き飛ばされ、その弾き飛ばされたスパッタ粒子が第２溝１１およびビアホール１２の側面に再付着（リスパッタ）するように、スパッタ粒子を加速するためのＲＦバイアスが設定される。 （もっと読む）

複数のパルスで陽極とターゲット間に電力を印加することによってＴａＮ層（４）を被着し、ターゲットから基板（２）へ反応的にＴａをスパッタしてＴａNシード層（４）を形成する方法から成る。Ｔａ層（５）は複数のパルスにおける電力を印加すると共に、前記基板（２）を支持するペデスタルに高い周波数信号を印加することによって前記ＴａＮシード層（４）の上に被着され、前記基板（２）に隣接した自己バイアス場を生成する金属化構造体（１）を被着する方法。
（もっと読む）

【課題】基板上にマイクロパターンを高精度にかつ容易に形成することを可能とするマイクロパターンの製造方法を得る。
【解決手段】 マイクロパターンが上面６ａに形成される基板６と、前記マイクロパターンに対して反転されたパターン形状を有するフィルム状パターニング材１Ａとを用意する工程と、前記フィルム状パターニング材１Ａを前記基板６の上面に積層する工程と、前記フィルム状パターニング材１Ａが積層された基板６の上面に被パターニング材料７を塗布する工程と、前記基板６の上面６ａから前記フィルム状パターニング材１Ａを除去して、前記フィルム状パターニング材１Ａと反転されたマイクロパターンとなるように前記被パターニング材料７をパターニングし、それによって、被パターニング材料７からなるマイクロパターン７Ａを形成する工程とを備える。 （もっと読む）

【課題】インダクタのＱ値を向上させ、かつ、半導体装置の小型化の要求に応えることができる半導体装置を提供すること。
【解決手段】半導体装置１は、インダクタ１４１を含む配線を有し、絶縁層２１に形成された配線溝に前記インダクタ１４１を含む配線が埋設された銅配線層１４と、インダクタを含まず、他の絶縁層１５，１７，１９に形成された配線溝に埋設された銅配線層１１〜１３とが積層されている。
インダクタ１４１の平均グレインサイズが、インダクタを含まない銅配線層１１〜１３の配線の平均グレインサイズよりも大きい。 （もっと読む）

【課題】層間絶縁膜の損傷を抑えながらタンタルを主成分とするバリア膜をスパッタによって成膜する半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１１３上に、キセノンガスを用いたスパッタリングで、タンタルまたは窒化タンタルを主成分とするバリア膜１１６を形成するスパッタ成膜工程を備える。スパッタ成膜工程は、層間絶縁膜１１３の上に、基板にＲＦバイアスを印加して行うキセノンガスを用いるスパッタリングにより、窒化タンタルを主成分とするバリア膜１１６Ａを形成する工程と、ＲＦバイアスを印加せずに行うキセノンガスを用いるスパッタリングにより、バリア膜１１６Ａの上に、タンタルを主成分とするバリア膜１１６Ｂを形成する工程とを備えてもよい。バリア膜１１６はＲＦバイアスを連続的に変化させて、層間絶縁膜１１３側をＲＦバイアスを印加して、配線層１１７側をＲＦバイアスを印加せずに形成することもできる。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】半導体基板１０１と、前記半導体基板の上方に設けられた、誘電体膜１１６を下部電極１１５と上部電極１１７とで挟んでなるキャパシタと、を備え、前記下部電極は、貴金属膜１１５ａと、前記貴金属膜上に島状に複数形成された導電性酸化物膜１１５ｂと、を有する。 （もっと読む）

【課題】コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。 （もっと読む）

【課題】バリア層とシード層の境界に生じる隙間を低減して２層間の密着性を向上させ、貫通電極部分の信頼性に優れた貫通配線基板を提供する。
【解決手段】本発明に係る貫通配線基板１０は、半導体基板１１と、該半導体基板の一方の面側に配された電極部１４と、前記半導体基板の他方の面側から一方の面側に至って配され、前記電極部の一部を露呈する貫通孔１６と、前記貫通孔の内側面にシード層１８を介して配された電解メッキ層１９と、を少なくとも備えた貫通配線基板であって、前記シード層は、第一金属層１８ａと、該第一金属層に重ねて配された第二金属層１８ｂとから構成され、前記第一金属層は、柱状形状をなす被膜であり、該柱状形状が、前記貫通孔の開口側に向かって指向性を有することを特徴とする。 （もっと読む）

【課題】集積回路のためのアルミニウム相互接続部メタライゼーションを、所望によりアルゴンが追加されてもよい純粋な酸素雰囲気中で制御可能に酸化させる。
【解決手段】ウエハ３２をアルミニウムスパッタリング中に生じる３００℃を超える温度からアルミめっきを施したウエハをプラスチックカセット３４に装填させることを可能にする１００℃未満まで冷却させるので有利に行われる。酸化は高真空搬送チャンバ６２と低真空搬送チャンバ４０の間の通過チャンバ５６、８０内で制御可能に行うことができる。酸素分圧は有利には０.０１〜１トール、好ましくは０.１〜０.５トールである。１トールを超える全圧にアルゴンを添加すると、ウエハが水冷却ペデスタル上に載置された場合にウエハ冷却が促進される。スパッタチャンバへの酸素逆流を防止するために冷却チャンバは冷却中に真空ポンプで排気されず最初にアルゴンが次に酸素が冷却チャンバにパルスされる。 （もっと読む）

【課題】メチル基を含有する層間絶縁膜を有する多層配線構造を備え、信頼性が向上された半導体装置の製造方法を提供する。
【解決手段】低誘電率絶縁膜３を形成し、低誘電率絶縁膜３に、配線層２に達する開口孔４を形成し、水素またはアンモニアを含むガスを用いたプラズマ処理を行い、フルオロカーボンを含むガスを用いたプラズマ処理を行って、コンタクト不良やボイドの発生を抑制するようにした。これにより、抵抗の上昇や断線などを防止して、信頼性が大きく向上された半導体装置の製造方法を提供することができる。 （もっと読む）

【課題】バリアメタルが薄い場合でもＡｌ配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板１１上にＳｉＯ_２層間膜１３（酸化膜）を形成する。次に、ＳｉＯ_２層間膜１３上にＴｉ膜１８を形成する。次に、Ｔｉ膜１８上にＴｉＮ膜３２を形成する。次に、ＴｉＮ膜３２上にＡｌ配線３３を形成する。ここで、Ｔｉ膜１８を形成する工程において、圧力が０．３Ｐａ以下の雰囲気中で物理気相成長法を用いる。これにより、Ｔｉ膜１８とＳｉＯ_２層間膜１３との間にＴｉＯ_２膜３１が形成される。 （もっと読む）

【課題】 周辺表面を殆ど汚染又は乱さずに、スパッタリングされたキャリア／バリヤ層を堆積させて所望の形状に刻設する方法を提供する。
【解決手段】 堆積層のイオンの衝突により浸食・汚染されないように、刻設された層の適用された表面が保護される、イオン堆積スパッタリング法を用いて刻設された材料層を半導体の特徴表面に適用する方法であり、刻設された層の第１の部分を、その層の適用される表面が浸食又は汚染されない程度に基板バイアスを十分低くして適用するステップと、刻設された層の次の部分を、さらなる層材料を堆積させながら、第１の部分からの形状を刻設可能な程度に基板バイアスを十分高くして適用するステップとを含む。この方法は、半導体の特徴表面上にバリヤ層、ウェッティング層及び導電層等を刻設するのに特に適しており、導電層が銅である場合は特に有益である。 （もっと読む）

【課題】１個の処理容器内でスパッタによって厚さ方向に濃度勾配を有するように添加金属を含んだ合金層を被処理体上に容易に形成することができる技術を提供すること。
【解決手段】添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲット粒子により第１の合金膜を被処理体に成膜する第１の成膜工程と、処理容器内の圧力及び前記電力の少なくとも一つを異ならせてプラズマを発生させ、スパッタされた前記金属ターゲットの粒子により、添加金属の濃度が第１の合金膜の添加金属の濃度とは異なる第２の合金膜を第１の合金膜に積層する第２の成膜工程と、を含むようにスパッタ成膜を行い、主金属に対する添加金属の濃度が厚さ方向に異なる膜を成膜することができる。 （もっと読む）

【課題】新規な特徴を有する半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５の所定の深さに不純物をイオン注入することにより、第１絶縁膜２５に不純物層２２を形成する工程と、不純物層２２を形成した後、第１絶縁膜をアニールすることにより、不純物層２２をバリア絶縁膜２３に改質する工程とを有する半導体装置の製造方法による。 （もっと読む）