半導体装置及びその製造方法
【課題】コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化に好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＭＯＳ電界効果トランジスタのソース、ドレイン及びゲートの表面にシリサイド膜が形成されている。これは、これらに接続されるプラグとの間のコンタクト抵抗を低減するためである。シリサイド膜の材料としては、ニッケルモノシリサイド（ＮｉＳｉ）等が用いられている。また、プラグは、タングステン（Ｗ）膜及びバリアメタル膜とから構成されている。バリアメタル膜としては、チタン（Ｔｉ）窒化膜等が用いられている。バリアメタル膜は、タングステン膜と周囲との間の反応を抑制すると共に、タングステン膜とシリサイド膜との間の密着性を確保している。
【０００３】
しかしながら、近年では、半導体装置の微細化に伴ってコンタクトホールの径が小さくなっており、シリサイド膜を設けてもコンタクト抵抗を十分に低減することができなくなってきている。
【０００４】
【特許文献１】特開２００２−２１７１２９号公報
【特許文献２】特開２００５−２６８４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明に係る半導体装置の製造方法では、半導体基板上に絶縁膜を形成し、その後、前記絶縁膜に開口部を形成する。次に、前記開口部内に、バリアメタル膜を成膜する。次に、前記バリアメタル膜上に金属膜を成膜する。次に、前記金属膜上にタングステン膜を成膜する。
【０００８】
本発明に係る半導体装置では、半導体基板上に絶縁膜が形成され、この絶縁膜に開口部が形成されている。また、少なくとも前記開口部内にバリアメタル膜が形成され、前記バリアメタル膜上にタングステンを含む導電膜が形成されている。そして、前記導電膜には、前記バリアメタル膜と接する金属又は金属化合物領域と、前記金属又は金属化合物領域上に形成されたタングステン領域と、が含まれている。
【発明の効果】
【０００９】
本発明によれば、バリアメタル膜とタングステン膜（タングステン領域）との間に金属膜（金属又は金属化合物領域）が形成されるため、金属膜（金属又は金属化合物領域）の作用によりタングステン膜（タングステン領域）とその下の導電領域（不純物拡散領域又は配線等）との間のコンタクト抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、半導体装置の構造については、その製造方法と共に説明する。図１Ａ乃至図１Ｓは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図２は、半導体装置の製造方法の一部の処理を示すフローチャートである。
【００１１】
本実施形態では、先ず、図１Ａに示すように、ｐ型シリコン（Ｓｉ）基板１上に、シャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）法により素子分離絶縁膜２を形成する。素子分離絶縁膜２により、ｎチャネルＭＯＳトランジスタが形成される素子領域１ａが画定される。
【００１２】
次いで、図１Ｂに示すように、シリコン基板１上に、素子領域１ａ及び素子分離絶縁膜２を覆い、ＳｉＯ2等からなるシリコン酸化膜３を形成する。シリコン酸化膜３の形成に当たっては、例えば、ジクロロエチレン又はトリクロロエチレンを含有するウェット熱酸化法を採用する。このとき、例えば、シリコン基板１の温度を７５０℃〜９００℃とし、チャンバ内にＯ2ガスを１００００ｓｃｃｍの流量で供給し、Ｈ2ガスを１０００ｓｃｃｍの流量で供給する。シリコン酸化膜３の厚さは、１ｎｍ〜３ｎｍ程度とする。なお、シリコン酸化膜３に代えて、ＳｉＯＮ等からなるシリコン酸窒化膜を形成してもよい。
【００１３】
その後、図１Ｃに示すように、シリコン酸化膜３上に、多結晶シリコン膜４を形成する。多結晶シリコン膜４の形成に当たっては、例えば、ＳｉＨ4の熱分解反応を利用する。このとき、例えば、シリコン基板１の温度を６００℃とし、チャンバ内にＳｉＨ4ガスを１００ｓｃｃｍの流量で供給し、チャンバ内の圧力を３０Ｐａとする。多結晶シリコン膜４の厚さは、１００ｎｍ程度とする。
【００１４】
続いて、図１Ｄに示すように、フォトリソグラフィ技術を用いて多結晶シリコン膜４及びシリコン酸化膜３をパターニングすることにより、ゲート電極６及びゲート絶縁膜５を形成する。ゲート電極６のゲート長は、例えば３５ｎｍとする。
【００１５】
次いで、所定の素子領域１ａのみを露出させるレジスト膜を形成し、これとゲート電極６をマスクとして、ｎ型不純物のイオン注入を行うことにより、図１Ｅに示すように、低濃度不純物拡散領域７をゲート電極６の両脇に形成する。ｎ型不純物としては、例えばリン（Ｐ）イオン又は砒素（Ａｓ）イオンを用いる。また、イオン注入の際には、例えば、加速電圧を１ｋｅＶ〜５ｋｅＶとし、ドーズ量を５×１０14ｃｍ-2〜９×１０14ｃｍ-2とする。また、低濃度不純物拡散領域７における接合深さは、２０ｎｍ以下とすることが好ましい。
【００１６】
その後、熱化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により、全面にシリコン酸化膜を形成し、これをエッチバックすることにより、図１Ｆに示すように、ゲート電極６の両側壁面に側壁絶縁膜８を形成する。シリコン酸化膜の形成に当たっては、例えば、シリコン基板１の温度を５３０℃とし、チャンバ内にビス・ターシャル・ブチル・アミノ・シラン（ＢＴＢＡＳ：Bis tertial butyl amino silane）ガスを６０ｓｃｃｍの流量で共有し、Ｏ2ガスを２４０ｓｃｃｍの流量で供給し、チャンバ内の圧力を２０Ｐａとする。また、このシリコン酸化膜の厚さは、９０ｎｍ程度とする。
【００１７】
続いて、所定の素子領域１ａのみを露出させるレジスト膜を形成し、これとゲート電極６及び側壁絶縁膜８をマスクとして、ｎ型不純物のイオン注入を行うことにより、図１Ｇに示すように、高濃度不純物拡散領域９をゲート電極６の両脇に形成する。ｎ型不純物としては、例えばリン（Ｐ）イオン又は砒素（Ａｓ）イオンを用いる。また、リンイオンの注入の際には、例えば、加速電圧を６ｋｅＶ〜１５ｋｅＶとし、ドーズ量を５×１０13ｃｍ-2〜５×１０16ｃｍ-2とする。一方、砒素イオンの注入の際には、例えば、加速電圧を３５ｋｅＶ〜４０ｋｅＶとし、ドーズ量を５×１０13ｃｍ-2〜５×１０16ｃｍ-2とする。一組の低濃度不純物拡散領域７及び高濃度不純物拡散領域９からソース領域が構成され、もう一組の組み合わせからドレイン領域が構成される。また、側壁絶縁膜８の下方に残った低濃度不純物拡散領域７はエクステンション領域として機能する。
【００１８】
次いで、図１Ｈに示すように、素子分離絶縁膜２、ゲート電極６、側壁絶縁膜８及び高濃度不純物拡散領域９を覆うニッケル（Ｎｉ）膜１１を、例えばスパッタリング法により形成する。ニッケル膜１１の厚さは、１０ｎｍ〜５０ｎｍ程度とする。その後、ニッケル膜１１上に、チタン（Ｔｉ）窒化膜１２を、例えば反応性スパッタリング法により形成する。チタン窒化膜１２の厚さは、５ｎｍ〜２０ｎｍ程度とする。チタン窒化膜１２は、ニッケル膜１１の自然酸化を防止する保護膜として機能する。
【００１９】
続いて、Ａｒガス等の不活性ガスの雰囲気中、０．３Ｐａ〜１０Ｐａの圧力下、２２０℃〜２７０℃の温度で１２０秒間〜３００秒間、好ましくは２４０℃の温度で１２０秒間〜１８０秒間の熱処理を行う。この結果、図１Ｉに示すように、ニッケル膜１１が高濃度不純物拡散領域９及びゲート電極６の表面と反応し、ソース領域の表面にシリサイド膜１３ｓが形成され、ドレイン領域の表面にシリサイド膜１３ｄが形成され、ゲート電極６の表面にシリサイド膜１３ｇが形成される。これらのシリサイド膜１３ｓ、１３ｄ及び１３ｇの主成分は、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）である。また、シリサイド膜１３ｓ、１３ｄ及び１３ｇの厚さは、１２ｎｍ〜２０ｎｍ程度となる。
【００２０】
次いで、図１Ｊに示すように、未反応のニッケル膜１１及びチタン窒化膜１２をウェットエッチングにより除去する。エッチャントとしては、例えば、硫酸及び過酸化水素水からなる硫酸過水（ＳＰＭ：Sulfuric acid/hydrogen peroxide mixture）を用いる。
【００２１】
次いで、Ａｒガス等の不活性ガスの雰囲気中、０．３Ｐａ〜１０Ｐａの圧力下、３００℃〜４００℃の温度で３０秒〜６０秒間の熱処理を行う。この結果、図１Ｋに示すように、シリサイド膜１３ｓ、１３ｄ及び１３ｇが、ニッケルモノシリサイド（ＮｉＳｉ）を主成分とするシリサイド膜１４ｓ、１４ｄ及び１４ｇに変化する。
【００２２】
その後、図１Ｌに示すように、素子分離絶縁膜２、側壁絶縁膜８並びにシリサイド膜１４ｓ、１４ｄ及び１４ｇを覆うシリコン窒化膜１５を、例えばプラズマＣＶＤ法により形成する。シリコン窒化膜１５の形成に当たっては、例えば、シリコン基板１の温度を４００℃とし、チャンバ内にＳｉＨ4ガスを１５５ｓｃｃｍの流量で供給し、ＮＨ3ガスを９４０ｓｃｃｍの流量で供給し、チャンバ内の圧力を４００Ｐａとする。また、印加パワーを１００Ｗとする。
【００２３】
続いて、図１Ｍに示すように、シリコン窒化膜１５を覆う層間絶縁膜２１を、例えば高密度プラズマＣＶＤ法により形成する。層間絶縁膜２１としては、例えばシリコン酸化膜を形成する。この場合、例えば、チャンバ内にＳｉＨ4ガスを１００ｓｃｃｍの流量で供給し、Ｏ2ガスを２３０ｓｃｃｍの流量で供給し、チャンバ内の圧力を０．３Ｐａとする。
【００２４】
次いで、図１Ｎに示すように、層間絶縁膜２１及びシリコン窒化膜１５に、例えばマグネトロン反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法によりシリサイド膜１４ｓ、１４ｄ及び１４ｇに到達するコンタクトホール２２を形成する（ステップＳ１）。コンタクトホール２２の径は７０ｎｍ〜１２０ｎｍ程度とする。
【００２５】
その後、図１Ｏに示すように、コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する（ステップＳ２）。バリアメタル膜２３の形成に当たっては、例えば、自己イオン化プラズマ（ＳＩＰ：Self-Ionized Plasma）スパッタリング法又はプラズマＣＶＤ法によりチタン膜を形成し、その上に有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法又は自己イオン化プラズマスパッタリング法によりチタン窒化膜を形成する。この場合、各膜の作用を厳密に分離することはできないが、主にチタン膜がコンタクトメタル膜として機能し、主にチタン窒化膜が密着膜及びバリアメタル膜として機能する。
【００２６】
ＳＩＰスパッタリング法によりチタン膜を形成する場合、例えば、ＤＣパワーを１８ｋＷとし、バイアスパワーを３００Ｗとし、チャンバ内にＡｒガスを２０ｓｃｃｍの流量で供給し、チャンバ内の圧力を１×１０-6Ｐａとする。また、プラズマＣＶＤ法によりチタン膜を形成する場合、例えば、シリコン基板１の温度を３５０℃〜７００℃とし、チャンバ内に四塩化チタン（ＴｉＣｌ4）ガス及び希釈ガス（Ａｒ又はＨｅ）を供給し、還元ガスとして水素（Ｈ2）ガスを供給し、チャンバ内の圧力を６５０Ｐａとする。また、四塩化チタンガスと希釈ガスとの流量比は、１：２５０程度とする。なお、シリサイド膜１４ｓ、１４ｄ及び１４ｇの耐熱性を考慮すると、シリコン基板１の温度は６５０℃以下とすることが好ましい。
【００２７】
ＭＯＣＶＤ法によりチタン窒化膜を形成する場合、例えば、テトラキス・ディメチラミノ・チタニウム（Ｔｉ（ＮＭｅ2）4［ＴＤＭＡＴ：Tetrakis-Dimethylamino-Titanium］）を原料として用いる。そして、例えば、シリコン基板１の温度を３００℃〜４００℃とし、チャンバ内にＮ2ガスを５００ｓｃｃｍ〜１５００ｓｃｃｍの流量で供給し、ＴＤＭＡＴ原料を２００ｓｃｃｍの流量のヘリウムガス（バブリングガス）を用いてチャンバ内に供給し、チャンバ内の圧力を６００Ｐａ〜７００Ｐａとする。また、ＳＩＰスパッタリング法によりチタン窒化膜を形成する場合、例えば、ＤＣパワーを１８ｋＷとし、バイアスパワーを１００Ｗとし、チャンバ内にＡｒガスを１０ｓｃｃｍの流量で供給し、Ｎ2ガスを７５ｓｃｃｍの流量で供給し、チャンバ内の圧力を１×１０-6Ｐａとする。
【００２８】
バリアメタル膜２３の形成後には、図１Ｐに示すように、バリアメタル膜２３を覆うニッケル膜２４を、例えばスパッタリング法により形成する（ステップＳ３）。ニッケル膜２４の形成に当たっては、例えば、ＤＣパワーを４００Ｗ〜１０００Ｗとし、チャンバ内の圧力を１０-8Ｐａとする。ニッケル膜２４の厚さは、２ｎｍ〜１０ｎｍ程度、好ましくは２ｎｍとする。なお、ニッケル膜２４に代えて、コバルト（Ｃｏ）膜を形成してもよい。Ｃｏ膜は、例えば、スパッタリング法により、ＤＣパワーを２００Ｗ〜５００Ｗとし、チャンバ内の圧力を１０-7Ｐａとして形成することができる。
【００２９】
次いで、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を、例えば熱ＣＶＤ法により形成する（ステップＳ４）。タングステン膜２５は、例えば２段階に分けて形成する。第１段階では、チャンバ内へのＳｉＨ4ガスの供給（流量：９０ｓｃｃｍ）とＷＦ6ガスの供給（流量：３０ｓｃｃｍ）とを交互に行って、カバレッジが良好なタングステン膜を５ｎｍ〜１５ｎｍの厚さで形成する。第２段階では、チャンバ内にＷＦ６ガスを９０ｓｃｃｍの流量で供給すると共に、Ｈ2ガスを７５０ｓｃｃｍの流量で供給して、成膜速度が速いタングステン膜を形成する。なお、ニッケル膜２４の表層部又は全体が、タングステン膜２５の形成時に用いられるシランによってシリサイド化することもある。このような場合には、厳密にはニッケル膜２４の表層部又は全体がニッケル化合物領域となるが、本発明の効果に悪影響を及ぼすことはなく、以下の説明では、ニッケル化合物領域も含めてニッケル膜２４という。
【００３０】
その後、図１Ｒに示すように、化学機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。つまり、バリアメタル膜２３、ニッケル膜２４及びタングステン膜２５のうちでコンタクトホール２２からはみ出している部分を除去する。本実施形態では、コンタクトホール２２内に残ったバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５からコンタクトプラグ２６が構成される。また、ニッケル膜２４及びタングステン膜２５からバリアメタル膜２３とは別の導電膜が構成される。
【００３１】
続いて、図１Ｓに示すように、層間絶縁膜２１上に層間絶縁膜３１を形成し、この層間絶縁膜３１をパターニングすることにより、コンタクトプラグ２６を露出する配線溝３２を形成する。次いで、配線溝３２内及び層間絶縁膜３１上に、タンタル（Ｔａ）等からなるバリアメタル膜３３及び銅膜３４を形成し、層間絶縁膜３１が露出するまでこれらの研磨を行う。このようにして、ダマシン法により配線が形成される。
【００３２】
その後、同じく図１Ｓに示すように、層間絶縁膜３１上に層間絶縁膜４１を形成し、この層間絶縁膜４１をパターニングすることにより、配線溝３２内の配線の一部を露出するコンタクトホール４２を形成する。続いて、コンタクトホール４２内及び層間絶縁膜４１上に、タンタル（Ｔａ）等からなるバリアメタル膜４３及び銅膜４４を形成し、層間絶縁膜４１が露出するまでこれらの研磨を行う。このようにして、ダマシン法によりコンタクトプラグが形成される。
【００３３】
次いで、同じく図１Ｓに示すように、層間絶縁膜４１上に、コンタクトホール４２内のコンタクトプラグに接続されるアルミニウム配線５１を形成する。このようにして、シリサイド膜１４ｓ、１４ｄ及び１４ｇがコンタクトプラグ２６等を介してアルミニウム配線５１に接続される。
【００３４】
その後、必要に応じた配線の形成及びパッシベーション膜の形成等を行い、半導体装置を完成させる。
【００３５】
このような本実施形態では、微細化の要求が高いコンタクトプラグ２６の形成に当たり、バリアメタル膜２３とタングステン膜２５との間にニッケル膜２４を形成している。このため、後述の実験結果からも明らかなように、コンタクト抵抗を低減することができる。つまり、コンタクトホール２２を小さなものとしても、コンタクトプラグ２６とソース領域及びドレイン領域との間のコンタクト抵抗の上昇を抑制することができる。
【００３６】
なお、タングステン膜２５の形成の際に、シラン（ＳｉＨ4）ガスに代えてジボラン（Ｂ2Ｈ6）ガスを用いてもよい。また、各半導体の導電型は上記のものに限定されない。つまり、ｎチャネルＭＯＳトランジスタだけでなく、ｐチャネルＭＯＳトランジスタに本発明を適用することも可能である。また、バリアメタル膜２３として、チタン窒化膜のみを形成してもよい。また、チタン窒化膜に代えてタンタル窒化膜を形成してもよい。また、バリアメタル膜２３及びニッケル膜２４の形成の際に、物理気相成長（ＰＶＤ：Physical Vapor Deposition）法を採用してもよい。
【００３７】
また、本発明が適用可能なプラグは半導体基板に接するコンタクトプラグだけではなく、配線間の導通を確保するプラグに本発明を適用することも可能である。例えば、図３Ａに示すように、層間絶縁膜６１の表面に配線６２が形成されており、その上層配線との接続に本発明を適用することも可能である。この場合には、先ず、図３Ｂに示すように、層間絶縁膜６１及び配線６２を覆う層間絶縁膜６３を形成し、層間絶縁膜６３に、配線６２の一部を露出するコンタクトホール６４を形成する。次いで、図３Ｃに示すように、バリアメタル膜６５、ニッケル膜６６及びタングステン膜６７からなるコンタクトプラグ６８をコンタクトホール６４内に形成する。コンタクトプラグ６８の形成は、コンタクトプラグ２６の形成と同様にして行う。そして、図３Ｄに示すように、層間絶縁膜６３上に、コンタクトプラグ６８に接続される配線６９を形成する。
【００３８】
次に、本願発明者が実際に行った実験の結果について説明する。
【００３９】
（第１の実験）
第１の実験では、２種類の試料を作製した。一方の試料（参考試料）では、基板上に下地膜としてチタン窒化膜を形成し、その上にタングステン膜を形成した。他方の試料では、参考試料と同様にしてチタン窒化膜を形成した後、その上に厚さが２ｎｍのニッケル膜を形成した。次いで、ニッケル膜の上に、参考試料と同様の条件でタングステン膜を形成した。そして、各試料について、タングステン膜の形成時間と比抵抗及び厚さの関係を測定した。図４Ａ及び図４Ｂにこれらの結果を示す。図４Ａは、タングステン膜の形成時間とタングステン膜比抵抗との関係を示すグラフであり、図４Ｂは、タングステン膜の形成時間とタングステン膜の厚さとの関係を示すグラフである。図４Ａ及び図４Ｂにおいて、●がニッケル膜を含む試料の結果を示し、▲がニッケル膜を含まない参考試料の結果を示す。
【００４０】
図４Ａに示すように、ニッケル膜を含む試料においてタングステン膜自体の比抵抗が大きく低下した。また、図４Ｂに示すように、ニッケル膜の有無に拘わらず、タングステン膜の厚さに大きな相違は生じなかった。これらの結果から、ニッケル膜を設けることにより、タングステン膜の形成速度が低下することなく、タングステン膜自体の比抵抗が低下するといえる。
【００４１】
（第２の実験）
第２の実験では、上記の実施形態に倣ってｎチャネルＭＯＳトランジスタの試料を作製した。また、参考試料として、ニッケル膜２４の形成を省略したｎチャネルＭＯＳトランジスタの試料も作製した。ニッケル膜２４の有無を除き、２つの試料間の条件は同一とした。そして、各試料のケルビンコンタクト抵抗を測定した。この結果を図５に示す。図５においても、●がニッケル膜を含む試料の結果を示し、▲がニッケル膜を含まない参考試料の結果を示す。
【００４２】
図５に示すように、ニッケル膜を含む試料においてコンタクト抵抗が低下した。また、コンタクト抵抗のばらつきが小さくなり、コンタクト抵抗がより安定したものとなった。
【００４３】
第１及び第２の実験からも、ニッケル膜がバリアメタル膜（チタン窒化膜）とタングステン膜との間に存在すると、コンタクト抵抗が低下することが明らかである。
【００４４】
なお、特許文献１には、ＳｉＣ基板上にＮｉの加熱反応母材を形成し、これをＳｉＣ基板と反応させて加熱反応層を形成することが記載されている。未反応の加熱反応母材を残したまま、Ｗのプラグ材を形成することも記載されている。この技術では、未反応の加熱反応母材とプラグ材とが直接接することもあり得るが、特許文献１には、バリアメタル膜に関する記載がない。Ｗプラグを形成する際にはバリアメタル膜は必須であるため、特許文献１に記載の技術においてバリアメタル膜を行うことも考えられるが、この場合には、必然的にバリアメタル膜は未反応の加熱反応母材とプラグ材との間に位置することとなる。このような構成では、バリアメタル膜とプラグ材とが直接接することとなるため、本願発明のようにコンタクト抵抗を低下させることはできない。
【００４５】
また、特許文献２には、シリコンカーバイド基板とアルミニウム電極との間のオーミックコンタクトを得るために、アルミニウム電極を形成する前にニッケル膜を形成することが記載されているが、バリアメタル膜、ニッケル膜及びタングステン膜の関係に関する記載はない。
【００４６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４７】
（付記１）
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に、バリアメタル膜を成膜する第１の成膜工程と、
前記バリアメタル膜上に金属膜を成膜する第２の成膜工程と、
前記金属膜上にタングステン膜を成膜する第３の成膜工程と、
を有することを特徴とする半導体装置の製造方法。
【００４８】
（付記２）
前記金属膜として、ニッケル膜又はコバルト膜を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００４９】
（付記３）
前記バリアメタル膜として、チタン又はタンタルを含む窒化膜を形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５０】
（付記４）
前記第３の成膜工程において、化学気相成長法を採用することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００５１】
（付記５）
前記絶縁膜として、シリコン酸化膜又はシリコン酸窒化膜を形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００５２】
（付記６）
前記第１及び第２の成膜工程において、化学気相成長法又は物理気相成長法を採用することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００５３】
（付記７）
前記バリアメタル膜、金属膜及びタングステン膜のうちで、前記開口部からはみ出している部分を除去する工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００５４】
（付記８）
前記金属膜の厚さを２ｎｍ乃至１０ｎｍとすることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【００５５】
（付記９）
前記金属膜として、比抵抗が２０μΩ・ｃｍ乃至５０μΩ・ｃｍの膜を形成することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【００５６】
（付記１０）
前記バリアメタル膜を成膜する工程は、
チタン膜を形成する工程と、
前記チタン膜上にチタン窒化膜を形成する工程と、
を有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
【００５７】
（付記１１）
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された開口部と、
少なくとも前記開口部内に形成されたバリアメタル膜と、
前記バリアメタル膜上に形成されたタングステンを含む導電膜と、
を有し、
前記導電膜は、
前記バリアメタル膜と接する金属又は金属化合物領域と、
前記金属又は金属化合物領域上に形成されたタングステン領域と、
を有することを特徴とする半導体装置。
【００５８】
（付記１２）
前記金属又は金属化合物領域が、ニッケル又はコバルトを含むことを特徴とする付記１１に記載の半導体装置。
【００５９】
（付記１３）
前記バリアメタル膜が、チタン又はタンタルを含む窒化膜であることを特徴とする付記１１又は１２に記載の半導体装置。
【００６０】
（付記１４）
前記絶縁膜が、シリコン酸化膜又はシリコン酸窒化膜であることを特徴とする付記１１乃至１３のいずれか１項に記載の半導体装置。
【００６１】
（付記１５）
前記金属又は金属化合物領域の厚さが、２ｎｍ乃至１０ｎｍであることを特徴とする付記１１乃至１４のいずれか１項に記載の半導体装置。
【００６２】
（付記１６）
前記金属又は金属化合物領域の比抵抗が、２０μΩ・ｃｍ乃至５０μΩ・ｃｍであることを特徴とする付記１１乃至１５のいずれか１項に記載の半導体装置。
【００６３】
（付記１７）
前記バリアメタル膜が、
チタン膜と、
前記チタン膜上に形成されたチタン窒化膜と、
を有することを特徴とする付記１１乃至１６のいずれか１項に記載の半導体装置。
【図面の簡単な説明】
【００６４】
【図１Ａ】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１Ｂ】図１Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｃ】図１Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｄ】図１Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｅ】図１Ｄに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｆ】図１Ｅに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｇ】図１Ｆに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｈ】図１Ｇに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｉ】図１Ｈに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｊ】図１Ｉに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｋ】図１Ｊに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｌ】図１Ｋに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｍ】図１Ｌに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｎ】図１Ｍに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｏ】図１Ｎに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｐ】図１Ｏに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｑ】図１Ｐに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｒ】図１Ｑに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｓ】図１Ｒに引き続き、半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の一部の処理を示すフローチャートである。
【図３Ａ】本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｃ】図３Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｄ】図３Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図４Ａ】タングステン膜の形成時間と比抵抗との関係を示すグラフである。
【図４Ｂ】タングステン膜の形成時間と厚さとの関係を示すグラフである。
【図５】コンタクト抵抗の分布を示すグラフである。
【符号の説明】
【００６５】
１：シリコン基板
１４ｓ、１４ｄ、１４ｇ：シリサイド膜
２２：コンタクトホール
２３：バリアメタル膜
２４：ニッケル膜
２５：タングステン膜
２６：コンタクトプラグ
６４：コンタクトホール
６５：バリアメタル膜
６６：ニッケル膜
６７：タングステン膜
６８：コンタクトプラグ
【技術分野】
【０００１】
本発明は、微細化に好適な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ＭＯＳ電界効果トランジスタのソース、ドレイン及びゲートの表面にシリサイド膜が形成されている。これは、これらに接続されるプラグとの間のコンタクト抵抗を低減するためである。シリサイド膜の材料としては、ニッケルモノシリサイド（ＮｉＳｉ）等が用いられている。また、プラグは、タングステン（Ｗ）膜及びバリアメタル膜とから構成されている。バリアメタル膜としては、チタン（Ｔｉ）窒化膜等が用いられている。バリアメタル膜は、タングステン膜と周囲との間の反応を抑制すると共に、タングステン膜とシリサイド膜との間の密着性を確保している。
【０００３】
しかしながら、近年では、半導体装置の微細化に伴ってコンタクトホールの径が小さくなっており、シリサイド膜を設けてもコンタクト抵抗を十分に低減することができなくなってきている。
【０００４】
【特許文献１】特開２００２−２１７１２９号公報
【特許文献２】特開２００５−２６８４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００７】
本発明に係る半導体装置の製造方法では、半導体基板上に絶縁膜を形成し、その後、前記絶縁膜に開口部を形成する。次に、前記開口部内に、バリアメタル膜を成膜する。次に、前記バリアメタル膜上に金属膜を成膜する。次に、前記金属膜上にタングステン膜を成膜する。
【０００８】
本発明に係る半導体装置では、半導体基板上に絶縁膜が形成され、この絶縁膜に開口部が形成されている。また、少なくとも前記開口部内にバリアメタル膜が形成され、前記バリアメタル膜上にタングステンを含む導電膜が形成されている。そして、前記導電膜には、前記バリアメタル膜と接する金属又は金属化合物領域と、前記金属又は金属化合物領域上に形成されたタングステン領域と、が含まれている。
【発明の効果】
【０００９】
本発明によれば、バリアメタル膜とタングステン膜（タングステン領域）との間に金属膜（金属又は金属化合物領域）が形成されるため、金属膜（金属又は金属化合物領域）の作用によりタングステン膜（タングステン領域）とその下の導電領域（不純物拡散領域又は配線等）との間のコンタクト抵抗を低減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、半導体装置の構造については、その製造方法と共に説明する。図１Ａ乃至図１Ｓは、本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。また、図２は、半導体装置の製造方法の一部の処理を示すフローチャートである。
【００１１】
本実施形態では、先ず、図１Ａに示すように、ｐ型シリコン（Ｓｉ）基板１上に、シャロートレンチアイソレーション（ＳＴＩ：Shallow Trench Isolation）法により素子分離絶縁膜２を形成する。素子分離絶縁膜２により、ｎチャネルＭＯＳトランジスタが形成される素子領域１ａが画定される。
【００１２】
次いで、図１Ｂに示すように、シリコン基板１上に、素子領域１ａ及び素子分離絶縁膜２を覆い、ＳｉＯ2等からなるシリコン酸化膜３を形成する。シリコン酸化膜３の形成に当たっては、例えば、ジクロロエチレン又はトリクロロエチレンを含有するウェット熱酸化法を採用する。このとき、例えば、シリコン基板１の温度を７５０℃〜９００℃とし、チャンバ内にＯ2ガスを１００００ｓｃｃｍの流量で供給し、Ｈ2ガスを１０００ｓｃｃｍの流量で供給する。シリコン酸化膜３の厚さは、１ｎｍ〜３ｎｍ程度とする。なお、シリコン酸化膜３に代えて、ＳｉＯＮ等からなるシリコン酸窒化膜を形成してもよい。
【００１３】
その後、図１Ｃに示すように、シリコン酸化膜３上に、多結晶シリコン膜４を形成する。多結晶シリコン膜４の形成に当たっては、例えば、ＳｉＨ4の熱分解反応を利用する。このとき、例えば、シリコン基板１の温度を６００℃とし、チャンバ内にＳｉＨ4ガスを１００ｓｃｃｍの流量で供給し、チャンバ内の圧力を３０Ｐａとする。多結晶シリコン膜４の厚さは、１００ｎｍ程度とする。
【００１４】
続いて、図１Ｄに示すように、フォトリソグラフィ技術を用いて多結晶シリコン膜４及びシリコン酸化膜３をパターニングすることにより、ゲート電極６及びゲート絶縁膜５を形成する。ゲート電極６のゲート長は、例えば３５ｎｍとする。
【００１５】
次いで、所定の素子領域１ａのみを露出させるレジスト膜を形成し、これとゲート電極６をマスクとして、ｎ型不純物のイオン注入を行うことにより、図１Ｅに示すように、低濃度不純物拡散領域７をゲート電極６の両脇に形成する。ｎ型不純物としては、例えばリン（Ｐ）イオン又は砒素（Ａｓ）イオンを用いる。また、イオン注入の際には、例えば、加速電圧を１ｋｅＶ〜５ｋｅＶとし、ドーズ量を５×１０14ｃｍ-2〜９×１０14ｃｍ-2とする。また、低濃度不純物拡散領域７における接合深さは、２０ｎｍ以下とすることが好ましい。
【００１６】
その後、熱化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により、全面にシリコン酸化膜を形成し、これをエッチバックすることにより、図１Ｆに示すように、ゲート電極６の両側壁面に側壁絶縁膜８を形成する。シリコン酸化膜の形成に当たっては、例えば、シリコン基板１の温度を５３０℃とし、チャンバ内にビス・ターシャル・ブチル・アミノ・シラン（ＢＴＢＡＳ：Bis tertial butyl amino silane）ガスを６０ｓｃｃｍの流量で共有し、Ｏ2ガスを２４０ｓｃｃｍの流量で供給し、チャンバ内の圧力を２０Ｐａとする。また、このシリコン酸化膜の厚さは、９０ｎｍ程度とする。
【００１７】
続いて、所定の素子領域１ａのみを露出させるレジスト膜を形成し、これとゲート電極６及び側壁絶縁膜８をマスクとして、ｎ型不純物のイオン注入を行うことにより、図１Ｇに示すように、高濃度不純物拡散領域９をゲート電極６の両脇に形成する。ｎ型不純物としては、例えばリン（Ｐ）イオン又は砒素（Ａｓ）イオンを用いる。また、リンイオンの注入の際には、例えば、加速電圧を６ｋｅＶ〜１５ｋｅＶとし、ドーズ量を５×１０13ｃｍ-2〜５×１０16ｃｍ-2とする。一方、砒素イオンの注入の際には、例えば、加速電圧を３５ｋｅＶ〜４０ｋｅＶとし、ドーズ量を５×１０13ｃｍ-2〜５×１０16ｃｍ-2とする。一組の低濃度不純物拡散領域７及び高濃度不純物拡散領域９からソース領域が構成され、もう一組の組み合わせからドレイン領域が構成される。また、側壁絶縁膜８の下方に残った低濃度不純物拡散領域７はエクステンション領域として機能する。
【００１８】
次いで、図１Ｈに示すように、素子分離絶縁膜２、ゲート電極６、側壁絶縁膜８及び高濃度不純物拡散領域９を覆うニッケル（Ｎｉ）膜１１を、例えばスパッタリング法により形成する。ニッケル膜１１の厚さは、１０ｎｍ〜５０ｎｍ程度とする。その後、ニッケル膜１１上に、チタン（Ｔｉ）窒化膜１２を、例えば反応性スパッタリング法により形成する。チタン窒化膜１２の厚さは、５ｎｍ〜２０ｎｍ程度とする。チタン窒化膜１２は、ニッケル膜１１の自然酸化を防止する保護膜として機能する。
【００１９】
続いて、Ａｒガス等の不活性ガスの雰囲気中、０．３Ｐａ〜１０Ｐａの圧力下、２２０℃〜２７０℃の温度で１２０秒間〜３００秒間、好ましくは２４０℃の温度で１２０秒間〜１８０秒間の熱処理を行う。この結果、図１Ｉに示すように、ニッケル膜１１が高濃度不純物拡散領域９及びゲート電極６の表面と反応し、ソース領域の表面にシリサイド膜１３ｓが形成され、ドレイン領域の表面にシリサイド膜１３ｄが形成され、ゲート電極６の表面にシリサイド膜１３ｇが形成される。これらのシリサイド膜１３ｓ、１３ｄ及び１３ｇの主成分は、ダイニッケルシリサイド（Ｎｉ2Ｓｉ）である。また、シリサイド膜１３ｓ、１３ｄ及び１３ｇの厚さは、１２ｎｍ〜２０ｎｍ程度となる。
【００２０】
次いで、図１Ｊに示すように、未反応のニッケル膜１１及びチタン窒化膜１２をウェットエッチングにより除去する。エッチャントとしては、例えば、硫酸及び過酸化水素水からなる硫酸過水（ＳＰＭ：Sulfuric acid/hydrogen peroxide mixture）を用いる。
【００２１】
次いで、Ａｒガス等の不活性ガスの雰囲気中、０．３Ｐａ〜１０Ｐａの圧力下、３００℃〜４００℃の温度で３０秒〜６０秒間の熱処理を行う。この結果、図１Ｋに示すように、シリサイド膜１３ｓ、１３ｄ及び１３ｇが、ニッケルモノシリサイド（ＮｉＳｉ）を主成分とするシリサイド膜１４ｓ、１４ｄ及び１４ｇに変化する。
【００２２】
その後、図１Ｌに示すように、素子分離絶縁膜２、側壁絶縁膜８並びにシリサイド膜１４ｓ、１４ｄ及び１４ｇを覆うシリコン窒化膜１５を、例えばプラズマＣＶＤ法により形成する。シリコン窒化膜１５の形成に当たっては、例えば、シリコン基板１の温度を４００℃とし、チャンバ内にＳｉＨ4ガスを１５５ｓｃｃｍの流量で供給し、ＮＨ3ガスを９４０ｓｃｃｍの流量で供給し、チャンバ内の圧力を４００Ｐａとする。また、印加パワーを１００Ｗとする。
【００２３】
続いて、図１Ｍに示すように、シリコン窒化膜１５を覆う層間絶縁膜２１を、例えば高密度プラズマＣＶＤ法により形成する。層間絶縁膜２１としては、例えばシリコン酸化膜を形成する。この場合、例えば、チャンバ内にＳｉＨ4ガスを１００ｓｃｃｍの流量で供給し、Ｏ2ガスを２３０ｓｃｃｍの流量で供給し、チャンバ内の圧力を０．３Ｐａとする。
【００２４】
次いで、図１Ｎに示すように、層間絶縁膜２１及びシリコン窒化膜１５に、例えばマグネトロン反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法によりシリサイド膜１４ｓ、１４ｄ及び１４ｇに到達するコンタクトホール２２を形成する（ステップＳ１）。コンタクトホール２２の径は７０ｎｍ〜１２０ｎｍ程度とする。
【００２５】
その後、図１Ｏに示すように、コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する（ステップＳ２）。バリアメタル膜２３の形成に当たっては、例えば、自己イオン化プラズマ（ＳＩＰ：Self-Ionized Plasma）スパッタリング法又はプラズマＣＶＤ法によりチタン膜を形成し、その上に有機金属化学気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法又は自己イオン化プラズマスパッタリング法によりチタン窒化膜を形成する。この場合、各膜の作用を厳密に分離することはできないが、主にチタン膜がコンタクトメタル膜として機能し、主にチタン窒化膜が密着膜及びバリアメタル膜として機能する。
【００２６】
ＳＩＰスパッタリング法によりチタン膜を形成する場合、例えば、ＤＣパワーを１８ｋＷとし、バイアスパワーを３００Ｗとし、チャンバ内にＡｒガスを２０ｓｃｃｍの流量で供給し、チャンバ内の圧力を１×１０-6Ｐａとする。また、プラズマＣＶＤ法によりチタン膜を形成する場合、例えば、シリコン基板１の温度を３５０℃〜７００℃とし、チャンバ内に四塩化チタン（ＴｉＣｌ4）ガス及び希釈ガス（Ａｒ又はＨｅ）を供給し、還元ガスとして水素（Ｈ2）ガスを供給し、チャンバ内の圧力を６５０Ｐａとする。また、四塩化チタンガスと希釈ガスとの流量比は、１：２５０程度とする。なお、シリサイド膜１４ｓ、１４ｄ及び１４ｇの耐熱性を考慮すると、シリコン基板１の温度は６５０℃以下とすることが好ましい。
【００２７】
ＭＯＣＶＤ法によりチタン窒化膜を形成する場合、例えば、テトラキス・ディメチラミノ・チタニウム（Ｔｉ（ＮＭｅ2）4［ＴＤＭＡＴ：Tetrakis-Dimethylamino-Titanium］）を原料として用いる。そして、例えば、シリコン基板１の温度を３００℃〜４００℃とし、チャンバ内にＮ2ガスを５００ｓｃｃｍ〜１５００ｓｃｃｍの流量で供給し、ＴＤＭＡＴ原料を２００ｓｃｃｍの流量のヘリウムガス（バブリングガス）を用いてチャンバ内に供給し、チャンバ内の圧力を６００Ｐａ〜７００Ｐａとする。また、ＳＩＰスパッタリング法によりチタン窒化膜を形成する場合、例えば、ＤＣパワーを１８ｋＷとし、バイアスパワーを１００Ｗとし、チャンバ内にＡｒガスを１０ｓｃｃｍの流量で供給し、Ｎ2ガスを７５ｓｃｃｍの流量で供給し、チャンバ内の圧力を１×１０-6Ｐａとする。
【００２８】
バリアメタル膜２３の形成後には、図１Ｐに示すように、バリアメタル膜２３を覆うニッケル膜２４を、例えばスパッタリング法により形成する（ステップＳ３）。ニッケル膜２４の形成に当たっては、例えば、ＤＣパワーを４００Ｗ〜１０００Ｗとし、チャンバ内の圧力を１０-8Ｐａとする。ニッケル膜２４の厚さは、２ｎｍ〜１０ｎｍ程度、好ましくは２ｎｍとする。なお、ニッケル膜２４に代えて、コバルト（Ｃｏ）膜を形成してもよい。Ｃｏ膜は、例えば、スパッタリング法により、ＤＣパワーを２００Ｗ〜５００Ｗとし、チャンバ内の圧力を１０-7Ｐａとして形成することができる。
【００２９】
次いで、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を、例えば熱ＣＶＤ法により形成する（ステップＳ４）。タングステン膜２５は、例えば２段階に分けて形成する。第１段階では、チャンバ内へのＳｉＨ4ガスの供給（流量：９０ｓｃｃｍ）とＷＦ6ガスの供給（流量：３０ｓｃｃｍ）とを交互に行って、カバレッジが良好なタングステン膜を５ｎｍ〜１５ｎｍの厚さで形成する。第２段階では、チャンバ内にＷＦ６ガスを９０ｓｃｃｍの流量で供給すると共に、Ｈ2ガスを７５０ｓｃｃｍの流量で供給して、成膜速度が速いタングステン膜を形成する。なお、ニッケル膜２４の表層部又は全体が、タングステン膜２５の形成時に用いられるシランによってシリサイド化することもある。このような場合には、厳密にはニッケル膜２４の表層部又は全体がニッケル化合物領域となるが、本発明の効果に悪影響を及ぼすことはなく、以下の説明では、ニッケル化合物領域も含めてニッケル膜２４という。
【００３０】
その後、図１Ｒに示すように、化学機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。つまり、バリアメタル膜２３、ニッケル膜２４及びタングステン膜２５のうちでコンタクトホール２２からはみ出している部分を除去する。本実施形態では、コンタクトホール２２内に残ったバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５からコンタクトプラグ２６が構成される。また、ニッケル膜２４及びタングステン膜２５からバリアメタル膜２３とは別の導電膜が構成される。
【００３１】
続いて、図１Ｓに示すように、層間絶縁膜２１上に層間絶縁膜３１を形成し、この層間絶縁膜３１をパターニングすることにより、コンタクトプラグ２６を露出する配線溝３２を形成する。次いで、配線溝３２内及び層間絶縁膜３１上に、タンタル（Ｔａ）等からなるバリアメタル膜３３及び銅膜３４を形成し、層間絶縁膜３１が露出するまでこれらの研磨を行う。このようにして、ダマシン法により配線が形成される。
【００３２】
その後、同じく図１Ｓに示すように、層間絶縁膜３１上に層間絶縁膜４１を形成し、この層間絶縁膜４１をパターニングすることにより、配線溝３２内の配線の一部を露出するコンタクトホール４２を形成する。続いて、コンタクトホール４２内及び層間絶縁膜４１上に、タンタル（Ｔａ）等からなるバリアメタル膜４３及び銅膜４４を形成し、層間絶縁膜４１が露出するまでこれらの研磨を行う。このようにして、ダマシン法によりコンタクトプラグが形成される。
【００３３】
次いで、同じく図１Ｓに示すように、層間絶縁膜４１上に、コンタクトホール４２内のコンタクトプラグに接続されるアルミニウム配線５１を形成する。このようにして、シリサイド膜１４ｓ、１４ｄ及び１４ｇがコンタクトプラグ２６等を介してアルミニウム配線５１に接続される。
【００３４】
その後、必要に応じた配線の形成及びパッシベーション膜の形成等を行い、半導体装置を完成させる。
【００３５】
このような本実施形態では、微細化の要求が高いコンタクトプラグ２６の形成に当たり、バリアメタル膜２３とタングステン膜２５との間にニッケル膜２４を形成している。このため、後述の実験結果からも明らかなように、コンタクト抵抗を低減することができる。つまり、コンタクトホール２２を小さなものとしても、コンタクトプラグ２６とソース領域及びドレイン領域との間のコンタクト抵抗の上昇を抑制することができる。
【００３６】
なお、タングステン膜２５の形成の際に、シラン（ＳｉＨ4）ガスに代えてジボラン（Ｂ2Ｈ6）ガスを用いてもよい。また、各半導体の導電型は上記のものに限定されない。つまり、ｎチャネルＭＯＳトランジスタだけでなく、ｐチャネルＭＯＳトランジスタに本発明を適用することも可能である。また、バリアメタル膜２３として、チタン窒化膜のみを形成してもよい。また、チタン窒化膜に代えてタンタル窒化膜を形成してもよい。また、バリアメタル膜２３及びニッケル膜２４の形成の際に、物理気相成長（ＰＶＤ：Physical Vapor Deposition）法を採用してもよい。
【００３７】
また、本発明が適用可能なプラグは半導体基板に接するコンタクトプラグだけではなく、配線間の導通を確保するプラグに本発明を適用することも可能である。例えば、図３Ａに示すように、層間絶縁膜６１の表面に配線６２が形成されており、その上層配線との接続に本発明を適用することも可能である。この場合には、先ず、図３Ｂに示すように、層間絶縁膜６１及び配線６２を覆う層間絶縁膜６３を形成し、層間絶縁膜６３に、配線６２の一部を露出するコンタクトホール６４を形成する。次いで、図３Ｃに示すように、バリアメタル膜６５、ニッケル膜６６及びタングステン膜６７からなるコンタクトプラグ６８をコンタクトホール６４内に形成する。コンタクトプラグ６８の形成は、コンタクトプラグ２６の形成と同様にして行う。そして、図３Ｄに示すように、層間絶縁膜６３上に、コンタクトプラグ６８に接続される配線６９を形成する。
【００３８】
次に、本願発明者が実際に行った実験の結果について説明する。
【００３９】
（第１の実験）
第１の実験では、２種類の試料を作製した。一方の試料（参考試料）では、基板上に下地膜としてチタン窒化膜を形成し、その上にタングステン膜を形成した。他方の試料では、参考試料と同様にしてチタン窒化膜を形成した後、その上に厚さが２ｎｍのニッケル膜を形成した。次いで、ニッケル膜の上に、参考試料と同様の条件でタングステン膜を形成した。そして、各試料について、タングステン膜の形成時間と比抵抗及び厚さの関係を測定した。図４Ａ及び図４Ｂにこれらの結果を示す。図４Ａは、タングステン膜の形成時間とタングステン膜比抵抗との関係を示すグラフであり、図４Ｂは、タングステン膜の形成時間とタングステン膜の厚さとの関係を示すグラフである。図４Ａ及び図４Ｂにおいて、●がニッケル膜を含む試料の結果を示し、▲がニッケル膜を含まない参考試料の結果を示す。
【００４０】
図４Ａに示すように、ニッケル膜を含む試料においてタングステン膜自体の比抵抗が大きく低下した。また、図４Ｂに示すように、ニッケル膜の有無に拘わらず、タングステン膜の厚さに大きな相違は生じなかった。これらの結果から、ニッケル膜を設けることにより、タングステン膜の形成速度が低下することなく、タングステン膜自体の比抵抗が低下するといえる。
【００４１】
（第２の実験）
第２の実験では、上記の実施形態に倣ってｎチャネルＭＯＳトランジスタの試料を作製した。また、参考試料として、ニッケル膜２４の形成を省略したｎチャネルＭＯＳトランジスタの試料も作製した。ニッケル膜２４の有無を除き、２つの試料間の条件は同一とした。そして、各試料のケルビンコンタクト抵抗を測定した。この結果を図５に示す。図５においても、●がニッケル膜を含む試料の結果を示し、▲がニッケル膜を含まない参考試料の結果を示す。
【００４２】
図５に示すように、ニッケル膜を含む試料においてコンタクト抵抗が低下した。また、コンタクト抵抗のばらつきが小さくなり、コンタクト抵抗がより安定したものとなった。
【００４３】
第１及び第２の実験からも、ニッケル膜がバリアメタル膜（チタン窒化膜）とタングステン膜との間に存在すると、コンタクト抵抗が低下することが明らかである。
【００４４】
なお、特許文献１には、ＳｉＣ基板上にＮｉの加熱反応母材を形成し、これをＳｉＣ基板と反応させて加熱反応層を形成することが記載されている。未反応の加熱反応母材を残したまま、Ｗのプラグ材を形成することも記載されている。この技術では、未反応の加熱反応母材とプラグ材とが直接接することもあり得るが、特許文献１には、バリアメタル膜に関する記載がない。Ｗプラグを形成する際にはバリアメタル膜は必須であるため、特許文献１に記載の技術においてバリアメタル膜を行うことも考えられるが、この場合には、必然的にバリアメタル膜は未反応の加熱反応母材とプラグ材との間に位置することとなる。このような構成では、バリアメタル膜とプラグ材とが直接接することとなるため、本願発明のようにコンタクト抵抗を低下させることはできない。
【００４５】
また、特許文献２には、シリコンカーバイド基板とアルミニウム電極との間のオーミックコンタクトを得るために、アルミニウム電極を形成する前にニッケル膜を形成することが記載されているが、バリアメタル膜、ニッケル膜及びタングステン膜の関係に関する記載はない。
【００４６】
以下、本発明の諸態様を付記としてまとめて記載する。
【００４７】
（付記１）
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に、バリアメタル膜を成膜する第１の成膜工程と、
前記バリアメタル膜上に金属膜を成膜する第２の成膜工程と、
前記金属膜上にタングステン膜を成膜する第３の成膜工程と、
を有することを特徴とする半導体装置の製造方法。
【００４８】
（付記２）
前記金属膜として、ニッケル膜又はコバルト膜を形成することを特徴とする付記１に記載の半導体装置の製造方法。
【００４９】
（付記３）
前記バリアメタル膜として、チタン又はタンタルを含む窒化膜を形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５０】
（付記４）
前記第３の成膜工程において、化学気相成長法を採用することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【００５１】
（付記５）
前記絶縁膜として、シリコン酸化膜又はシリコン酸窒化膜を形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【００５２】
（付記６）
前記第１及び第２の成膜工程において、化学気相成長法又は物理気相成長法を採用することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【００５３】
（付記７）
前記バリアメタル膜、金属膜及びタングステン膜のうちで、前記開口部からはみ出している部分を除去する工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００５４】
（付記８）
前記金属膜の厚さを２ｎｍ乃至１０ｎｍとすることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【００５５】
（付記９）
前記金属膜として、比抵抗が２０μΩ・ｃｍ乃至５０μΩ・ｃｍの膜を形成することを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【００５６】
（付記１０）
前記バリアメタル膜を成膜する工程は、
チタン膜を形成する工程と、
前記チタン膜上にチタン窒化膜を形成する工程と、
を有することを特徴とする付記１乃至９のいずれか１項に記載の半導体装置の製造方法。
【００５７】
（付記１１）
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された開口部と、
少なくとも前記開口部内に形成されたバリアメタル膜と、
前記バリアメタル膜上に形成されたタングステンを含む導電膜と、
を有し、
前記導電膜は、
前記バリアメタル膜と接する金属又は金属化合物領域と、
前記金属又は金属化合物領域上に形成されたタングステン領域と、
を有することを特徴とする半導体装置。
【００５８】
（付記１２）
前記金属又は金属化合物領域が、ニッケル又はコバルトを含むことを特徴とする付記１１に記載の半導体装置。
【００５９】
（付記１３）
前記バリアメタル膜が、チタン又はタンタルを含む窒化膜であることを特徴とする付記１１又は１２に記載の半導体装置。
【００６０】
（付記１４）
前記絶縁膜が、シリコン酸化膜又はシリコン酸窒化膜であることを特徴とする付記１１乃至１３のいずれか１項に記載の半導体装置。
【００６１】
（付記１５）
前記金属又は金属化合物領域の厚さが、２ｎｍ乃至１０ｎｍであることを特徴とする付記１１乃至１４のいずれか１項に記載の半導体装置。
【００６２】
（付記１６）
前記金属又は金属化合物領域の比抵抗が、２０μΩ・ｃｍ乃至５０μΩ・ｃｍであることを特徴とする付記１１乃至１５のいずれか１項に記載の半導体装置。
【００６３】
（付記１７）
前記バリアメタル膜が、
チタン膜と、
前記チタン膜上に形成されたチタン窒化膜と、
を有することを特徴とする付記１１乃至１６のいずれか１項に記載の半導体装置。
【図面の簡単な説明】
【００６４】
【図１Ａ】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１Ｂ】図１Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｃ】図１Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｄ】図１Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｅ】図１Ｄに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｆ】図１Ｅに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｇ】図１Ｆに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｈ】図１Ｇに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｉ】図１Ｈに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｊ】図１Ｉに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｋ】図１Ｊに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｌ】図１Ｋに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｍ】図１Ｌに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｎ】図１Ｍに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｏ】図１Ｎに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｐ】図１Ｏに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｑ】図１Ｐに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｒ】図１Ｑに引き続き、半導体装置の製造方法を示す断面図である。
【図１Ｓ】図１Ｒに引き続き、半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法の一部の処理を示すフローチャートである。
【図３Ａ】本発明の他の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｂ】図３Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｃ】図３Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｄ】図３Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図４Ａ】タングステン膜の形成時間と比抵抗との関係を示すグラフである。
【図４Ｂ】タングステン膜の形成時間と厚さとの関係を示すグラフである。
【図５】コンタクト抵抗の分布を示すグラフである。
【符号の説明】
【００６５】
１：シリコン基板
１４ｓ、１４ｄ、１４ｇ：シリサイド膜
２２：コンタクトホール
２３：バリアメタル膜
２４：ニッケル膜
２５：タングステン膜
２６：コンタクトプラグ
６４：コンタクトホール
６５：バリアメタル膜
６６：ニッケル膜
６７：タングステン膜
６８：コンタクトプラグ
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に、バリアメタル膜を成膜する第１の成膜工程と、
前記バリアメタル膜上に金属膜を成膜する第２の成膜工程と、
前記金属膜上にタングステン膜を成膜する第３の成膜工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜として、ニッケル膜又はコバルト膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル膜として、チタン又はタンタルを含む窒化膜を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第３の成膜工程において、化学気相成長法を採用することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜として、シリコン酸化膜又はシリコン酸窒化膜を形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１及び第２の成膜工程において、化学気相成長法又は物理気相成長法を採用することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された開口部と、
少なくとも前記開口部内に形成されたバリアメタル膜と、
前記バリアメタル膜上に形成されたタングステンを含む導電膜と、
を有し、
前記導電膜は、
前記バリアメタル膜と接する金属又は金属化合物領域と、
前記金属又は金属化合物領域上に形成されたタングステン領域と、
を有することを特徴とする半導体装置。
【請求項８】
前記金属又は金属化合物領域が、ニッケル又はコバルトを含むことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記バリアメタル膜が、チタン又はタンタルを含む窒化膜であることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記絶縁膜が、シリコン酸化膜又はシリコン酸窒化膜であることを特徴とする請求項７乃至９のいずれか１項に記載の半導体装置。
【請求項１】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部内に、バリアメタル膜を成膜する第１の成膜工程と、
前記バリアメタル膜上に金属膜を成膜する第２の成膜工程と、
前記金属膜上にタングステン膜を成膜する第３の成膜工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属膜として、ニッケル膜又はコバルト膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル膜として、チタン又はタンタルを含む窒化膜を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第３の成膜工程において、化学気相成長法を採用することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜として、シリコン酸化膜又はシリコン酸窒化膜を形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１及び第２の成膜工程において、化学気相成長法又は物理気相成長法を採用することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成された開口部と、
少なくとも前記開口部内に形成されたバリアメタル膜と、
前記バリアメタル膜上に形成されたタングステンを含む導電膜と、
を有し、
前記導電膜は、
前記バリアメタル膜と接する金属又は金属化合物領域と、
前記金属又は金属化合物領域上に形成されたタングステン領域と、
を有することを特徴とする半導体装置。
【請求項８】
前記金属又は金属化合物領域が、ニッケル又はコバルトを含むことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記バリアメタル膜が、チタン又はタンタルを含む窒化膜であることを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記絶縁膜が、シリコン酸化膜又はシリコン酸窒化膜であることを特徴とする請求項７乃至９のいずれか１項に記載の半導体装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図１Ｋ】
【図１Ｌ】
【図１Ｍ】
【図１Ｎ】
【図１Ｏ】
【図１Ｐ】
【図１Ｑ】
【図１Ｒ】
【図１Ｓ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図１Ｋ】
【図１Ｌ】
【図１Ｍ】
【図１Ｎ】
【図１Ｏ】
【図１Ｐ】
【図１Ｑ】
【図１Ｒ】
【図１Ｓ】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図５】
【公開番号】特開２００９−９９６１１（Ｐ２００９−９９６１１Ａ）
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願番号】特願２００７−２６７０２２（Ｐ２００７−２６７０２２）
【出願日】平成１９年１０月１２日（２００７．１０．１２）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願日】平成１９年１０月１２日（２００７．１０．１２）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]