スパッタリング装置および金属化構造体を製造する方法
複数のパルスで陽極とターゲット間に電力を印加することによってTaN層(4)を被着し、ターゲットから基板(2)へ反応的にTaをスパッタしてTaNシード層(4)を形成する方法から成る。Ta層(5)は複数のパルスにおける電力を印加すると共に、前記基板(2)を支持するペデスタルに高い周波数信号を印加することによって前記TaNシード層(4)の上に被着され、前記基板(2)に隣接した自己バイアス場を生成する金属化構造体(1)を被着する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はスパッタリング装置および金属化構造体、特に半導体チップにおける金属化構造体を製造する方法に関する。
【背景技術】
【0002】
半導体チップ面接触開発は、チップの全体物理的サイズを減少させつつチップによってサポートされる回路の性能を増加させることを目指してきた。集積回路(ICs)における電力消費のような物理的限界およびこれまでより小規模でICを製造するプロセス技術は、横型デバイス密度をさらに増加させる代わりに、近年複数のチップを垂直方向に積層することで性能を強化させた。
【0003】
垂直方向に積層されるべき半導体チップはスルーシリコンビアを含み、前記垂直方向に積層された半導体チップ間の電気的接続を確立することもできる。このスルーシリコンビアは、回路要素の2層もしくはそれ以上の層を電気的接続する金属もしくは導体で充填もしくはメッキされる半導体チップ内の典型的に高いアスペクト比のホールである。
【0004】
これらの半導体チップは、この半導体チップの前面の上に製造された多数の導電層および誘電体層を典型的に含むマルチレベル再配線構造体を備えていてもよい。このマルチレベル再配線構造体は、半導体ボデー内で製造された集積回路構造体を前記チップのもっとも外側の前面のコンタクパッドトに接続させることを可能にする。多層金属化の異なった層の間で延在するビアの側壁の均一なカバレージも利用可能である。
【0005】
前記半導体チップの前記本体を介して延在するスルーシリコンビアのみならずマルチレベル再配線構造体の一部としてのビアは双方共に少なくとも、5:1のアスペクト比、あるいは少なくとも、10:1のアスペクト比、さらに将来可能であれば少なくとも、20:1のアスペク比を有することも可能である。アスペクト比はビアの高さとその幅の比を記述するために用いられる。 しかしながら、高いアスペクト比は、各側壁に渡る均一な幅を有する物質の層でビアの各側壁をカバーすることを困難にする。
【0006】
加えて、スルーシリコンビアのためのみならず、半導体チップの表面の上の再配線構造体を提供する金属化のためにアルミニウムの代わりに銅を使用することは、アルミニウムの抵抗率の約半分のみである抵抗率を銅が有しているので、熱の散逸もしくは消費における付加的な改善を可能にする。 しかしながら、銅はそれがシリコン内に拡散すると言う欠点を有し、もしもこれが生じた場合には、チップの集積回路に損傷させ得ることとなり、ひいてはその性能を損なう可能性がある。
【0007】
米国特許第6,911,124 B2および米国特許第7,253,109 B2は、シリコン基板への銅の拡散を防止することを目的とする下方のTaあるいはTaNx層、中間TaNシード層、および上方のTa層を含む構造体を開示している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許第6,911,124号明細書
【特許文献2】米国特許第7,253,109号明細書
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、タンタル金属は2個の結晶相すなわち、低抵抗率(15ー60マイクロオームーcm)アルファー(体心立方)相、およびより高い抵抗率(150ー210マイクロオームーcm)ベーター(正四角)相を有している。前記アルファー相は、その低い抵抗率に基づく電子的応用のため、障壁としての使用できるのでベーター相より望ましい。しかしながら、より高い抵抗率ベーター相が形成される事態を避けるために、被着条件は慎重に制御されなければならない。
【0010】
それ故、低い抵抗率で信頼性が高く被着され得ると共に、銅配線を用いた使用に適している半導体チップ用の金属化構造体を提供することが望ましい。
【課題を解決するための手段】
【0011】
この金属化構造体を被着(デポジッション:堆積)する方法は、基板を用意し、前記基板の上にTaN層を被着する工程と、続いてタンタル層をTaN層の上に被着する工程を含む。スパッタされるべきタンタルから前記基板上へ少なくとも部分的に形成されるターゲットを提供し、窒素および不活性ガスを含むスパッタリングガスを供給し、さらに複数のパルスで陽極と前記ターゲットを含む陰極間に電力を印加することによってこのすることによりこのTaN層が被着される。パルス化された電力は、高い電流および低いデューティサイクルで印加され、特にこのパルスは10Hzから1000Hzの範囲の周波数と、さらに0.01%から20%の間のデューティサイクルを有し、前記ターゲット上において0.1A/cm2と10A/cm2の電流密度を生ずる。そして、ターゲットの表面に隣接した部位には、磁場が印加される。電力供給の各パルスの期間、タンタルは前記ターゲットから前記基板の上へ反応的にスパッタされTaNシード層を形成する。前記Ta層は不活性ガスを供給することによって、さらに複数のパルスで陽極と陰極との間に電力を印加することによって、TaNシード層の上に被着される。前記陰極は前記ターゲットを含んでいる。TaN層の被着によって、パルス化された電力は、高い電流および低いデューティサイクルで印加され、特にこのパルスは10Hzから1000Hzの範囲の周波数と、さらに0.01%と20%との間のデューティサイクルを有し、前記ターゲットの上で0.1A/cm2と10A/cm2電流密度を生ずる。更にまた、Ta層の被着の間、高い周波数信号は、前記基板を支持するぺデスタルに印加され前記基板に隣接して自己バイアスを生成する。電力供給の各パルスの間、タンタルは前記ターゲットから前記TaN層の上へタンタル層を形成する。
【0012】
銅相互配線を用いる場合に好ましく用いることができ、さらに物理蒸着法、特にスパッタリング、より特に高電流低デューティサイクルパルス化されたスパッタリング技法を用いてTaN/Taバリア層構造体を被着するTaN/Taバリア層構造体を被着する方法が提供される。
【0013】
この方法は低い抵抗率を有するタンタル層をTaNシード層の上に被着させることを可能にする。このタンタル層はアルファーTa、即ち低い抵抗率を有する体心立方体(bcc)構造を備えたタンタルから構成されてもよいし、アルファーTaを少なくとも95容量%含んでも良い。好ましい実施の態様においては、タンタル層はベーターTaおよびより高い抵抗率を示す四角形結晶構造を20容量%以下又は10容量%以下含んでもよい。また、タンタル層を被着する高電流、低いデューティサイクルのパルス化されたスッパタリング技法の使用は、低い抵抗率で金属化構造体を提供しつつ金属化構造体が全体としてより急速におよびコスト的に効率的に製造され得るように、層の厚さを減少させることが出来る。
【0014】
前記電源はDC電圧の複数のパルスを陽極と陰極との間に印加するDC電源であってもよい。既述したように、前記DC電圧の各パルスは、10Hzから1000Hzの範囲の周波数で、また0.01%と20%の間のデューティサイクルで印加され、前記ターゲット上の0.1A/cm2と10A/cm2の電流密度を生成する。
【0015】
ある実施の形態においては、前記高周波信号はTaNシード層の被着の間ペデスタルには印加されない。この方法はベーターTaすなわち四角形の結晶構造を有するタンタルの形成において更なる減少を促進させ、さらに金属化構造体の抵抗率を減少させる。この実施の態様はより薄いTaN層、たとえば5nm未満の厚さを有するTaN層を被着するために採用される可能性がある。
【0016】
しかしながら、実施の態様の中には、高周波信号がTaNシード層の被着の間ペデスタルに印加される。例えば、高周波信号は、TaNシード層例えば20nmの厚さを有するTaN層が被着される際印加されてもよい。
【0017】
ある実施の態様においては、前記高周波信号は前記電源のパルスと同期化される。この実施の形態は、高いアスペクト比を有する前記基版の上の、各特長のカバレージを改善する。
【0018】
ある実施の態様においては、TaN層の上にTa層を被着するために、高周波(rf)信号が最初に前記ペデスタルに印加される前に、前記電源が前記陽極と陰極との間に印加される。このことは、前記rf信号が前記ペデスタルに印加される前に前記基板上に薄い金属層を被着させる。この薄い金属層はシールドとして作用し、前記rf信号を印加することによって促進された基板に向けてのイオンの加速の結果生ずる可能性のある前記基板へのダメージを阻止するか、もしくは少なくとも減少させることができる。
【0019】
1つの実施の態様においては、Ta層の被着の間、前記電源の各パルスが陽極と陰極との間に印加される前に、前記高周波信号は開始される。前記電源が前記陽極と陰極の間に印加される間および前記陽極と陰極の間の電源のパルスが終了した後のある期間、前記高周波信号は次いで維持される。この高周波信号は前記陽極と陰極の間の電源のパルスが終了した後ある期間の満期の後のみ終了する。
【0020】
この方法は、例えば高いアスペクト比を有するビア等の三次元構造体のより均一なカバレージを可能にするのみならず前記Ta層の被着率における改善に結びつくことが判明した。
【0021】
前記高周波信号は約1MHzから約70MHzの範囲内の周波数を有してもよい。この高周波信号は、単一の高周波の信号を供給する電源によって提供されてもよい。この電源もまた調節可能である。例えば、この高周波電源としては、13MHzの信号を供給する電源が使用されてもよく、さらに12MHzから14MHzの範囲で調節される電源もまた使用可能である。
【0022】
前記電源の各パルスはある周波数を持ってもよく、すなわちTaN層および/もしくはTa層の被着の間、200Hzから600Hzの範囲でのパルス繰り返し率を有する可能性がある。この同じパルス繰り返し率は前記TaN層とTa層との双方を被着するために用いられてもよい。そうでなければ異なったパルス繰り返し率が前記TaN層とTa層に対して使用されてもよい。
【0023】
ある実施の態様においては、前記基板は、例えばシリコンウエハー等の半導体ウエハーである。実施の態様の中には、前記基板が少なくとも1個のビアを含み、さらにこのビアの各内面はTaN層とTa層で被覆される。前記方法は高いアスペクト比を有するビアの内面を前記TaN層とTa層で信頼性高く被覆するので、このビアは少なくとも10:1のアスペクト比を有してもよい。
【0024】
このビアは前記基板の本体を介して延在するようにもでき、さらにスルーシリコンビアであってもよい。このようなビアは、互いに垂直方向に積層されるべきシリコン基板、前記のようなシリコンチップもしくは集積回路デバイス内に設けられてもよい。
【0025】
更なる実施の態様において、前記ビアは基板の平面の上に配置された再配線構造体の一部を形成する。この再配線構造体は、数多くのインターリーブされた誘電体層および導電体層を含むマルチレベル再配線構造体であってもよい。各誘電体層は、前記半導体基板の各集積回路からコンタクトパッドを典型的に提供する最も外側の金属化層へ外方に導電相互接続構造体を導くように1個もしくはそれ以上のビアを含んでいてもよい。
【0026】
前記アルファータンタル相は、Taー層の被着の間基板に付加的な過熱を使用せず、さらにポスト被着アニーリングの使用なしで被着されてもよい。このことは高温によって引き起こされる基板へのダメージが回避され得る利点を有することとなる。1つの実施の態様において、前記基板へのダメージのリスクを更に低減するために、前記TaNシード層およびタンタル層との少なくとも1個の被着の間前記基板は冷却される。例えばスパッタリングガスあるいは例えばアルゴン等の不活性ガスのガスフローを、前記基板の背面に供給してこの基板の冷却を行うようにしてもよい。
【0027】
前記TaN層の厚さは、このTaN層が5nm未満、1nm未満もしくは約0.2nmの厚さを有するように各パルスの周波数、言い換えればパルス繰り返し周波数、電力パルスの期間および全体の被着時間の少なくとも一つを調整することによって調整されてもよい。
【0028】
更なる実施の態様においては、銅はTa層に被着される。銅はスパッタリングおよび/もしくは電気被着のような他の技法を用いて被着されてもよい。前記電気被着の場合、銅シード層はスパッタリングのような蒸気被着技法を最初に用いて被着されてもよい。
【0029】
また、高い電力インパルスマグネトロンスパッタリングのための装置を動作させて金属化構造体を製造する方法もある。 この装置はスパッタリングの間基板を支えるためのぺデスタルと、スパッタされるべきタンタルから前記基板の上へ少なくとも一部が形成されるターゲットの表面に隣接して、磁場を提供するための磁気的アセンブリと、複数のパルスで陽極と前記ターゲットを含む陰極の間に電力を印加するための第1の電源と、高周波信号を前記基板を支持するぺデスタルに印加して前記基板に隣接して自己バイアス場を生成するための、前記ぺデスタルに接続された第2の電源を備える。前記第1の電源の各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%から20%の間のデューティサイクルを有し、前記ターゲットの上で0.1A/cm2から10A/cm2の間の電流密度を生ずる。
【0030】
前記金属化構造体を製造するために、この装置は前記高周波信号がTaNシード層の被着の間、前記ペデスタルに印加されないように動作する。これに対し、前記高周波信号は前記TaNシード層の上のタンタル層の被着の間、前記ペデスタルに印加される。しかしながら、例えばDC電圧などパルス化された電源が、前記TaN層とTa層の双方の被着の間に前記陽極と陰極との間に印加される。このTaN層はある割合の窒素を含むスパッタリングガスを用いて反応性スパッタリングによって被着される。
【0031】
高電力インパルスマグネトロンスパッタリングのための装置を動作させる方法は、5nm未満の厚さ、さらには1nmから0.2nmの厚さを有するTaN層の上にアルファータンタル層を被着させることが可能である。このTaN層はパルス化された技法を用いて反応的にスパッタ被着される。この方法を用いて被着されたTaN層が生じて、上層に位置するTa層におけるベーターTaに渡るアルファーTaの成長を促進すると共に、低い抵抗率の金属化構造体の成長も促進する。第1の電源はDC電源であってもよい。第1の電源の各パルスの周波数は200Hzから600Hzの範囲内にあってもよい。
【0032】
本発明は、スパッタリングの間基板を支持するためのペデスタルと、スパッタされるべき導電物質から前記基板の上へ少なくとも一部分形成された少なくとも1個のターゲットと、このターゲットの表面に隣接して磁場を提供するための磁気的アセンブリとを備えるスパッタリング装置を提供することでもある。前記装置は複数のパルスで電力を印加するための第1の電源を更に含み、この陰極は前記ターゲットを含んでいる。この第1の電源は10Hzから1000Hzの間の周波数および0.01%と20パーセントの間のデューティサイクルを備えた各パルスを供給することができ、更に前記ターゲットの上で0.1A/cm2と10A/cm2の間の電流密度を生ずることが可能である。この装置はまた基板を支持するペデスタルへ高周波信号を印加して前記基板に隣接して自己バイアス場を生成する、ペデスタルに電気的に接続された第2の電源を含んでいる。この装置は更に前記ペデスタルに印加される高周波信号に前記第1の電源の各パルスを同期化させるための手段を含んでいる。
【0033】
前記ペデスタルに印加される高周波信号で前記陽極とターゲット間に印加される第1の電力の各パルスを同期化させることは、前記第1の電源の各パルスが前記ペデスタルに印加される前記高周波信号に同期化していない方法に渡るのみならず、前記ペデスタルに印加される高周波信号を印加することなしに前記第1の電力が印加される方法を用いることによって典型的に達成されるカバレージに比べて、高いアスペクト比を有する前記基板上の各特長のカバレージを改善する。それ故、この装置は高いアスペクト比、例えば少なくとも10:1のアスペクト比を有するビアの各内表面上へ例えば拡散バリア層等の被覆の被着のために特に適している。
【0034】
ある実施の態様においては、前記磁石アセンブリは回動自在である複数の磁石を備えている。この磁気的アセンブリは前記ターゲットの表面に隣接して磁場を提供するための電磁石を備えていてもよい。
【0035】
ある実施の態様において、前記第1の電源は周波数、すなわち10Hzから1000Hz、好ましくは200Hzから600Hzの範囲のパルス繰返し率、0.01%と20%の間のデューティサイクルを備えた複数のパルスで前記陽極とターゲットを横切ってDC電圧を供給すると共に、前記ターゲットの上の0.1cm2と10A/cm2との間の電流密度を生ずるDC電源である。前記第1の電源のパルス繰り返し周波数は調整可能であってもよい。
【0036】
更なる実施の態様においては、スパッタリング装置は前記ペデスタルに印可される前記高周波信号を調節するための手段を更に備えている。例えば、前記高周波信号は13MHzの周波数を有していてもよく、さらに12MHzと14MHzの範囲内で調節可能であってもよい。
【0037】
前記装置は、更に前記陽極と陰極の間に前記第1の電力の各パルスが印加される前に前記高周波信号を開始し、前記第1の電源が前記陽極と前記陰極との間に印加されている間、および前記陽極と陰極の間の第1の電源のパルスが終了した後のある期間前記高周波信号を維持し、さらに前記陽極と陰極との間の第1の電源のパルスが終了した後ある期間の満期の後のみ前記高周波信号を終了するための手段を備えていてもよい。
【発明の効果】
【0038】
低い抵抗率で信頼性が高く被着され得ると共に、銅配線を用いた使用に適している半導体チップ用の金属化構造体を提供される。
【図面の簡単な説明】
【0039】
【図1】図1は基板の上で反応的にスパッタされるTaNと、このTaNの上で成長されるアルファーTaを含む金属化構造体を示す。
【図2】図2はビアの各側壁をカバーする図1の金属化構造体を示す。
【図3】図3は図1および図2の金属化構造体を製造するために適した装置の概略図を示す。
【図4】図4は図1および図2の金属化構造体のタンタル層を被着するために使用される図3の装置を制御する方法を示す。
【図5】図5は窒素を添加する際の平均電力および電流のヒステリシスを示す。
【図6】図6は窒素を添加する際のHIPIMSパルスピーク電流のヒステリシスを示す。
【図7】図7は10nm TaNシード層の上に被着された600nmTa膜のシータ2シータXRDパターンを示す。
【図8】図8は図7の詳細図である。
【図9】図9は10nmTaNシード層の上に被着された600nmTa膜のXRDパターン(グレージング入射回折を用いたXRD)を示す。
【図10】図10は図9の詳細図である。
【図11】図11はRF信号を印加した場合と印加しない場合の被着されるTaNシード層に被着される2個の異なったTa層のXRDピークの比較を示す。
【図12】図12はRFバイアスが前記TaNシード層のスパッタリングの間印加される際の四角形の(ベーター)Ta(2シータ=33.3°におけるTa(002)ピーク)の形成を示す図11の詳細図を示す。
【図13】図13はアルファー相を示す2シータ=38、472°における(110)ピークのXRDパターンを示す。
【図14】図14は種々の厚さのTaNシード層上に成長される各600nmアルファーTa層の抵抗率を示す。
【図15】図15は,表1から表3を示す。
【発明を実施するための形態】
【0040】
各実施の態様が添付図面を参照して以下説明されるであろう。
【0041】
図1はこの実施の態様においてはシリコンチップである基板2の金属化構造体1の概略図を例示する。この金属化構造体1は前記シリコン基板2の上に位置するSiO2層3と、このSiO2層3の上に位置したTaN層4と、このTaN層4の上に位置したアルファータンタル層5を含んでいる。銅層は前記アルファータンタル層5の上に被着されてもよい。このTaN層4は5nm未満の厚さを有し、さらに0.2nm程度の薄い厚さを有してもよい。このタンタル層は600nmの厚さを有してもよい。
【0042】
タンタル系薄膜は耐火性金属およびその合金の化学的および熱的安定性に基づくCu金属化における拡散バリアおよび固着層として使用されてもよい。タンタル金属は2つの結晶相、すなわち低い抵抗率(15から60マイクロオームcm)アルファー(体心立方体)相およびより高い抵抗率(150から210マイクロオームcm)ベーター(四角形)相を有している。前記アルファー相のより低い抵抗率に基づき、前記ベーター相に比べて、このアルファー相は電子的な応用のためのより望ましいバリアである。
【0043】
図2は前面の平面8から延在するビア7を含む半導体ウエハー6の一部の概略図を例示する。TaN層4およびアルファーTa層5を含む図1に例示するような金属化構造体1は、前面の平面6並びにビア7の内面をカバーする。上層に位置する銅金属化構造体1はまた図2にも例示されている。実施の態様の中には、前記ビア7は前記シリコンウエハー6の厚さを介して延在しスルーシリコンビアを提供する。実施の態様の中には、前記ビア7は前記シリコンウエハー6の前面8の上のマルチレベル再配線構造体の誘電体層内に配置されたインターレベルビアを形成する。ある実施の態様の中には、前記ビアは少なくとも5:1、少なくとも10:1もしくは少なくとも20:1のアスペクト比を有する。
【0044】
図1および図2に例示した金属化構造体1は図3に例示したスパッタリング装置を用いて製造されてもよい。
【0045】
図3はHIPIMS(またHPPMS,高電力パルス化されたマグネトロンスパッタリング)呼ばれる高電力インパルスマグネトロンスパッタリング方法において使用される可能性のあるスパッタリング装置10の概略図を例示する。
【0046】
この装置10はまた、高周波信号の供給を基板に対して同期化させてターゲットを横切って印加されるDC電圧パルスの間最大DC電流と略同時に生ずる基板に隣接して最大自己バイアス電圧を生成する手段を含む。この特徴は前記金属化構造体1のタンタル層5を被着する際使用される。
【0047】
しかしながら、前記金属化構造体1のTaN層4の反応性スパッタ被着の間、高周波信号は印加されない。高周波信号の使用なしで前記TaN層を成長させることによって、アルファタンタル層は前記TaN層4の上により信頼性をもって成長され得ることが判明した。また前記TaN層の厚さは有意味的に増加する層の比抵抗率なしで1nm未満、さらに0.2nmまでも減少させることが出来る。このことは低い抵抗率を用いること並びに前記金属化構造体を信頼性が高くかつ急速に被着させることを可能にし、それ故コスト的に効率化が図られる。更に前記金属化構造体は銅系再配線構造体に適している。
【0048】
HIPIMS用の適切な装置および方法は、本明細書にその全体が参照として組み込まれている米国特許出願11/954‘507、米国特許出願11/954’490および米国特許出願60/982‘817に開示されている。この装置及び方法は、例えばシリコンウエハー等の半導体基板18内において形成されるシリコンビア16を介してソースもしくはターゲット12から略垂直な各側壁への導電物質を磁気的に強化されたスパッタリングのために使用してもよい。しかしながら、この装置及びこの装置を動作させる方法は、半導体チップの平面上、あるいは再配線金属化システムもしくはマルチレベル再配線システムの一部として前記構造体を被着するために用いられてもよい。
【0049】
前記HIPIMS技法において、非常に高い電力、例えば、最大数メガワットで、例えば、0.01%と10%との間低いデユテーサイクルで非常に短いパルスのパルス化プラズマを印加して90%以上の非常に高い金属蒸気のイオン化を達成する。改善された膜特性に加えて、HIPIMSは、イオン化された金属が電場よって加速可能であるという事実に基づき3次元特徴への方向的スパッタリングを許容する。この利点を用いて少なくとも10:1の高いアスペクト比を有するビアのビア内面をより均一に被覆する。HIPIMを実行するために適した装置は、図3および図4に例示されている。
【0050】
装置10は、半導体基板18の上への導電物質の被着が生ずることになる略密閉されたチャンバー24を画定する反応器ハウジング20を含んでいる。例えば、金属あるいは合金等の導電物質から製造されたペデスタル28は、前記チャンバー24内に露出すると共に、随意的に少なくとも一部がその中へ延在し、スパッタ被着動作の間チャンバー24内の適切な位置における前記半導体基板を支持する。
【0051】
この実施の態様においては、前記基板は半導体基板18、特にチャンバー24内でペデスタル28に置かれている頂部平面32および底部平面34を有する略平面シリコンウェファである。このシリコン基板18内に形成された各ビア16は、頂部平面32において開口され、さらにペデスタル平面30によって閉塞でき、深さ方向Dに沿って半導体基板18内に部分的に延在する閉鎖端部としての一般的にU型の断面を形成できる。 各側壁14はビア16の内部の周縁を画定する。各側壁14は前記ビア16の幅wに相対的に前記半導体基板18内へ深さDへ延在し、前記ビア16に少なくとも10:1のアスペクト比として一般的に言及される前記ビア16を与える。各アスペクト比はここではビア16の幅に対するビア16の深さの比として表現される。
【0052】
前記装置10は、 前記ビア16の各側壁14および基部等のビア16の内部表面を含む前記基板の上にスパッタ被着されるべき導電物質の形成されたターゲット12の露出面に隣接した複数の回転可能な磁石を含む磁気的アセンブリを含んでいる。前記磁気的アセンブリ36によって生成される磁場は前記ターゲット12の露出面40の近くもしくは随意的にその上でプラズマを提供する。この実施の態様では、前記ターゲット12はタンタルを含む。
【0053】
反応性スパッタリングガス、例えば、N2等がガス源から供給され、例えばアルゴン等の不活性ガスが、ガス源42から供給され、コントローラ44に作動的に接続されている質料フローコントローラを介してチャンバー24内に供給される。
【0054】
前記装置10は接地と前記ターゲット12を含む負方向にバイアスされた陰極とを横切って前記ターゲット12に電気的に接続されたDC電源を備えたHIPIMS発生器46を更に含んでいる。プラズマはガスをチャンバー24内へ流すと共に、選択的にDC電圧を印加することによりガスを発火させてプラズマ化にすることにより創始される。
【0055】
前記装置10は、前記ペデスタル28へ高周波数信号を供給すると共に、スパッタリング動作の間前記ペデスタル28に支持された半導体基板18に隣接してDC自己バイアス場を発生するため、前記ペデスタル28に電気的に接続されたrf電源48を更に含んでいる。このDC自己バイアス場は、基板18に垂直な方向に前記ターゲット12から放出される導電物質のイオン加速にとって有効であり、かくして少なくとも10:1の高いアスペクト比を有するビア16の各側壁14への導電物質のスパッタリングを促進させる。前記高周波数信号は、例えば、1MHzと70MHzの範囲内の周波数を有することも可能である。
【0056】
前記装置はrf電源48からの高周波数信号の周波数を調節するための周波数チューナを随意的にさらに含んでいる。
【0057】
ペデスタル28に印加される高周波数信号及び接地とターゲット12を横切って印加されるDC電源のパルスは、同期化部50によって互いに同期化されてもよい。
【0058】
図1および図2に例示される金属化構造体を製造するためには、TaN層4は前記装置10を用いた反応性スパッタリングによって被着され、接地と高い電流および低いデユテーサイクル有するターゲットとを横切って複数のパルスで電力を供給する。パルス化された電源、特にパルス化されたDC電圧が前記陽極もしくは接地とターゲット12との間に印加され、このターゲット12からタンタルを除去する。このタンタルは、TaN層4が基板の上に被着されるように窒素スパッタリングガスと反応され得る。しかしながら、TaN層4の被着の間、前記高い周波数信号は印加されない。
【0059】
上層に位置するタンタル層5のスパッタリングの間、高周波数信号はペデスタル28に印加され、さらに図4に例示されるパルス化されたDC電圧に同期化される。
【0060】
図4はタンタル層5を被着する装置10を用いたスパッタリング法を例示する。図4は、時間の関数として、接地とターゲット12とを横切って確立される電圧VDCと、ペデスタル28に印加される高周波数信号HFと、dc電流IDCと、およびDC電圧のパルスが波形ZLによって記述されるDC電源によって印加される全体の負荷の可変プラズマインピーダンス部分とを例示する。
【0061】
要約すると、ペデスタル28への高い周波数信号HFの伝送は、DC電圧パルスの印加の前に開始し、DC電圧パルスの印加の間継続し、DC電圧パルスが継続しなくなった後終了する。前記高周波数信号は、接地とターゲット12とを横切って印加されるDC電圧パルスの全体の期間、前記ペデスタル28へ略同時に供給されると言える。t1とt3との間に印加されるdc電圧のパルスは、例えば約130ミリ秒の期間を有してもよい。複数のDC電圧パルスおよびペデスタル28へ供給される前記高周波数信号は繰り返し印加され、ターゲット12からビア16の各側壁14の上へ物質をスパッタする。
【0062】
より詳しくは、図4のグラフの領域Aにおいて、本実施の態様ではdc電源であるHIPIMS発生器46によって陽極とターゲット12とを横切って最初に確立されず、そして高周波数信号はペデスタル28に最初に供給されつつあることはない。それ故、もし必要なら、チャンバー24内で発火されることはほとんどなく、そして任意のそのようなプラズマは比較的高いインピーダンスを有する高密度プラズマである。
【0063】
陽極とターゲット12とを横切ってdc電源46からのdc電圧のパルスの確立に先立ち、可変RF電源48からペデスタル28への高周波数信号の供給は時間t0で開始される。図4における波形HFは、前記可変RF電源48の高周波数信号の電力を示している。前記基板18への高周波数信号の供給は、前記基板18上で自己バイアス化された場を発生する。
【0064】
時間t0に続いて、dc電源46からのdc電圧のパルスが、陽極とターゲット12とを横切って図4の横軸に沿ってゼロ秒として示される時間t1で印加され、チャンバー24内のプラズマを発火する。前記dc電源56によって印加されるdc電圧はVDCとして図において図示されている。
【0065】
前記dc電源46によって供給されるdc電流は、それが時間t2で最大に達するまで、少なくとも部分的にプラズマ密度を増加させること、従ってプラズマのインピーダンスを低下させることに基づき時間に渡り時間t1から増加する。増加するdc電流は図4における波形IDCによって図示される。dc電圧のパルスは、dc電源46によって印加される全体の負荷の可変プラズマインピーダンス部分が図4において、波形ZLによって図示されている。
【0066】
前記dc電源46からのdc電圧のパルスとRF電源48からの高周波数信号との双方は、時間t3において、dc電源46からのdc電圧が陽極もしくは接地とターゲット12とを横切って印加されることが停止されるまで、図4において例示されるパルスサイクルの期間全体に及んで印加される。
【0067】
従って、前記dc電流はその最大から徐々に減少し、さらに電圧パルス用のdcの応用に先立ち、存在していたdc電流に近づく。しかしながら、時間t3において、dc電圧が連続しなくなると、前記高周波数信号はRF電源48からのペデスタル28へなお供給されつつある。
【0068】
複数のdc電圧パルスは、0.5%から約10%の範囲内でのデユテーサイクルで陽極とターゲット12との間で繰り返し印加されるようになっている。各dc電圧パルスは、ペデスタル28へ供給される高周波数信号のパルスによって完全に重なる。かくして、この高周波数信号は、前記ペデスタル28への高周波数信号の供給がdc電圧パルスの応用の前に開始し、さらにdc電圧パルスの除去に引き続いて継続しなくなるように約2%から12%の範囲内のデユテーサイクルを有する各パルスで前記ペデスタル28へ繰り返し供給される。
【0069】
本装置および方法を使用すると、タンタルの非常に密度の高い層を高いアスペクト比を有するスルーシリコンに印加することが可能であることが判明した。この方法は、米国特許出願11/954‘507に開示された従来の方法に比べて、ビア16の頂部の厚さをそのペデスタルの厚さと比較することによって、各側壁14の被覆の均一性の望ましい改善となる。
【0070】
[製造例]
以下の実施の態様および実施例において、金属化構造体1は、図1に例示されるようにTa/TaN/SiO2/Si層シークエンスを有し、厚さ725マイクロmの8インチの直径の酸化シリコンウェファの上で製造された。TaNが基板の上、特に基板の上に被着されたSiO2層の上に先ずは反応的にスパッタされる。その後、アルファーTaがTaN層の上にスパッタ被着される。
【0071】
前記Ta/TaN構造体は、以下の条件で回転磁石アレイを備えた単一基板ツール(いわゆるクラスターツール)内でHIPIMSによって被着された。
【0072】
ターゲット:Ta
【0073】
ターゲット直径:300mm
【0074】
ターゲット/基板直径:50mm
【0075】
ターゲット面積:700cm2
【0076】
表1に要約されたようなプロセスパラメータの比較的広い範囲を備えたいくつかのプロセスが調査された。
【0077】
TaNシード層に対して、調査された条件の範囲は以下のようである:
【0078】
スパッタリング時間:1〜15s、厚さ:0.2〜20nm、Uset:550〜1000V、Pavg:1〜8kW、周波数:250〜500Hz、パルス長:60〜200マイクロs、パルスピーク電流:70ー600A、RFーバイアス:0ー300V、N2−フロー:45ー100sccm、Ar−フロー:30ー150sccm、Arバックガスフロー:5ー12sccm
【0079】
Ta層に対して、調査された条件の範囲は以下のようである:
【0080】
スパッタリング時間:80ー195s、厚さ:600nm、Uset:550ー1000V、Pavg:7.8−18.5kW、周波数:250ー500Hz、パルス長:60ー200マイクロs、パルスピーク電流:300ー1250A、RF−バイアス:20ー300V、N2−フロー:0sccm、Ar−フロー:30ー150sccm、Arバックガスフロー:5ー12sccm
【0081】
Si/SiO2/TaNp/Ta構造体を有するサンプルの比抵抗率18ー28マイクロΩcm(マイクロオームセンチメーター)の範囲に存在するように測定された。
【0082】
条件の全てに対して、アルファー相を得るために調査された意図的な付加基板過熱は要求されなかった。ある実施の態様においては、各基板は5ー12sccmArバックガスフローによって冷却さえされた。それ故、温度に敏感な誘電体物質を損傷する危険性が回避される。
【0083】
窒素を添加しつつTaがスパッタされる際のヒステリシスは典型的に非常に小さい。このことは前記HIPIMSプロセスのために理解することが可能である。図5および図6において、平均電力/平均電流およびパルスピーク電流は、窒素の流れが増加および減少するにつれてそれぞれプロットされる。この特定の実施例においては、電圧は550Vの一定値に設定されている。図5および図6は窒素の流速と、平均電力、平均電流およびパルスピーク電流との間にある関係が存在していることを例示している。より高い流速に対して平均電力および平均電流およびパルスピーク電流は増加する。このようにして、被着速度はターゲットに印加される電圧を変化させる代わりに窒素の流れを変えることによって制御可能である。
【0084】
始めにTaNシード層が反応性スパッタリングによって被着される。Taが基板に直接スパッタされる場合、それは結晶学的なベーター層において成長する。このシード層の上にはHIPIMSによってもまたアルファーTaがスパッタされる。
【0085】
被着されたフィルム内のアルファーTaもしくはベーターTaの存在は2つのやり方で調査された。
【0086】
アルファー層とベーター層の間の抵抗率における大きな変化に基づき採用された主たる測定技法はシート抵抗率であった。比抵抗率は膜の抵抗を測定する4点プローブマッピングシステムおよび膜の厚さを測定するステッププロファイラーを用いて決定された。ここに記述した法方によって被着されたフィルムは18から28マイクロΩcmの範囲内の抵抗率を持つように典型的に判明されたものであり、これは拡散がアルファー層において被着されたことを示している。
【0087】
第2に、X線拡散(XRD)技法を用いて、形成された結晶相を検証した。各サンプルのX線拡散ピークは、アルファーTa拡散ピーク位置(2シータ)において位置している。
【0088】
サンプルの中には、アルファーTaの存在が透過型電子顕微鏡におけるナノ拡散によってもまた確認された。
【0089】
図7は10nmTaNシード層の上へ被着された600nmTa膜を含むシリコンウェファために取られたシータ2シータXRDパターンを例示する。
【0090】
図8は図7の一部の詳細図を例示する。図8は種々の厚さの、特に5、10および15nmの厚さを用いて、3個の異なったTaNシード層の上に被着された600nmTa層に対して測定された(110)の比較を例示する。ピーク強度は5nmTaNの厚さの最低TaNシード層に対して最大であり、さらにピーク強度は15nmTaNのTaNシード層に対して最低である。
【0091】
図9は10nmTaNシード層の上へ被着された600nmTa膜に対するグレージング入射回折を用いて得られたXRDパターンを例示する。
【0092】
図10は5nm、10nm、15nmの厚さを有するTaN層へ被着された3個の600nmTa膜から得られた図9の(100)ピークを例示する。
【0093】
TaNシード層の被着の間RF−バイアスの応用は、TaNシード層の上に被着されたタンタル層の構造に影響を与えるように判明した。RFーバイアスがTaNシード層の被着の間印加された場合、タンタル層のベーター相の比率が増加するよう判明した。しかしながら、RF−バイアスがTaNシード層の生長の間印加されない場合、頂部の上に被着されたタンタル層内で観察されたアルファータンタル相の比率が増加するよう観察され、さらにベータタンタル相の比率が減少するよう観察された。このことは図11および図12における二つの実施の態様のために例示される。
【0094】
前記シード層が非常に薄い寸法まで減少されると、TaNシード層の被着の間RF−バイアスの応用は、シード層の上の四角形ベーターTa,もしくはより詳しくはアルファー相およびベーター相の混合物を開始するよう現れる。図11および図12は、反応性スパッタリングによる被着の間、ペデスタルに印加されるrf信号を用いて被着されたTaNシード層に成長されるTaー膜内のベーターTaの部分成長を例示する。
【0095】
図11は、ペデスタルに印加されたRFバイアスを用いた場合および用いない場合のTaNシード層に被着された2個の異なったTa層に対して得られたシータ2シータXRDパターンの比較を例示する。
【0096】
図12は、TaNシード層の被着の間RFバイアスが印加される際、2シータ=33°におけるTa(002)ピークの出現に基づく四角形(ベータ)Taの形成を示す図11の領域の詳細図を例示する。下層に位置する急峻なピークは、前記Si基板(Si(100))から現れる。前記(002)ピークは、ペデスタルへRF信号を印加することなしに被着されたTaNシード層の上に成長される膜内では観察されない。
【0097】
以下の各実施例は本発明を更に例示するように意図され、いかなるやり方でも本発明の範囲を限定するように意図されていない。
【実施例1】
【0098】
表2にリストアップされたプロセスは、3.9x10ー6のプロセス圧力でスパッタされた。TaNシード層の被着のために要求されないけれども、50VのRF−バイアスが印加された。
【0099】
23マイクロΩcmの比抵抗率が、この膜のための4点プローブマッピング方式によって測定された。前記タンタルの(100)ピークに割り当てることが可能である図13に例示したシータ=38.472°におけるXRDピークと一緒に、実施例1の結晶学的相がアルファー(bcc)Taにおいて特徴づけられた。
【実施例2】
【0100】
以下の実施例において、TaNシード層の厚さが変化される。HIPIMSが使用される場合、TaNシード層が0.2nmの最小まで減少可能である。各被着条件は表3に概要が記載されている。
【0101】
7.5nmシード層に対して、我々は500Hzで15sスパッタリングを行った。スパッタリング時間10sおよび5sに減少させることによって、我々は5nmおよび2.5nmのTaN層を被着した。1.25nmまで減少させるために、スパッタリング時間を5sにしたままにすることにより、パルス周波数を500Hzから250Hzに半分にした。我々は500Hzのパルス周波数で2s間プロセスチャンバー内へN2のフラッシュを印加することにより0.5nmのTaN層を被着した。最後に、約0.2nmの厚さが250Hzのパルス周波数で2s間スパッタリングすることにより得られた。
【0102】
図14は7.5nmから0.2nmの範囲内で異なった厚さを有するTaNシード層の上に被着された600nmアルファーTa層の比抵抗率を例示する。7.5nmから0.5nmの厚さを有するTaNシード層に対して、タンタル層の抵抗率は20マイクロΩcm以下のままであった。タンタル層の抵抗率は、0.2nmの厚さを有するTaNシード層の上に被着された層に対して35マイクロΩcmをまさに超えてわずかに増加した。
【0103】
これらのプロセスも、またTaNシード層を被着するためのRF−バイアスを用いることなくアルファーTaを成長させることによって進展させられた。RF−バイアスを印加することによって、加速されたイオンはその上にシード層が被着されつつある構造体および各層を可能に損傷させる事ができる。PVDの代わりにHIPIMSを印加することによって、前記シード層を被着するためにRFバイアスは必要とされない。アルファーTaの被着のための0.2nmTaNシード層を用いてさえ、アルファ−Taが成長される。RF−バイアスなしで金属化の第1の層を製造することは基板およびデバイスの損傷を避けるという利点がある。
【0104】
更なる実施の態様においては、rf信号がペデスタルに印加される前のある期間電力がターゲットに印加される。このことは、前記rf信号が印加される際、シールドとして作用すると共に、基板への損傷を阻止する基板上へ薄い金属層を被着する事を可能にする。一度前記rf信号が印加されると、上述した各実施の態様の一つによれば、このrf信号は前記ターゲットに印加されるパルス化された電源に同期化されてもよい。
【0105】
この方法は、例えば少なくとも10:1のアスペクト比を備えたスルーシリコンビアを被覆するために使用されてもよい。ここで、ビアの側壁およびベースカバレッジは、本明細書で記載した各実施の態様の一つによる金属化構造体及び方法を用いてビア内におけるアルファーTaの成長を非常に薄いTaNシード層が可能にするように高いアスペクト比を備えた各ビア内において有意味的に減少させる。この方法は、集積回路を備えた半導体チップのマルチレベル再配線構造体のための拡散キャリア構造体を製造することにも使用されてもよい。
【産業上の利用可能性】
【0106】
本発明はスパッタリング装置および金属化構造体、特に半導体チップにおける金属化構造体を製造する方法に関する。
【符号の説明】
【0107】
1 金属化構造体
2 基板
4 TaN層
5 Ta層
【技術分野】
【0001】
本発明はスパッタリング装置および金属化構造体、特に半導体チップにおける金属化構造体を製造する方法に関する。
【背景技術】
【0002】
半導体チップ面接触開発は、チップの全体物理的サイズを減少させつつチップによってサポートされる回路の性能を増加させることを目指してきた。集積回路(ICs)における電力消費のような物理的限界およびこれまでより小規模でICを製造するプロセス技術は、横型デバイス密度をさらに増加させる代わりに、近年複数のチップを垂直方向に積層することで性能を強化させた。
【0003】
垂直方向に積層されるべき半導体チップはスルーシリコンビアを含み、前記垂直方向に積層された半導体チップ間の電気的接続を確立することもできる。このスルーシリコンビアは、回路要素の2層もしくはそれ以上の層を電気的接続する金属もしくは導体で充填もしくはメッキされる半導体チップ内の典型的に高いアスペクト比のホールである。
【0004】
これらの半導体チップは、この半導体チップの前面の上に製造された多数の導電層および誘電体層を典型的に含むマルチレベル再配線構造体を備えていてもよい。このマルチレベル再配線構造体は、半導体ボデー内で製造された集積回路構造体を前記チップのもっとも外側の前面のコンタクパッドトに接続させることを可能にする。多層金属化の異なった層の間で延在するビアの側壁の均一なカバレージも利用可能である。
【0005】
前記半導体チップの前記本体を介して延在するスルーシリコンビアのみならずマルチレベル再配線構造体の一部としてのビアは双方共に少なくとも、5:1のアスペクト比、あるいは少なくとも、10:1のアスペクト比、さらに将来可能であれば少なくとも、20:1のアスペク比を有することも可能である。アスペクト比はビアの高さとその幅の比を記述するために用いられる。 しかしながら、高いアスペクト比は、各側壁に渡る均一な幅を有する物質の層でビアの各側壁をカバーすることを困難にする。
【0006】
加えて、スルーシリコンビアのためのみならず、半導体チップの表面の上の再配線構造体を提供する金属化のためにアルミニウムの代わりに銅を使用することは、アルミニウムの抵抗率の約半分のみである抵抗率を銅が有しているので、熱の散逸もしくは消費における付加的な改善を可能にする。 しかしながら、銅はそれがシリコン内に拡散すると言う欠点を有し、もしもこれが生じた場合には、チップの集積回路に損傷させ得ることとなり、ひいてはその性能を損なう可能性がある。
【0007】
米国特許第6,911,124 B2および米国特許第7,253,109 B2は、シリコン基板への銅の拡散を防止することを目的とする下方のTaあるいはTaNx層、中間TaNシード層、および上方のTa層を含む構造体を開示している。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】米国特許第6,911,124号明細書
【特許文献2】米国特許第7,253,109号明細書
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、タンタル金属は2個の結晶相すなわち、低抵抗率(15ー60マイクロオームーcm)アルファー(体心立方)相、およびより高い抵抗率(150ー210マイクロオームーcm)ベーター(正四角)相を有している。前記アルファー相は、その低い抵抗率に基づく電子的応用のため、障壁としての使用できるのでベーター相より望ましい。しかしながら、より高い抵抗率ベーター相が形成される事態を避けるために、被着条件は慎重に制御されなければならない。
【0010】
それ故、低い抵抗率で信頼性が高く被着され得ると共に、銅配線を用いた使用に適している半導体チップ用の金属化構造体を提供することが望ましい。
【課題を解決するための手段】
【0011】
この金属化構造体を被着(デポジッション:堆積)する方法は、基板を用意し、前記基板の上にTaN層を被着する工程と、続いてタンタル層をTaN層の上に被着する工程を含む。スパッタされるべきタンタルから前記基板上へ少なくとも部分的に形成されるターゲットを提供し、窒素および不活性ガスを含むスパッタリングガスを供給し、さらに複数のパルスで陽極と前記ターゲットを含む陰極間に電力を印加することによってこのすることによりこのTaN層が被着される。パルス化された電力は、高い電流および低いデューティサイクルで印加され、特にこのパルスは10Hzから1000Hzの範囲の周波数と、さらに0.01%から20%の間のデューティサイクルを有し、前記ターゲット上において0.1A/cm2と10A/cm2の電流密度を生ずる。そして、ターゲットの表面に隣接した部位には、磁場が印加される。電力供給の各パルスの期間、タンタルは前記ターゲットから前記基板の上へ反応的にスパッタされTaNシード層を形成する。前記Ta層は不活性ガスを供給することによって、さらに複数のパルスで陽極と陰極との間に電力を印加することによって、TaNシード層の上に被着される。前記陰極は前記ターゲットを含んでいる。TaN層の被着によって、パルス化された電力は、高い電流および低いデューティサイクルで印加され、特にこのパルスは10Hzから1000Hzの範囲の周波数と、さらに0.01%と20%との間のデューティサイクルを有し、前記ターゲットの上で0.1A/cm2と10A/cm2電流密度を生ずる。更にまた、Ta層の被着の間、高い周波数信号は、前記基板を支持するぺデスタルに印加され前記基板に隣接して自己バイアスを生成する。電力供給の各パルスの間、タンタルは前記ターゲットから前記TaN層の上へタンタル層を形成する。
【0012】
銅相互配線を用いる場合に好ましく用いることができ、さらに物理蒸着法、特にスパッタリング、より特に高電流低デューティサイクルパルス化されたスパッタリング技法を用いてTaN/Taバリア層構造体を被着するTaN/Taバリア層構造体を被着する方法が提供される。
【0013】
この方法は低い抵抗率を有するタンタル層をTaNシード層の上に被着させることを可能にする。このタンタル層はアルファーTa、即ち低い抵抗率を有する体心立方体(bcc)構造を備えたタンタルから構成されてもよいし、アルファーTaを少なくとも95容量%含んでも良い。好ましい実施の態様においては、タンタル層はベーターTaおよびより高い抵抗率を示す四角形結晶構造を20容量%以下又は10容量%以下含んでもよい。また、タンタル層を被着する高電流、低いデューティサイクルのパルス化されたスッパタリング技法の使用は、低い抵抗率で金属化構造体を提供しつつ金属化構造体が全体としてより急速におよびコスト的に効率的に製造され得るように、層の厚さを減少させることが出来る。
【0014】
前記電源はDC電圧の複数のパルスを陽極と陰極との間に印加するDC電源であってもよい。既述したように、前記DC電圧の各パルスは、10Hzから1000Hzの範囲の周波数で、また0.01%と20%の間のデューティサイクルで印加され、前記ターゲット上の0.1A/cm2と10A/cm2の電流密度を生成する。
【0015】
ある実施の形態においては、前記高周波信号はTaNシード層の被着の間ペデスタルには印加されない。この方法はベーターTaすなわち四角形の結晶構造を有するタンタルの形成において更なる減少を促進させ、さらに金属化構造体の抵抗率を減少させる。この実施の態様はより薄いTaN層、たとえば5nm未満の厚さを有するTaN層を被着するために採用される可能性がある。
【0016】
しかしながら、実施の態様の中には、高周波信号がTaNシード層の被着の間ペデスタルに印加される。例えば、高周波信号は、TaNシード層例えば20nmの厚さを有するTaN層が被着される際印加されてもよい。
【0017】
ある実施の態様においては、前記高周波信号は前記電源のパルスと同期化される。この実施の形態は、高いアスペクト比を有する前記基版の上の、各特長のカバレージを改善する。
【0018】
ある実施の態様においては、TaN層の上にTa層を被着するために、高周波(rf)信号が最初に前記ペデスタルに印加される前に、前記電源が前記陽極と陰極との間に印加される。このことは、前記rf信号が前記ペデスタルに印加される前に前記基板上に薄い金属層を被着させる。この薄い金属層はシールドとして作用し、前記rf信号を印加することによって促進された基板に向けてのイオンの加速の結果生ずる可能性のある前記基板へのダメージを阻止するか、もしくは少なくとも減少させることができる。
【0019】
1つの実施の態様においては、Ta層の被着の間、前記電源の各パルスが陽極と陰極との間に印加される前に、前記高周波信号は開始される。前記電源が前記陽極と陰極の間に印加される間および前記陽極と陰極の間の電源のパルスが終了した後のある期間、前記高周波信号は次いで維持される。この高周波信号は前記陽極と陰極の間の電源のパルスが終了した後ある期間の満期の後のみ終了する。
【0020】
この方法は、例えば高いアスペクト比を有するビア等の三次元構造体のより均一なカバレージを可能にするのみならず前記Ta層の被着率における改善に結びつくことが判明した。
【0021】
前記高周波信号は約1MHzから約70MHzの範囲内の周波数を有してもよい。この高周波信号は、単一の高周波の信号を供給する電源によって提供されてもよい。この電源もまた調節可能である。例えば、この高周波電源としては、13MHzの信号を供給する電源が使用されてもよく、さらに12MHzから14MHzの範囲で調節される電源もまた使用可能である。
【0022】
前記電源の各パルスはある周波数を持ってもよく、すなわちTaN層および/もしくはTa層の被着の間、200Hzから600Hzの範囲でのパルス繰り返し率を有する可能性がある。この同じパルス繰り返し率は前記TaN層とTa層との双方を被着するために用いられてもよい。そうでなければ異なったパルス繰り返し率が前記TaN層とTa層に対して使用されてもよい。
【0023】
ある実施の態様においては、前記基板は、例えばシリコンウエハー等の半導体ウエハーである。実施の態様の中には、前記基板が少なくとも1個のビアを含み、さらにこのビアの各内面はTaN層とTa層で被覆される。前記方法は高いアスペクト比を有するビアの内面を前記TaN層とTa層で信頼性高く被覆するので、このビアは少なくとも10:1のアスペクト比を有してもよい。
【0024】
このビアは前記基板の本体を介して延在するようにもでき、さらにスルーシリコンビアであってもよい。このようなビアは、互いに垂直方向に積層されるべきシリコン基板、前記のようなシリコンチップもしくは集積回路デバイス内に設けられてもよい。
【0025】
更なる実施の態様において、前記ビアは基板の平面の上に配置された再配線構造体の一部を形成する。この再配線構造体は、数多くのインターリーブされた誘電体層および導電体層を含むマルチレベル再配線構造体であってもよい。各誘電体層は、前記半導体基板の各集積回路からコンタクトパッドを典型的に提供する最も外側の金属化層へ外方に導電相互接続構造体を導くように1個もしくはそれ以上のビアを含んでいてもよい。
【0026】
前記アルファータンタル相は、Taー層の被着の間基板に付加的な過熱を使用せず、さらにポスト被着アニーリングの使用なしで被着されてもよい。このことは高温によって引き起こされる基板へのダメージが回避され得る利点を有することとなる。1つの実施の態様において、前記基板へのダメージのリスクを更に低減するために、前記TaNシード層およびタンタル層との少なくとも1個の被着の間前記基板は冷却される。例えばスパッタリングガスあるいは例えばアルゴン等の不活性ガスのガスフローを、前記基板の背面に供給してこの基板の冷却を行うようにしてもよい。
【0027】
前記TaN層の厚さは、このTaN層が5nm未満、1nm未満もしくは約0.2nmの厚さを有するように各パルスの周波数、言い換えればパルス繰り返し周波数、電力パルスの期間および全体の被着時間の少なくとも一つを調整することによって調整されてもよい。
【0028】
更なる実施の態様においては、銅はTa層に被着される。銅はスパッタリングおよび/もしくは電気被着のような他の技法を用いて被着されてもよい。前記電気被着の場合、銅シード層はスパッタリングのような蒸気被着技法を最初に用いて被着されてもよい。
【0029】
また、高い電力インパルスマグネトロンスパッタリングのための装置を動作させて金属化構造体を製造する方法もある。 この装置はスパッタリングの間基板を支えるためのぺデスタルと、スパッタされるべきタンタルから前記基板の上へ少なくとも一部が形成されるターゲットの表面に隣接して、磁場を提供するための磁気的アセンブリと、複数のパルスで陽極と前記ターゲットを含む陰極の間に電力を印加するための第1の電源と、高周波信号を前記基板を支持するぺデスタルに印加して前記基板に隣接して自己バイアス場を生成するための、前記ぺデスタルに接続された第2の電源を備える。前記第1の電源の各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%から20%の間のデューティサイクルを有し、前記ターゲットの上で0.1A/cm2から10A/cm2の間の電流密度を生ずる。
【0030】
前記金属化構造体を製造するために、この装置は前記高周波信号がTaNシード層の被着の間、前記ペデスタルに印加されないように動作する。これに対し、前記高周波信号は前記TaNシード層の上のタンタル層の被着の間、前記ペデスタルに印加される。しかしながら、例えばDC電圧などパルス化された電源が、前記TaN層とTa層の双方の被着の間に前記陽極と陰極との間に印加される。このTaN層はある割合の窒素を含むスパッタリングガスを用いて反応性スパッタリングによって被着される。
【0031】
高電力インパルスマグネトロンスパッタリングのための装置を動作させる方法は、5nm未満の厚さ、さらには1nmから0.2nmの厚さを有するTaN層の上にアルファータンタル層を被着させることが可能である。このTaN層はパルス化された技法を用いて反応的にスパッタ被着される。この方法を用いて被着されたTaN層が生じて、上層に位置するTa層におけるベーターTaに渡るアルファーTaの成長を促進すると共に、低い抵抗率の金属化構造体の成長も促進する。第1の電源はDC電源であってもよい。第1の電源の各パルスの周波数は200Hzから600Hzの範囲内にあってもよい。
【0032】
本発明は、スパッタリングの間基板を支持するためのペデスタルと、スパッタされるべき導電物質から前記基板の上へ少なくとも一部分形成された少なくとも1個のターゲットと、このターゲットの表面に隣接して磁場を提供するための磁気的アセンブリとを備えるスパッタリング装置を提供することでもある。前記装置は複数のパルスで電力を印加するための第1の電源を更に含み、この陰極は前記ターゲットを含んでいる。この第1の電源は10Hzから1000Hzの間の周波数および0.01%と20パーセントの間のデューティサイクルを備えた各パルスを供給することができ、更に前記ターゲットの上で0.1A/cm2と10A/cm2の間の電流密度を生ずることが可能である。この装置はまた基板を支持するペデスタルへ高周波信号を印加して前記基板に隣接して自己バイアス場を生成する、ペデスタルに電気的に接続された第2の電源を含んでいる。この装置は更に前記ペデスタルに印加される高周波信号に前記第1の電源の各パルスを同期化させるための手段を含んでいる。
【0033】
前記ペデスタルに印加される高周波信号で前記陽極とターゲット間に印加される第1の電力の各パルスを同期化させることは、前記第1の電源の各パルスが前記ペデスタルに印加される前記高周波信号に同期化していない方法に渡るのみならず、前記ペデスタルに印加される高周波信号を印加することなしに前記第1の電力が印加される方法を用いることによって典型的に達成されるカバレージに比べて、高いアスペクト比を有する前記基板上の各特長のカバレージを改善する。それ故、この装置は高いアスペクト比、例えば少なくとも10:1のアスペクト比を有するビアの各内表面上へ例えば拡散バリア層等の被覆の被着のために特に適している。
【0034】
ある実施の態様においては、前記磁石アセンブリは回動自在である複数の磁石を備えている。この磁気的アセンブリは前記ターゲットの表面に隣接して磁場を提供するための電磁石を備えていてもよい。
【0035】
ある実施の態様において、前記第1の電源は周波数、すなわち10Hzから1000Hz、好ましくは200Hzから600Hzの範囲のパルス繰返し率、0.01%と20%の間のデューティサイクルを備えた複数のパルスで前記陽極とターゲットを横切ってDC電圧を供給すると共に、前記ターゲットの上の0.1cm2と10A/cm2との間の電流密度を生ずるDC電源である。前記第1の電源のパルス繰り返し周波数は調整可能であってもよい。
【0036】
更なる実施の態様においては、スパッタリング装置は前記ペデスタルに印可される前記高周波信号を調節するための手段を更に備えている。例えば、前記高周波信号は13MHzの周波数を有していてもよく、さらに12MHzと14MHzの範囲内で調節可能であってもよい。
【0037】
前記装置は、更に前記陽極と陰極の間に前記第1の電力の各パルスが印加される前に前記高周波信号を開始し、前記第1の電源が前記陽極と前記陰極との間に印加されている間、および前記陽極と陰極の間の第1の電源のパルスが終了した後のある期間前記高周波信号を維持し、さらに前記陽極と陰極との間の第1の電源のパルスが終了した後ある期間の満期の後のみ前記高周波信号を終了するための手段を備えていてもよい。
【発明の効果】
【0038】
低い抵抗率で信頼性が高く被着され得ると共に、銅配線を用いた使用に適している半導体チップ用の金属化構造体を提供される。
【図面の簡単な説明】
【0039】
【図1】図1は基板の上で反応的にスパッタされるTaNと、このTaNの上で成長されるアルファーTaを含む金属化構造体を示す。
【図2】図2はビアの各側壁をカバーする図1の金属化構造体を示す。
【図3】図3は図1および図2の金属化構造体を製造するために適した装置の概略図を示す。
【図4】図4は図1および図2の金属化構造体のタンタル層を被着するために使用される図3の装置を制御する方法を示す。
【図5】図5は窒素を添加する際の平均電力および電流のヒステリシスを示す。
【図6】図6は窒素を添加する際のHIPIMSパルスピーク電流のヒステリシスを示す。
【図7】図7は10nm TaNシード層の上に被着された600nmTa膜のシータ2シータXRDパターンを示す。
【図8】図8は図7の詳細図である。
【図9】図9は10nmTaNシード層の上に被着された600nmTa膜のXRDパターン(グレージング入射回折を用いたXRD)を示す。
【図10】図10は図9の詳細図である。
【図11】図11はRF信号を印加した場合と印加しない場合の被着されるTaNシード層に被着される2個の異なったTa層のXRDピークの比較を示す。
【図12】図12はRFバイアスが前記TaNシード層のスパッタリングの間印加される際の四角形の(ベーター)Ta(2シータ=33.3°におけるTa(002)ピーク)の形成を示す図11の詳細図を示す。
【図13】図13はアルファー相を示す2シータ=38、472°における(110)ピークのXRDパターンを示す。
【図14】図14は種々の厚さのTaNシード層上に成長される各600nmアルファーTa層の抵抗率を示す。
【図15】図15は,表1から表3を示す。
【発明を実施するための形態】
【0040】
各実施の態様が添付図面を参照して以下説明されるであろう。
【0041】
図1はこの実施の態様においてはシリコンチップである基板2の金属化構造体1の概略図を例示する。この金属化構造体1は前記シリコン基板2の上に位置するSiO2層3と、このSiO2層3の上に位置したTaN層4と、このTaN層4の上に位置したアルファータンタル層5を含んでいる。銅層は前記アルファータンタル層5の上に被着されてもよい。このTaN層4は5nm未満の厚さを有し、さらに0.2nm程度の薄い厚さを有してもよい。このタンタル層は600nmの厚さを有してもよい。
【0042】
タンタル系薄膜は耐火性金属およびその合金の化学的および熱的安定性に基づくCu金属化における拡散バリアおよび固着層として使用されてもよい。タンタル金属は2つの結晶相、すなわち低い抵抗率(15から60マイクロオームcm)アルファー(体心立方体)相およびより高い抵抗率(150から210マイクロオームcm)ベーター(四角形)相を有している。前記アルファー相のより低い抵抗率に基づき、前記ベーター相に比べて、このアルファー相は電子的な応用のためのより望ましいバリアである。
【0043】
図2は前面の平面8から延在するビア7を含む半導体ウエハー6の一部の概略図を例示する。TaN層4およびアルファーTa層5を含む図1に例示するような金属化構造体1は、前面の平面6並びにビア7の内面をカバーする。上層に位置する銅金属化構造体1はまた図2にも例示されている。実施の態様の中には、前記ビア7は前記シリコンウエハー6の厚さを介して延在しスルーシリコンビアを提供する。実施の態様の中には、前記ビア7は前記シリコンウエハー6の前面8の上のマルチレベル再配線構造体の誘電体層内に配置されたインターレベルビアを形成する。ある実施の態様の中には、前記ビアは少なくとも5:1、少なくとも10:1もしくは少なくとも20:1のアスペクト比を有する。
【0044】
図1および図2に例示した金属化構造体1は図3に例示したスパッタリング装置を用いて製造されてもよい。
【0045】
図3はHIPIMS(またHPPMS,高電力パルス化されたマグネトロンスパッタリング)呼ばれる高電力インパルスマグネトロンスパッタリング方法において使用される可能性のあるスパッタリング装置10の概略図を例示する。
【0046】
この装置10はまた、高周波信号の供給を基板に対して同期化させてターゲットを横切って印加されるDC電圧パルスの間最大DC電流と略同時に生ずる基板に隣接して最大自己バイアス電圧を生成する手段を含む。この特徴は前記金属化構造体1のタンタル層5を被着する際使用される。
【0047】
しかしながら、前記金属化構造体1のTaN層4の反応性スパッタ被着の間、高周波信号は印加されない。高周波信号の使用なしで前記TaN層を成長させることによって、アルファタンタル層は前記TaN層4の上により信頼性をもって成長され得ることが判明した。また前記TaN層の厚さは有意味的に増加する層の比抵抗率なしで1nm未満、さらに0.2nmまでも減少させることが出来る。このことは低い抵抗率を用いること並びに前記金属化構造体を信頼性が高くかつ急速に被着させることを可能にし、それ故コスト的に効率化が図られる。更に前記金属化構造体は銅系再配線構造体に適している。
【0048】
HIPIMS用の適切な装置および方法は、本明細書にその全体が参照として組み込まれている米国特許出願11/954‘507、米国特許出願11/954’490および米国特許出願60/982‘817に開示されている。この装置及び方法は、例えばシリコンウエハー等の半導体基板18内において形成されるシリコンビア16を介してソースもしくはターゲット12から略垂直な各側壁への導電物質を磁気的に強化されたスパッタリングのために使用してもよい。しかしながら、この装置及びこの装置を動作させる方法は、半導体チップの平面上、あるいは再配線金属化システムもしくはマルチレベル再配線システムの一部として前記構造体を被着するために用いられてもよい。
【0049】
前記HIPIMS技法において、非常に高い電力、例えば、最大数メガワットで、例えば、0.01%と10%との間低いデユテーサイクルで非常に短いパルスのパルス化プラズマを印加して90%以上の非常に高い金属蒸気のイオン化を達成する。改善された膜特性に加えて、HIPIMSは、イオン化された金属が電場よって加速可能であるという事実に基づき3次元特徴への方向的スパッタリングを許容する。この利点を用いて少なくとも10:1の高いアスペクト比を有するビアのビア内面をより均一に被覆する。HIPIMを実行するために適した装置は、図3および図4に例示されている。
【0050】
装置10は、半導体基板18の上への導電物質の被着が生ずることになる略密閉されたチャンバー24を画定する反応器ハウジング20を含んでいる。例えば、金属あるいは合金等の導電物質から製造されたペデスタル28は、前記チャンバー24内に露出すると共に、随意的に少なくとも一部がその中へ延在し、スパッタ被着動作の間チャンバー24内の適切な位置における前記半導体基板を支持する。
【0051】
この実施の態様においては、前記基板は半導体基板18、特にチャンバー24内でペデスタル28に置かれている頂部平面32および底部平面34を有する略平面シリコンウェファである。このシリコン基板18内に形成された各ビア16は、頂部平面32において開口され、さらにペデスタル平面30によって閉塞でき、深さ方向Dに沿って半導体基板18内に部分的に延在する閉鎖端部としての一般的にU型の断面を形成できる。 各側壁14はビア16の内部の周縁を画定する。各側壁14は前記ビア16の幅wに相対的に前記半導体基板18内へ深さDへ延在し、前記ビア16に少なくとも10:1のアスペクト比として一般的に言及される前記ビア16を与える。各アスペクト比はここではビア16の幅に対するビア16の深さの比として表現される。
【0052】
前記装置10は、 前記ビア16の各側壁14および基部等のビア16の内部表面を含む前記基板の上にスパッタ被着されるべき導電物質の形成されたターゲット12の露出面に隣接した複数の回転可能な磁石を含む磁気的アセンブリを含んでいる。前記磁気的アセンブリ36によって生成される磁場は前記ターゲット12の露出面40の近くもしくは随意的にその上でプラズマを提供する。この実施の態様では、前記ターゲット12はタンタルを含む。
【0053】
反応性スパッタリングガス、例えば、N2等がガス源から供給され、例えばアルゴン等の不活性ガスが、ガス源42から供給され、コントローラ44に作動的に接続されている質料フローコントローラを介してチャンバー24内に供給される。
【0054】
前記装置10は接地と前記ターゲット12を含む負方向にバイアスされた陰極とを横切って前記ターゲット12に電気的に接続されたDC電源を備えたHIPIMS発生器46を更に含んでいる。プラズマはガスをチャンバー24内へ流すと共に、選択的にDC電圧を印加することによりガスを発火させてプラズマ化にすることにより創始される。
【0055】
前記装置10は、前記ペデスタル28へ高周波数信号を供給すると共に、スパッタリング動作の間前記ペデスタル28に支持された半導体基板18に隣接してDC自己バイアス場を発生するため、前記ペデスタル28に電気的に接続されたrf電源48を更に含んでいる。このDC自己バイアス場は、基板18に垂直な方向に前記ターゲット12から放出される導電物質のイオン加速にとって有効であり、かくして少なくとも10:1の高いアスペクト比を有するビア16の各側壁14への導電物質のスパッタリングを促進させる。前記高周波数信号は、例えば、1MHzと70MHzの範囲内の周波数を有することも可能である。
【0056】
前記装置はrf電源48からの高周波数信号の周波数を調節するための周波数チューナを随意的にさらに含んでいる。
【0057】
ペデスタル28に印加される高周波数信号及び接地とターゲット12を横切って印加されるDC電源のパルスは、同期化部50によって互いに同期化されてもよい。
【0058】
図1および図2に例示される金属化構造体を製造するためには、TaN層4は前記装置10を用いた反応性スパッタリングによって被着され、接地と高い電流および低いデユテーサイクル有するターゲットとを横切って複数のパルスで電力を供給する。パルス化された電源、特にパルス化されたDC電圧が前記陽極もしくは接地とターゲット12との間に印加され、このターゲット12からタンタルを除去する。このタンタルは、TaN層4が基板の上に被着されるように窒素スパッタリングガスと反応され得る。しかしながら、TaN層4の被着の間、前記高い周波数信号は印加されない。
【0059】
上層に位置するタンタル層5のスパッタリングの間、高周波数信号はペデスタル28に印加され、さらに図4に例示されるパルス化されたDC電圧に同期化される。
【0060】
図4はタンタル層5を被着する装置10を用いたスパッタリング法を例示する。図4は、時間の関数として、接地とターゲット12とを横切って確立される電圧VDCと、ペデスタル28に印加される高周波数信号HFと、dc電流IDCと、およびDC電圧のパルスが波形ZLによって記述されるDC電源によって印加される全体の負荷の可変プラズマインピーダンス部分とを例示する。
【0061】
要約すると、ペデスタル28への高い周波数信号HFの伝送は、DC電圧パルスの印加の前に開始し、DC電圧パルスの印加の間継続し、DC電圧パルスが継続しなくなった後終了する。前記高周波数信号は、接地とターゲット12とを横切って印加されるDC電圧パルスの全体の期間、前記ペデスタル28へ略同時に供給されると言える。t1とt3との間に印加されるdc電圧のパルスは、例えば約130ミリ秒の期間を有してもよい。複数のDC電圧パルスおよびペデスタル28へ供給される前記高周波数信号は繰り返し印加され、ターゲット12からビア16の各側壁14の上へ物質をスパッタする。
【0062】
より詳しくは、図4のグラフの領域Aにおいて、本実施の態様ではdc電源であるHIPIMS発生器46によって陽極とターゲット12とを横切って最初に確立されず、そして高周波数信号はペデスタル28に最初に供給されつつあることはない。それ故、もし必要なら、チャンバー24内で発火されることはほとんどなく、そして任意のそのようなプラズマは比較的高いインピーダンスを有する高密度プラズマである。
【0063】
陽極とターゲット12とを横切ってdc電源46からのdc電圧のパルスの確立に先立ち、可変RF電源48からペデスタル28への高周波数信号の供給は時間t0で開始される。図4における波形HFは、前記可変RF電源48の高周波数信号の電力を示している。前記基板18への高周波数信号の供給は、前記基板18上で自己バイアス化された場を発生する。
【0064】
時間t0に続いて、dc電源46からのdc電圧のパルスが、陽極とターゲット12とを横切って図4の横軸に沿ってゼロ秒として示される時間t1で印加され、チャンバー24内のプラズマを発火する。前記dc電源56によって印加されるdc電圧はVDCとして図において図示されている。
【0065】
前記dc電源46によって供給されるdc電流は、それが時間t2で最大に達するまで、少なくとも部分的にプラズマ密度を増加させること、従ってプラズマのインピーダンスを低下させることに基づき時間に渡り時間t1から増加する。増加するdc電流は図4における波形IDCによって図示される。dc電圧のパルスは、dc電源46によって印加される全体の負荷の可変プラズマインピーダンス部分が図4において、波形ZLによって図示されている。
【0066】
前記dc電源46からのdc電圧のパルスとRF電源48からの高周波数信号との双方は、時間t3において、dc電源46からのdc電圧が陽極もしくは接地とターゲット12とを横切って印加されることが停止されるまで、図4において例示されるパルスサイクルの期間全体に及んで印加される。
【0067】
従って、前記dc電流はその最大から徐々に減少し、さらに電圧パルス用のdcの応用に先立ち、存在していたdc電流に近づく。しかしながら、時間t3において、dc電圧が連続しなくなると、前記高周波数信号はRF電源48からのペデスタル28へなお供給されつつある。
【0068】
複数のdc電圧パルスは、0.5%から約10%の範囲内でのデユテーサイクルで陽極とターゲット12との間で繰り返し印加されるようになっている。各dc電圧パルスは、ペデスタル28へ供給される高周波数信号のパルスによって完全に重なる。かくして、この高周波数信号は、前記ペデスタル28への高周波数信号の供給がdc電圧パルスの応用の前に開始し、さらにdc電圧パルスの除去に引き続いて継続しなくなるように約2%から12%の範囲内のデユテーサイクルを有する各パルスで前記ペデスタル28へ繰り返し供給される。
【0069】
本装置および方法を使用すると、タンタルの非常に密度の高い層を高いアスペクト比を有するスルーシリコンに印加することが可能であることが判明した。この方法は、米国特許出願11/954‘507に開示された従来の方法に比べて、ビア16の頂部の厚さをそのペデスタルの厚さと比較することによって、各側壁14の被覆の均一性の望ましい改善となる。
【0070】
[製造例]
以下の実施の態様および実施例において、金属化構造体1は、図1に例示されるようにTa/TaN/SiO2/Si層シークエンスを有し、厚さ725マイクロmの8インチの直径の酸化シリコンウェファの上で製造された。TaNが基板の上、特に基板の上に被着されたSiO2層の上に先ずは反応的にスパッタされる。その後、アルファーTaがTaN層の上にスパッタ被着される。
【0071】
前記Ta/TaN構造体は、以下の条件で回転磁石アレイを備えた単一基板ツール(いわゆるクラスターツール)内でHIPIMSによって被着された。
【0072】
ターゲット:Ta
【0073】
ターゲット直径:300mm
【0074】
ターゲット/基板直径:50mm
【0075】
ターゲット面積:700cm2
【0076】
表1に要約されたようなプロセスパラメータの比較的広い範囲を備えたいくつかのプロセスが調査された。
【0077】
TaNシード層に対して、調査された条件の範囲は以下のようである:
【0078】
スパッタリング時間:1〜15s、厚さ:0.2〜20nm、Uset:550〜1000V、Pavg:1〜8kW、周波数:250〜500Hz、パルス長:60〜200マイクロs、パルスピーク電流:70ー600A、RFーバイアス:0ー300V、N2−フロー:45ー100sccm、Ar−フロー:30ー150sccm、Arバックガスフロー:5ー12sccm
【0079】
Ta層に対して、調査された条件の範囲は以下のようである:
【0080】
スパッタリング時間:80ー195s、厚さ:600nm、Uset:550ー1000V、Pavg:7.8−18.5kW、周波数:250ー500Hz、パルス長:60ー200マイクロs、パルスピーク電流:300ー1250A、RF−バイアス:20ー300V、N2−フロー:0sccm、Ar−フロー:30ー150sccm、Arバックガスフロー:5ー12sccm
【0081】
Si/SiO2/TaNp/Ta構造体を有するサンプルの比抵抗率18ー28マイクロΩcm(マイクロオームセンチメーター)の範囲に存在するように測定された。
【0082】
条件の全てに対して、アルファー相を得るために調査された意図的な付加基板過熱は要求されなかった。ある実施の態様においては、各基板は5ー12sccmArバックガスフローによって冷却さえされた。それ故、温度に敏感な誘電体物質を損傷する危険性が回避される。
【0083】
窒素を添加しつつTaがスパッタされる際のヒステリシスは典型的に非常に小さい。このことは前記HIPIMSプロセスのために理解することが可能である。図5および図6において、平均電力/平均電流およびパルスピーク電流は、窒素の流れが増加および減少するにつれてそれぞれプロットされる。この特定の実施例においては、電圧は550Vの一定値に設定されている。図5および図6は窒素の流速と、平均電力、平均電流およびパルスピーク電流との間にある関係が存在していることを例示している。より高い流速に対して平均電力および平均電流およびパルスピーク電流は増加する。このようにして、被着速度はターゲットに印加される電圧を変化させる代わりに窒素の流れを変えることによって制御可能である。
【0084】
始めにTaNシード層が反応性スパッタリングによって被着される。Taが基板に直接スパッタされる場合、それは結晶学的なベーター層において成長する。このシード層の上にはHIPIMSによってもまたアルファーTaがスパッタされる。
【0085】
被着されたフィルム内のアルファーTaもしくはベーターTaの存在は2つのやり方で調査された。
【0086】
アルファー層とベーター層の間の抵抗率における大きな変化に基づき採用された主たる測定技法はシート抵抗率であった。比抵抗率は膜の抵抗を測定する4点プローブマッピングシステムおよび膜の厚さを測定するステッププロファイラーを用いて決定された。ここに記述した法方によって被着されたフィルムは18から28マイクロΩcmの範囲内の抵抗率を持つように典型的に判明されたものであり、これは拡散がアルファー層において被着されたことを示している。
【0087】
第2に、X線拡散(XRD)技法を用いて、形成された結晶相を検証した。各サンプルのX線拡散ピークは、アルファーTa拡散ピーク位置(2シータ)において位置している。
【0088】
サンプルの中には、アルファーTaの存在が透過型電子顕微鏡におけるナノ拡散によってもまた確認された。
【0089】
図7は10nmTaNシード層の上へ被着された600nmTa膜を含むシリコンウェファために取られたシータ2シータXRDパターンを例示する。
【0090】
図8は図7の一部の詳細図を例示する。図8は種々の厚さの、特に5、10および15nmの厚さを用いて、3個の異なったTaNシード層の上に被着された600nmTa層に対して測定された(110)の比較を例示する。ピーク強度は5nmTaNの厚さの最低TaNシード層に対して最大であり、さらにピーク強度は15nmTaNのTaNシード層に対して最低である。
【0091】
図9は10nmTaNシード層の上へ被着された600nmTa膜に対するグレージング入射回折を用いて得られたXRDパターンを例示する。
【0092】
図10は5nm、10nm、15nmの厚さを有するTaN層へ被着された3個の600nmTa膜から得られた図9の(100)ピークを例示する。
【0093】
TaNシード層の被着の間RF−バイアスの応用は、TaNシード層の上に被着されたタンタル層の構造に影響を与えるように判明した。RFーバイアスがTaNシード層の被着の間印加された場合、タンタル層のベーター相の比率が増加するよう判明した。しかしながら、RF−バイアスがTaNシード層の生長の間印加されない場合、頂部の上に被着されたタンタル層内で観察されたアルファータンタル相の比率が増加するよう観察され、さらにベータタンタル相の比率が減少するよう観察された。このことは図11および図12における二つの実施の態様のために例示される。
【0094】
前記シード層が非常に薄い寸法まで減少されると、TaNシード層の被着の間RF−バイアスの応用は、シード層の上の四角形ベーターTa,もしくはより詳しくはアルファー相およびベーター相の混合物を開始するよう現れる。図11および図12は、反応性スパッタリングによる被着の間、ペデスタルに印加されるrf信号を用いて被着されたTaNシード層に成長されるTaー膜内のベーターTaの部分成長を例示する。
【0095】
図11は、ペデスタルに印加されたRFバイアスを用いた場合および用いない場合のTaNシード層に被着された2個の異なったTa層に対して得られたシータ2シータXRDパターンの比較を例示する。
【0096】
図12は、TaNシード層の被着の間RFバイアスが印加される際、2シータ=33°におけるTa(002)ピークの出現に基づく四角形(ベータ)Taの形成を示す図11の領域の詳細図を例示する。下層に位置する急峻なピークは、前記Si基板(Si(100))から現れる。前記(002)ピークは、ペデスタルへRF信号を印加することなしに被着されたTaNシード層の上に成長される膜内では観察されない。
【0097】
以下の各実施例は本発明を更に例示するように意図され、いかなるやり方でも本発明の範囲を限定するように意図されていない。
【実施例1】
【0098】
表2にリストアップされたプロセスは、3.9x10ー6のプロセス圧力でスパッタされた。TaNシード層の被着のために要求されないけれども、50VのRF−バイアスが印加された。
【0099】
23マイクロΩcmの比抵抗率が、この膜のための4点プローブマッピング方式によって測定された。前記タンタルの(100)ピークに割り当てることが可能である図13に例示したシータ=38.472°におけるXRDピークと一緒に、実施例1の結晶学的相がアルファー(bcc)Taにおいて特徴づけられた。
【実施例2】
【0100】
以下の実施例において、TaNシード層の厚さが変化される。HIPIMSが使用される場合、TaNシード層が0.2nmの最小まで減少可能である。各被着条件は表3に概要が記載されている。
【0101】
7.5nmシード層に対して、我々は500Hzで15sスパッタリングを行った。スパッタリング時間10sおよび5sに減少させることによって、我々は5nmおよび2.5nmのTaN層を被着した。1.25nmまで減少させるために、スパッタリング時間を5sにしたままにすることにより、パルス周波数を500Hzから250Hzに半分にした。我々は500Hzのパルス周波数で2s間プロセスチャンバー内へN2のフラッシュを印加することにより0.5nmのTaN層を被着した。最後に、約0.2nmの厚さが250Hzのパルス周波数で2s間スパッタリングすることにより得られた。
【0102】
図14は7.5nmから0.2nmの範囲内で異なった厚さを有するTaNシード層の上に被着された600nmアルファーTa層の比抵抗率を例示する。7.5nmから0.5nmの厚さを有するTaNシード層に対して、タンタル層の抵抗率は20マイクロΩcm以下のままであった。タンタル層の抵抗率は、0.2nmの厚さを有するTaNシード層の上に被着された層に対して35マイクロΩcmをまさに超えてわずかに増加した。
【0103】
これらのプロセスも、またTaNシード層を被着するためのRF−バイアスを用いることなくアルファーTaを成長させることによって進展させられた。RF−バイアスを印加することによって、加速されたイオンはその上にシード層が被着されつつある構造体および各層を可能に損傷させる事ができる。PVDの代わりにHIPIMSを印加することによって、前記シード層を被着するためにRFバイアスは必要とされない。アルファーTaの被着のための0.2nmTaNシード層を用いてさえ、アルファ−Taが成長される。RF−バイアスなしで金属化の第1の層を製造することは基板およびデバイスの損傷を避けるという利点がある。
【0104】
更なる実施の態様においては、rf信号がペデスタルに印加される前のある期間電力がターゲットに印加される。このことは、前記rf信号が印加される際、シールドとして作用すると共に、基板への損傷を阻止する基板上へ薄い金属層を被着する事を可能にする。一度前記rf信号が印加されると、上述した各実施の態様の一つによれば、このrf信号は前記ターゲットに印加されるパルス化された電源に同期化されてもよい。
【0105】
この方法は、例えば少なくとも10:1のアスペクト比を備えたスルーシリコンビアを被覆するために使用されてもよい。ここで、ビアの側壁およびベースカバレッジは、本明細書で記載した各実施の態様の一つによる金属化構造体及び方法を用いてビア内におけるアルファーTaの成長を非常に薄いTaNシード層が可能にするように高いアスペクト比を備えた各ビア内において有意味的に減少させる。この方法は、集積回路を備えた半導体チップのマルチレベル再配線構造体のための拡散キャリア構造体を製造することにも使用されてもよい。
【産業上の利用可能性】
【0106】
本発明はスパッタリング装置および金属化構造体、特に半導体チップにおける金属化構造体を製造する方法に関する。
【符号の説明】
【0107】
1 金属化構造体
2 基板
4 TaN層
5 Ta層
【特許請求の範囲】
【請求項1】
基板を用意し、
前記基板上にスパッタリングされるタンタルの少なくとも一部によりターゲットを提供することによりTaN層を被着し、
窒素および不活性ガスを含むスパッタリングガスを提供し、
複数のパルスで陽極と陰極との間に電力を印加し、当該陰極は前記ターゲットを含み、ここで10Hzから1000Hzの範囲の周波数でさらに0.01%と20%の間のデューティサイクルで各パルスが印加され、そして前記ターゲット上に0.1A/cm2以上10A/cm2以下の電流密度を生じ、
前記ターゲットの表面に隣接した磁場を印加し、
前記電源の各パルスの間、前記ターゲットから前記基板の上へ反応的にタンタルをスパッタリングしてTaNシード層を形成し、
前記ターゲットの表面に隣接した磁場を提供することによって、前記TaNシード層の上へTa層を被着し、
不活性スパッタリングガスを供給し、
複数のパルスで陽極と陰極との間に前記電力を印加し、当該陰極は前記ターゲットを含み、ここで各パルスは10Hzから1000Hzの範囲の周波数でさらに0.01%と20%の間のデューティサイクルで各パルスが印加され、そして前記ターゲットの上で0.1A/cm2と10A/cm2との間の電流密度を生じ、
前記ターゲットの表面に隣接した磁場を印加し、
前記基板を支持するペデスタルに高周波信号を印加し前記基板に隣接して自己バイアス場を発生させ、
前記電源の各パルスの間前記ターゲットから前記TaN層の上にタンタルを被着させタンタル層を形成する金属化構造体を被着する方法。
【請求項2】
前記高周波信号は前記TaNシード層の被着の間前記ペデスタルに印加されない請求項1記載の方法。
【請求項3】
前記TaN層の上に前記Ta層を被着するために、前記高周波信号が最初に前記ペデスタルに印加される前に前記陽極と陰極の間に前記電源が印加される請求項1又は2に記載の方法。
【請求項4】
前記高周波信号は前記電源の前記各パルスと同期がとられている請求項1から3のいずれか一つに記載の方法。
【請求項5】
前記Ta層の被着の間、前記陽極と前記陰極との間に前記電源の各パルスが印加される前に前記高周波信号の印加が開始され;前記陽極と前記陰極の間に前記電源が印加されている間および前記陽極と前記陰極との間の電源のパルスが終了した後一定の期間、前記高周波信号の印加が維持され;さらに前記陽極と陰極との間の電源のパルスが終了した後一定の期間の満期の後のみ前記高周波信号の印加が終了する請求項1から3のいずれか一つに記載の方法。
【請求項6】
前記高周波信号は、約1MHzから約70MHzの範囲内の周波数を有する請求項1から5のいずれか一つに記載の方法。
【請求項7】
前記TaNシード層と前記Ta層の少なくとも一つを被着するため前記陽極と前記陰極との間に供給される前記電力の各パルスは200MHzから600MHzの範囲内である請求項1から6のいずれか一つに記載の方法。
【請求項8】
前記基板はシリコンウェファである請求項1から7のいずれか一つに記載の方法。
【請求項9】
前記基板は少なくとも1個のビアを含み、当該ビアの各内表面は前記TaN層と前記Ta層で被覆される請求項1から8のいずれか一つに記載の方法。
【請求項10】
前記ビアは少なくとも10:1のアスペクト比を有する請求項9項に記載の方法。
【請求項11】
前記ビアは前記基板の本体を通過して延在する請求項9又は10に記載の方法。
【請求項12】
前記ビアは前記基板の平面の上に配列されている書き込み構造体の一部を形成する請求項9又は10に記載の方法。
【請求項13】
前記タンタル層は体心立方体結晶構造を有する請求項1から132のいずれか一つに記載の方法。
【請求項14】
前記TaNシード層および前記タンタル層の少なくとも一個の被着の間前記基板を更に冷却する請求項1から13のいずれか一つに記載の方法。
【請求項15】
ガスフローが前記基板の後背に供給され、前記基板の冷却を提供する請求項14に記載の方法。
【請求項16】
前記パルス繰り返し周波数、前記期間および被着時間の少なくとも1個を調整して、5nm未満、1nm未満もしくは約0.2nmの厚さで前記TaN層を被着する事を特徴とする請求項1から15のいずれか一つに記載の方法。
【請求項17】
前記Ta層の上に銅を更に被着する事を特徴とする請求項1から16のいずれか一つに記載の方法。
【請求項18】
スパッタリングの間基板を支持するためのペデスタルと、
前記基板の上にスパッタされるべきタンタルから少なくとも一部が形成されるターゲットの表面に隣接して磁場を提供するためのアセンブリと、
複数のパルスで陽極と陰極との間に電力を印加するための第1の電源と、前記陰極は前記ターゲットを含み、当該陰極は前記ターゲットを含み、前記各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%と20%の間のデューティサイクルを有し、そして前記ターゲットの上で0.1A/cm2と10A/cm2との間の電流密度を生じ、
前記基板を支持するペデスタルに高周波信号を印加し前記基板に隣接して自己バイアス場を発生する第2の電源とを備え、ここで前記金属化構造体を製造するために、TaNシード層の被着の間前記高周波数信号は前記ペデスタルに印加されず、さらに前記TaNシード層の上へタンタル層の被着の間前記高周波数信号が前記ペデスタルに印加される金属化構造体を製造する装置を動作させる方法。
【請求項19】
前記Ta層の上に前記Ta層を被着するために、前記第1の電源からの電力は、前記高周波数信号が最初に前記ペデスタルに印加される前、前記陽極と前記陰極との間に印加される請求項18に記載の方法。
【請求項20】
前記高周波信号は前記第1の電源の前記各パルスと同期がとられている請求項18又は19に記載の方法。
【請求項21】
前記Ta層の被着の間、前記陽極と前記陰極との間に前記第1の電源の各パルスが印加される前に前記高周波信号の印加が開始され;前記陽極と前記陰極の間に前記第1の電源が印加されている間および前記陽極と前記陰極との間の第1の電源のパルスが終了した後ある期間、前記陽極と前記陰極の間に前記第1の電源が印加されている間、前記高周波信号の印加が維持され;さらに前記陽極と前記陰極との間の第1の電源のパルスが終了した後ある期間の満期の後のみ前記高周波信号の印加が終了する請求項18から20のうちいずれか一つに記載の方法
【請求項22】
前記高周波信号は、約1MHzから約70MHzの範囲内の周波数を有する請求項18から21のいずれか一つに記載の方法。
【請求項23】
前記第1の電源の前記各パルスは200MHzから600MHzの範囲内の周波数を有する請求項18から22のいずれか一つに記載の方法。
【請求項24】
アルファータンタル層が前記TaNシード層の上に被着される請求項18から23のいずれかひとつに記載の方法。
【請求項25】
前記基板は、前記TaNシード層と前記Ta層の少なくとも1個の被着の間冷却される請求項18から24のいずれかひとつに記載の方法。
【請求項26】
前記第1の電源はDC電源であり、DC電圧の各パルスは前記陽極と前記陰極との間に印加される請求項18から24のいずれかひとつに記載の方法。
【請求項27】
スパッタリングの間基板を支持するためのペデスタルと、
前記基板上にスパッタされる導電物質から少なくとも一部形成される少なくとも1個のターゲットと、
前記ターゲットの表面に隣接して磁場を提供するための磁気的なアセンブリと、
複数のパルスで陽極と陰極との間に電力を供給するための第1の電源と、前記陰極は前記ターゲットを含み、ここで前記各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%と20%の間のデューティサイクルを有し、前記基板を支持するペデスタルに高周波信号を印加し、前記基板に隣接して自己バイアス場を発生させるための第2の電源と、
前記第1の電源の前記各パルスを前記ペデスタルに印加される前記高周波信号と同期化させるための手段とを備えた装置。
【請求項28】
前記磁石アセンブリは複数の磁石を備えている請求項27に記載の装置。
【請求項29】
前記磁石アセンブリの前記各磁石は回転可能である請求項28に記載の装置。
【請求項30】
前記第1の電源はDC電源である請求項27から29のいずれか一つに記載の装置。
【請求項31】
前記第1の電源の前記パルス繰り返し周波数は調整可能である請求項27から30のいずれか一つに記載の装置。
【請求項32】
前記ペデスタルに印加される前記高周波信号を調節するための手段を更に備えてなる請求項27から31のいずれか一つに記載の装置。
【請求項33】
前記第1の電源の各パルスが前記陽極と前記陰極との間に印加される前に前記高周波信号を開始し;前記第1の電源が前記陽極と前記陰極との間に印加されている間および前記陽極と前記陰極との間の第1の電源の前記パルスが終了した後ある期間前記高周波信号を維持し;前記陽極と前記陰極との間の前記パルスが終了した後ある期間の満期の後のみ前記高周波信号を終了させるための手段を前記装置が備えてなる請求項27から32のいずれか一つに記載の装置。
【請求項1】
基板を用意し、
前記基板上にスパッタリングされるタンタルの少なくとも一部によりターゲットを提供することによりTaN層を被着し、
窒素および不活性ガスを含むスパッタリングガスを提供し、
複数のパルスで陽極と陰極との間に電力を印加し、当該陰極は前記ターゲットを含み、ここで10Hzから1000Hzの範囲の周波数でさらに0.01%と20%の間のデューティサイクルで各パルスが印加され、そして前記ターゲット上に0.1A/cm2以上10A/cm2以下の電流密度を生じ、
前記ターゲットの表面に隣接した磁場を印加し、
前記電源の各パルスの間、前記ターゲットから前記基板の上へ反応的にタンタルをスパッタリングしてTaNシード層を形成し、
前記ターゲットの表面に隣接した磁場を提供することによって、前記TaNシード層の上へTa層を被着し、
不活性スパッタリングガスを供給し、
複数のパルスで陽極と陰極との間に前記電力を印加し、当該陰極は前記ターゲットを含み、ここで各パルスは10Hzから1000Hzの範囲の周波数でさらに0.01%と20%の間のデューティサイクルで各パルスが印加され、そして前記ターゲットの上で0.1A/cm2と10A/cm2との間の電流密度を生じ、
前記ターゲットの表面に隣接した磁場を印加し、
前記基板を支持するペデスタルに高周波信号を印加し前記基板に隣接して自己バイアス場を発生させ、
前記電源の各パルスの間前記ターゲットから前記TaN層の上にタンタルを被着させタンタル層を形成する金属化構造体を被着する方法。
【請求項2】
前記高周波信号は前記TaNシード層の被着の間前記ペデスタルに印加されない請求項1記載の方法。
【請求項3】
前記TaN層の上に前記Ta層を被着するために、前記高周波信号が最初に前記ペデスタルに印加される前に前記陽極と陰極の間に前記電源が印加される請求項1又は2に記載の方法。
【請求項4】
前記高周波信号は前記電源の前記各パルスと同期がとられている請求項1から3のいずれか一つに記載の方法。
【請求項5】
前記Ta層の被着の間、前記陽極と前記陰極との間に前記電源の各パルスが印加される前に前記高周波信号の印加が開始され;前記陽極と前記陰極の間に前記電源が印加されている間および前記陽極と前記陰極との間の電源のパルスが終了した後一定の期間、前記高周波信号の印加が維持され;さらに前記陽極と陰極との間の電源のパルスが終了した後一定の期間の満期の後のみ前記高周波信号の印加が終了する請求項1から3のいずれか一つに記載の方法。
【請求項6】
前記高周波信号は、約1MHzから約70MHzの範囲内の周波数を有する請求項1から5のいずれか一つに記載の方法。
【請求項7】
前記TaNシード層と前記Ta層の少なくとも一つを被着するため前記陽極と前記陰極との間に供給される前記電力の各パルスは200MHzから600MHzの範囲内である請求項1から6のいずれか一つに記載の方法。
【請求項8】
前記基板はシリコンウェファである請求項1から7のいずれか一つに記載の方法。
【請求項9】
前記基板は少なくとも1個のビアを含み、当該ビアの各内表面は前記TaN層と前記Ta層で被覆される請求項1から8のいずれか一つに記載の方法。
【請求項10】
前記ビアは少なくとも10:1のアスペクト比を有する請求項9項に記載の方法。
【請求項11】
前記ビアは前記基板の本体を通過して延在する請求項9又は10に記載の方法。
【請求項12】
前記ビアは前記基板の平面の上に配列されている書き込み構造体の一部を形成する請求項9又は10に記載の方法。
【請求項13】
前記タンタル層は体心立方体結晶構造を有する請求項1から132のいずれか一つに記載の方法。
【請求項14】
前記TaNシード層および前記タンタル層の少なくとも一個の被着の間前記基板を更に冷却する請求項1から13のいずれか一つに記載の方法。
【請求項15】
ガスフローが前記基板の後背に供給され、前記基板の冷却を提供する請求項14に記載の方法。
【請求項16】
前記パルス繰り返し周波数、前記期間および被着時間の少なくとも1個を調整して、5nm未満、1nm未満もしくは約0.2nmの厚さで前記TaN層を被着する事を特徴とする請求項1から15のいずれか一つに記載の方法。
【請求項17】
前記Ta層の上に銅を更に被着する事を特徴とする請求項1から16のいずれか一つに記載の方法。
【請求項18】
スパッタリングの間基板を支持するためのペデスタルと、
前記基板の上にスパッタされるべきタンタルから少なくとも一部が形成されるターゲットの表面に隣接して磁場を提供するためのアセンブリと、
複数のパルスで陽極と陰極との間に電力を印加するための第1の電源と、前記陰極は前記ターゲットを含み、当該陰極は前記ターゲットを含み、前記各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%と20%の間のデューティサイクルを有し、そして前記ターゲットの上で0.1A/cm2と10A/cm2との間の電流密度を生じ、
前記基板を支持するペデスタルに高周波信号を印加し前記基板に隣接して自己バイアス場を発生する第2の電源とを備え、ここで前記金属化構造体を製造するために、TaNシード層の被着の間前記高周波数信号は前記ペデスタルに印加されず、さらに前記TaNシード層の上へタンタル層の被着の間前記高周波数信号が前記ペデスタルに印加される金属化構造体を製造する装置を動作させる方法。
【請求項19】
前記Ta層の上に前記Ta層を被着するために、前記第1の電源からの電力は、前記高周波数信号が最初に前記ペデスタルに印加される前、前記陽極と前記陰極との間に印加される請求項18に記載の方法。
【請求項20】
前記高周波信号は前記第1の電源の前記各パルスと同期がとられている請求項18又は19に記載の方法。
【請求項21】
前記Ta層の被着の間、前記陽極と前記陰極との間に前記第1の電源の各パルスが印加される前に前記高周波信号の印加が開始され;前記陽極と前記陰極の間に前記第1の電源が印加されている間および前記陽極と前記陰極との間の第1の電源のパルスが終了した後ある期間、前記陽極と前記陰極の間に前記第1の電源が印加されている間、前記高周波信号の印加が維持され;さらに前記陽極と前記陰極との間の第1の電源のパルスが終了した後ある期間の満期の後のみ前記高周波信号の印加が終了する請求項18から20のうちいずれか一つに記載の方法
【請求項22】
前記高周波信号は、約1MHzから約70MHzの範囲内の周波数を有する請求項18から21のいずれか一つに記載の方法。
【請求項23】
前記第1の電源の前記各パルスは200MHzから600MHzの範囲内の周波数を有する請求項18から22のいずれか一つに記載の方法。
【請求項24】
アルファータンタル層が前記TaNシード層の上に被着される請求項18から23のいずれかひとつに記載の方法。
【請求項25】
前記基板は、前記TaNシード層と前記Ta層の少なくとも1個の被着の間冷却される請求項18から24のいずれかひとつに記載の方法。
【請求項26】
前記第1の電源はDC電源であり、DC電圧の各パルスは前記陽極と前記陰極との間に印加される請求項18から24のいずれかひとつに記載の方法。
【請求項27】
スパッタリングの間基板を支持するためのペデスタルと、
前記基板上にスパッタされる導電物質から少なくとも一部形成される少なくとも1個のターゲットと、
前記ターゲットの表面に隣接して磁場を提供するための磁気的なアセンブリと、
複数のパルスで陽極と陰極との間に電力を供給するための第1の電源と、前記陰極は前記ターゲットを含み、ここで前記各パルスは10Hzから1000Hzの範囲の周波数、さらに0.01%と20%の間のデューティサイクルを有し、前記基板を支持するペデスタルに高周波信号を印加し、前記基板に隣接して自己バイアス場を発生させるための第2の電源と、
前記第1の電源の前記各パルスを前記ペデスタルに印加される前記高周波信号と同期化させるための手段とを備えた装置。
【請求項28】
前記磁石アセンブリは複数の磁石を備えている請求項27に記載の装置。
【請求項29】
前記磁石アセンブリの前記各磁石は回転可能である請求項28に記載の装置。
【請求項30】
前記第1の電源はDC電源である請求項27から29のいずれか一つに記載の装置。
【請求項31】
前記第1の電源の前記パルス繰り返し周波数は調整可能である請求項27から30のいずれか一つに記載の装置。
【請求項32】
前記ペデスタルに印加される前記高周波信号を調節するための手段を更に備えてなる請求項27から31のいずれか一つに記載の装置。
【請求項33】
前記第1の電源の各パルスが前記陽極と前記陰極との間に印加される前に前記高周波信号を開始し;前記第1の電源が前記陽極と前記陰極との間に印加されている間および前記陽極と前記陰極との間の第1の電源の前記パルスが終了した後ある期間前記高周波信号を維持し;前記陽極と前記陰極との間の前記パルスが終了した後ある期間の満期の後のみ前記高周波信号を終了させるための手段を前記装置が備えてなる請求項27から32のいずれか一つに記載の装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公表番号】特表2011−516728(P2011−516728A)
【公表日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願番号】特願2011−502488(P2011−502488)
【出願日】平成21年4月3日(2009.4.3)
【国際出願番号】PCT/IB2009/051419
【国際公開番号】WO2009/122378
【国際公開日】平成21年10月8日(2009.10.8)
【出願人】(510261636)
【氏名又は名称原語表記】OC OERLIKON BALZERS AG
【Fターム(参考)】
【公表日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願日】平成21年4月3日(2009.4.3)
【国際出願番号】PCT/IB2009/051419
【国際公開番号】WO2009/122378
【国際公開日】平成21年10月8日(2009.10.8)
【出願人】(510261636)
【氏名又は名称原語表記】OC OERLIKON BALZERS AG
【Fターム(参考)】
[ Back to top ]