半導体装置の製造方法
【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線又はビアの形成プロセスを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置においては、配線及びビアの材料として銅（Ｃｕ）が広く利用されている。Ｃｕを用いた配線及びビアは、ダマシン法を用いて形成するのが主流となっている（例えば、特許文献１〜６参照。）。
【０００３】
Ｃｕを用いたダマシン法による配線又はビアの形成では、例えば、まず、絶縁層に配線溝又はビアホール（凹部）が形成され、その凹部内壁を含む絶縁層表面に、高融点金属等を用いたバリアメタル層が形成される。そして、そのバリアメタル層上に、ＰＶＤ（Physical Vapor Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等を用いて、Ｃｕを用いたシード層が形成され、そのシード層を用いた電解めっき法により、凹部にＣｕのめっき層が埋め込まれる。その後、ＣＭＰ（Chemical Mechanical Polishing）により、絶縁層上に形成された不要なＣｕ及びバリアメタル層が除去されることで、Ｃｕを用いた配線又はビアが形成される。
【特許文献１】特開２００１−２４４２１６号公報
【特許文献２】特開２００４−０１４８１６号公報
【特許文献３】特開２００５−２１７３４６号公報
【特許文献４】特開２００６−１４８０７４号公報
【特許文献５】特開２００６−１４８０７５号公報
【特許文献６】特開２００７−２２７８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
凹部へのめっき層の埋め込みに際しては、ボイドの発生がしばしば問題になる。ボイドは、配線或いはビアの電気的特性の劣化、短命化の原因になり得る。ボイドの発生原因の１つとして、凹部へのめっき層の埋め込み前のシード層の凹部内壁での成膜が不均一になり易いことが挙げられる。
【０００５】
例えば、シード層が、凹部の間口を狭めるように突出したオーバーハング形状になって形成されると、電解めっきの際、凹部がめっき層で完全に埋め込まれる前にその間口が塞がれ、ボイドが発生してしまう場合がある。このようなボイドの発生は、微小な配線或いはビアを形成する場合ほど、より起こり易くなる。
【０００６】
また、形成したシード層に、凹部の側壁等、膜厚の薄い部分や未形成領域が存在していると、電解めっきの際、そのような薄い部分がめっき液に溶解したり未形成領域が広がったりして、めっき層の埋め込み不良が発生し、ボイドが発生してしまう場合がある。たとえ電解めっきの際には凹部がめっき層で十分に埋め込まれていたとしても、後の熱処理工程等を経て、そのようなシード層の薄かった部分や未形成領域を起点にボイドが発生してくる場合もある。このようなボイドの発生は、絶縁層に低誘電率（Ｌｏｗ−ｋ）材料を用いていて、エッチングにより凹部がボーイング形状となって形成されるような場合に起こり易い。
【課題を解決するための手段】
【０００７】
方法の一観点によれば、絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、方法の別の観点によれば、絶縁層にボーイング形状を有する凹部を形成する工程と、前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
開示の半導体装置の製造方法によれば、ボイドの発生を効果的に抑えることができ、高性能かつ高信頼性の半導体装置が実現可能になる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
はじめに、配線及びビアを備えた半導体装置の一例について説明する。
【００１１】
図１は半導体装置の一例の部分断面模式図である。
図１に例示する半導体装置１は、半導体基板２にＳＴＩ（Shallow Trench Isolation）法等により形成された素子分離絶縁膜３で画定された素子領域に、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ４が形成された構造を有している。
【００１２】
ＭＯＳトランジスタ４は、ゲート絶縁膜４ａを介して形成されたゲート電極４ｂ、ゲート電極４ｂの側壁に形成された側壁絶縁膜４ｃ、ゲート電極４ｂの両側の半導体基板２内に形成されたソース・ドレイン領域４ｄ，４ｅを備えている。
【００１３】
このようなＭＯＳトランジスタ４が形成された半導体基板２上には、配線５，６，７及びビア８を含む多層配線が形成されている。
下層の配線５，６はそれぞれ、層間絶縁膜９を貫通して形成された導電プラグ１０，１１を介して、ＭＯＳトランジスタ４のソース・ドレイン領域４ｄ，４ｅに接続されている。配線５，６には、層間絶縁膜１２との間にバリアメタル層１３，１４が形成されており、配線５，６及び層間絶縁膜１２の上には、キャップ層１５が形成されている。
【００１４】
さらに、下層の配線５，６のうち、一方の配線６は、層間絶縁膜１６を貫通して形成されたビア８を介して、上層の配線７に接続されている。ビア８には、層間絶縁膜１６との間にバリアメタル層１７が形成されている。ビア８及び層間絶縁膜１６の上には、キャップ層１８が形成されている。また、配線７には、層間絶縁膜１９との間にバリアメタル層２０が形成されている。
【００１５】
このような多層配線のさらに上層には、半導体装置１の種類に応じ、同様の構成の配線層が必要な層数だけ形成され、最上層には、外部接続用の電極パッド等が形成されるようになる。
【００１６】
なお、ここでは、配線５，６，７及びビア８がいずれもシングルダマシン法によって形成されている場合を例示している。
続いて、上記のような構成を有する半導体装置に適用可能な配線及びビアの形成方法について説明する。
【００１７】
まず、一例として、シングルダマシン法によるビアの形成方法について述べる。ビアは、例えば、次のような流れで形成される。
図２はビアホール形成工程の要部断面模式図、図３はバリアメタル層形成工程の要部断面模式図、図４はシード層形成工程の要部断面模式図、図５はめっき層形成後の一例の要部断面模式図である。
【００１８】
ビアを形成する際には、まず、下層配線３０上に、キャップ層３１及び絶縁層３２を形成する。キャップ層３１には、例えば、シリコンカーバイド（ＳｉＣ）や炭素含有シリコン酸化膜（ＳｉＯＣ）等を用いることができる。また、絶縁層３２には、その全部或いは一部に、例えば、酸化シリコン（ＳｉＯ）や、有機系又は無機系のＬｏｗ−ｋ材料（ポーラス構造のものを含む）等を用いることができる。そして、キャップ層３１及び絶縁層３２の形成後は、フォトリソグラフィ技術及びエッチング技術を用い、図２に示すように、それら絶縁層３２及びキャップ層３１を貫通して下層配線３０に達するビアホール３３を形成する。
【００１９】
ビアホール３３の形成後は、図３に示すように、例えば、スパッタリング法を用いて、ビアホール３３の壁面を含む絶縁層３２の表面に、ビアホール３３に通じる開口を残すようにして、バリアメタル層３４を形成する。バリアメタル層３４には、タンタル（Ｔａ），チタン（Ｔｉ），タングステン（Ｗ），ジルコニウム（Ｚｒ），ルテニウム（Ｒｕ）等の高融点金属を用いることができる。バリアメタル層３４には、Ｔａ，Ｔｉ，Ｗ，Ｚｒ，Ｒｕのうちの１種、又はこれらの金属のうち少なくとも１種を含む合金、或いはこれらの金属や合金の窒素化合物を用いることができる。さらに、バリアメタル層３４は、これらの金属、合金、窒素化合物の単層、或いはそれらを組み合わせた積層構造とすることができる。
【００２０】
バリアメタル層３４の形成後は、図４に示すように、例えば、スパッタリング法を用いて、バリアメタル層３４上に、ビアホール３３に通じる開口を残すようにして、シード層３５ａを形成する。Ｃｕを用いてビアを形成する場合、シード層３５ａには、例えば、Ｃｕ、或いはＣｕとアルミニウム（Ａｌ），Ｔｉ，Ｚｒ，ニッケル（Ｎｉ），銀（Ａｇ），パラジウム（Ｐｄ），マンガン（Ｍｎ），マグネシウム（Ｍｇ）のうちの少なくとも１種とを含むＣｕ合金等を用いる。シード層３５ａは、Ｃｕ又はＣｕ合金の単層、ＣｕとＣｕ合金の積層構造、或いはＣｕ合金とＣｕ合金の積層構造とすることができる。
【００２１】
シード層３５ａの形成後は、シード層３５ａを用いた電解めっき法により、Ｃｕ等の配線材料のめっき層３５ｂをビアホール３３内に形成する。なお、めっき層３５ｂの形成後は、通常、ＣＭＰにより、絶縁層３２上の不要なめっき層３５ｂ、シード層３５ａ及びバリアメタル層３４が除去される。
【００２２】
ここで、電解めっき法によるめっき層３５ｂの形成時には、図５に示すように、めっき層３５ｂ内にボイド１００が発生してしまう場合がある。ボイド１００は、最終的に得られるビアの抵抗増加、容量増加、信号遅延といった電気的特性の劣化や、寿命の短命化等を引き起こす可能性がある。このようなボイド１００の発生には、めっき層３５ｂに先立って形成されるバリアメタル層３４及びシード層３５ａの形成状態が影響してくる。
【００２３】
即ち、バリアメタル層３４及びシード層３５ａには、それぞれ図３及び図４に示したように、ビアホール３３の間口にオーバーハング１０１ａ，１０１ｂが形成される場合がある。なお、シード層３５ａのオーバーハング１０１ｂは、シード層３５ａの前に形成されるバリアメタル層３４のオーバーハング１０１ａにより助長され易い。バリアメタル層３４及びシード層３５ａにこのようなオーバーハング１０１ａ，１０１ｂが形成されると、その分、ビアホール３３内に通じる間口の開口寸法（径）は狭くなる。そのため、シード層３５ａを用いた電解めっき時には、ビアホール３３内にめっき層３５ｂが十分埋め込まれる前に、その間口が塞がってしまい、ボイド１００が発生するという現象が起こり易くなる。
【００２４】
また、図６はめっき層形成後の別例の要部断面模式図である。
バリアメタル層３４或いはシード層３５ａの形成工程後のビアホール３３内、特にその側壁には、それらの未形成領域１０２や、それらが殆ど形成されていない極薄領域１０３ができてしまう場合がある。さらに、一旦は形成されたシード層３５ａが、その後の電解めっき時にめっき液に溶解してしまい、未形成領域１０２ができてしまう場合もある。未形成領域１０２や極薄領域１０３が存在すると、ビアホール３３内にめっき層３５ｂが十分に埋め込まれずにボイド１０４が発生してしまい易くなる。また、一見ビアホール３３内がめっき層３５ｂで十分に埋め込まれているようであっても、その後の工程（熱処理工程等）を経たときにボイドが発生してくる場合もある。
【００２５】
近年、ビアや配線等のパターンは微細化が進んでいるが、そのパターンサイズが縮小するにつれ、上記のようなパターン間口の閉塞によるボイド１００の発生や、パターン内壁の被覆不良によるボイド１０４の発生は起こり易くなる。特に、直径７０ｎｍ以下のビアや、幅７０ｎｍ以下の配線を形成しようとする場合には、そのようなボイド１００，１０４の発生が一層起こり易くなる。
【００２６】
そこで、ここでは、種々の条件で上記のようなめっき層３５ｂの形成を行い、そのめっき層３５ｂによるビアホール３３の埋め込み状態について検証する。
ビアホール３３の埋め込み状態の検証のため、まず、図２に示したように、絶縁層３２に、開口径（直径）Ｗが７０ｎｍで、所定深さ、例えば深さ２５０ｎｍのビアホール３３を複数形成する。
【００２７】
次いで、ビアホール３３を複数形成した絶縁層３２の全面に対し、図３及び図４に示したように、バリアメタル層３４及びシード層３５ａを、スパッタリング法を用いて順に形成する。その際、バリアメタル層３４及びシード層３５ａを種々の条件で形成し、バリアメタル層３４形成後のビアホール３３の開口径Ｗ１、及びシード層３５ａ形成後のビアホール３３の開口径Ｗ２をそれぞれ調整する。なお、開口径Ｗ１，Ｗ２は、オーバーハング１０１ａ，１０１ｂによってビアホール３３の間口が最も狭くなっている部分の径である。
【００２８】
このようにして各条件で開口径Ｗ１のバリアメタル層３４及び開口径Ｗ２のシード層３５ａを形成した後、電解めっき法により、一定の条件で、めっき層３５ｂを形成する。
そして、形成しためっき層３５ｂ内のボイドの有無を、高分解能ＳＥＭ（Scanning Electron Microscope）を用いた断面観察により確認する。この断面観察の結果から、複数のビアホール３３のうち、ボイドが発生していないビアホール３３の数を求め、次式（１）より、その比率（埋め込み達成率）を求める。
【００２９】
埋め込み達成率（％）＝ボイド無しビアホールの個数／全ビアホール数×１００ ・・・（１）
バリアメタル層３４及びシード層３５ａの形成条件と形成後の開口径Ｗ１，Ｗ２、並びにめっき層３５ｂ形成後の埋め込み達成率を調査した結果の一例を表１に示す。また、表２に、表１の調査に用いたバリアメタル層３４及びシード層３５ａの形成条件を示す。
【００３０】
なお、埋め込み不良の形態として、前述のように、めっき層３５ｂで十分に埋め込まれる前にビアホール３３の開口が閉塞することによってボイドが発生してしまうものがある（図５）。また、埋め込み不良の別の形態として、前述のように、ビアホール３３の内壁におけるバリアメタル層３４やシード層３５ａの被覆不良によってボイドが発生してしまうものがある（図６）。ここでは、電解めっき時のビアホール３３の開口閉塞によって発生する埋め込み不良を調査対象とし、そのような埋め込み不良を選択的に検出するため、ビアホール３３の内壁におけるバリアメタル層３４やシード層３５ａの被覆が十分確保できる条件を設定している。
【００３１】
【表１】
【００３２】
【表２】
【００３３】
バリアメタル層３４は、表２に示したように、２種類の条件ＢＲＭ（ａ），（ｂ）で形成している。条件ＢＲＭ（ａ），（ｂ）ではいずれも、バリアメタル層３４を、その形成途中でターゲット電力及び基板（ビアホール３３の形成後でバリアメタル層３４の形成前の基板）のバイアス電力を２ステップで変化させて形成する（マルチ・ステップ・スパッタリング法）。条件ＢＲＭ（ａ）では、第１ステップで膜厚１０ｎｍ、第２ステップで膜厚５ｎｍの、計１５ｎｍの膜厚のバリアメタル層３４を形成する。また、条件ＢＲＭ（ｂ）では、第１ステップで膜厚５ｎｍ、第２ステップで膜厚２ｎｍの、計７ｎｍの膜厚のバリアメタル層３４を形成する。なお、膜厚は、絶縁層３２表面のフィールド部における値である。
【００３４】
一方、シード層３５ａは、表２に示したように、３種類の異なるターゲット電力とバイアス電力の条件Ｓｅｅｄ（ａ）〜（ｃ）で、いずれも６０ｎｍの膜厚で、形成している。なお、膜厚は、絶縁層３２表面のフィールド部における値である。
【００３５】
表２に示したような条件ＢＲＭ（ａ），（ｂ）及び条件Ｓｅｅｄ（ａ）〜（ｃ）を組み合わせ、複数のビアホール３３に対して表１に示したような範囲の開口径Ｗ１，Ｗ２でバリアメタル層３４及びシード層３５ａを形成した試料Ａ〜Ｆを得る。そして、各試料Ａ〜Ｆについて、一定条件で電解めっきを行ってめっき層３５ｂを形成し、ＳＥＭを用いた断面観察を行って埋め込み達成率を求める。
【００３６】
表１より、埋め込み達成率が１００％、即ち、複数のビアホール３３が全てボイド無しでめっき層３５ｂにより埋め込まれるのは、試料Ｄ，Ｅである。試料Ｄ，Ｅでは、それらの全ビアホール３３について、シード層３５ａ形成後（めっき層３５ｂ形成前）の開口径Ｗ２が２０ｎｍ以上になっている。
【００３７】
これに対し、埋め込み達成率が１００％未満となる試料Ａ〜Ｃ，Ｆでは、表１に示したように、複数のビアホール３３の中にシード層３５ａ形成後の開口径Ｗ２が２０ｎｍ未満となるものが含まれている。但し、試料Ａ〜Ｃ，Ｆでも、複数のビアホール３３のうち、シード層３５ａ形成後の開口径Ｗ２が２０ｎｍ以上になっているものについては、ボイドの発生は認められない。
【００３８】
このように、シード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることにより、ビアホール３３内のボイドの発生を効果的に抑えることができるようになる。
また、表１より、バリアメタル層３４を条件ＢＲＭ（ａ）で形成し、その形成後の開口径Ｗ１が５０ｎｍ未満となるときには、シード層３５ａの形成条件によらず、全ビアホール３３のシード層３５ａ形成後の開口径Ｗ２が２０ｎｍ以上になるということがない。
【００３９】
ここで、バリアメタル層３４形成後の開口径Ｗ１と、シード層３５ａ形成後の開口径Ｗ２との関係について説明する。
表３に、バリアメタル層３４及びシード層３５ａの形成条件と形成後の開口径Ｗ１，Ｗ２を調査した結果の一例を示す。また、表４に、表３の調査に用いたバリアメタル層３４及びシード層３５ａの形成条件を示す。
【００４０】
【表３】
【００４１】
【表４】
【００４２】
ここでは、バリアメタル層３４は、表４に示したように、その形成途中でターゲット電力及びバイアス電力を２ステップで変化させる条件ＢＲＭ（ｃ）で形成している。条件ＢＲＭ（ｃ）では、第１ステップで膜厚５ｎｍ、第２ステップで膜厚１ｎｍの、計６ｎｍの膜厚のバリアメタル層３４を形成する。なお、膜厚は、絶縁層３２表面のフィールド部における値である。この条件ＢＲＭ（ｃ）でバリアメタル層３４を形成すると、その形成後の開口径Ｗ１を５０ｎｍ以上にすることができる。
【００４３】
一方、シード層３５ａは、表４に示したように、３種類の異なるターゲット電力とバイアス電力の条件Ｓｅｅｄ（ｄ）〜（ｆ）で、いずれも６０ｎｍの膜厚で、形成している。なお、膜厚は、絶縁層３２表面のフィールド部における膜厚である。
【００４４】
条件ＢＲＭ（ｃ）及び条件Ｓｅｅｄ（ｄ）〜（ｆ）を組み合わせ、複数のビアホール３３に対して表３に示したような範囲の開口径Ｗ１，Ｗ２でバリアメタル層３４及びシード層３５ａを形成した試料Ｇ〜Ｉを得る。
【００４５】
表３より、バリアメタル層３４形成後の開口径Ｗ１が５０ｎｍ以上であっても、シード層３５ａの形成条件によっては、全ビアホール３３のシード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることができない場合があることがわかる。従って、シード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にする場合、バリアメタル層３４形成後の開口径Ｗ１を５０ｎｍ以上にすると共に、シード層３５ａの形成条件を最適化することも重要になってくるということができる。
【００４６】
なお、ここでは、シングルダマシン法によりビアを形成する場合を例にして説明したが、シングルダマシン法による配線の形成も、上記のビアの形成フローと同様に行うことができる。
【００４７】
また、ここでは、直径７０ｎｍのビアホール３３を例にしてその埋め込み状態を調査した結果について説明した。同様の形成フローで、幅７０ｎｍの配線溝を形成し、そこにバリアメタル層及びシード層を介してめっき層を埋め込む場合にも、このビアホール３３について得られたのと同様の結果が得られる。開口幅Ｗが７０ｎｍの配線溝の場合、シード層形成後の開口幅Ｗ２を２０ｎｍ以上にし、また、バリアメタル層形成後の開口幅Ｗ１を５０ｎｍ以上にすると共にシード層形成後の開口幅Ｗ２を２０ｎｍ以上にすればよい。なお、配線溝の開口幅Ｗ，Ｗ１，Ｗ２は、配線溝の間口が最も狭くなっている部分の幅である。
【００４８】
このように、第１の実施の形態では、開口寸法が７０ｎｍのパターン（ビアホール、配線溝）を形成し、そこにバリアメタル層及びシード層を介してめっき層を形成する。その際、めっき層形成直前のパターン間口の開口寸法（開口径、開口幅）が２０ｎｍ以上になるようにする。これにより、ボイドの発生を効果的に抑えて、パターンにめっき層を埋め込むことができるようになる。その結果、電気的特性の劣化、短命化、信号遅延等を抑えた配線層が形成可能になり、高性能かつ高信頼性の半導体装置が実現可能になる。
【００４９】
以上の説明では、開口寸法が７０ｎｍのパターンを例にして説明したが、上記手法が適用可能なパターンの開口寸法は、７０ｎｍに限定されるものではない。特に、開口寸法が７０ｎｍを下回る、より微小なパターン（例えば開口寸法５０ｎｍ〜７０ｎｍ）については、同様にめっき層形成直前のパターン間口の開口径が２０ｎｍ以上になるようにすることで、パターン内のボイドの発生を効果的に抑えることができる。開口寸法が７０ｎｍを上回るパターン（例えば開口寸法１００ｎｍ）であっても、上記手法によれば、同様にパターン内のボイドの発生を効果的に抑えることが可能である。
【００５０】
なお、シード層を形成する際には、シード層形成後のパターン間口の開口寸法が、２０ｎｍ以上で、かつ、元々のパターン開口寸法の６５％以下となるように、シード層を形成することが好ましい。これは、６５％を上回るような範囲では、シード層が薄くなり、後の電解めっき時にシード層がめっき液に溶解し、それに起因したボイドの発生が起こる可能性が高まるためである。
【００５１】
以下、上記手法を用いた実施例について説明する。
（第１実施例）
まず、第１実施例について説明する。図７〜図１１は、第１実施例のビア形成工程の説明図である。以下、図７〜図１１を参照して各工程を順に説明する。
【００５２】
図７は第１実施例のビアホール形成工程の要部断面模式図である。
まず、図７に示すように、半導体基板に形成されているＭＯＳトランジスタ等の素子に電気的に接続されている下層配線４０上に、キャップ層４１、層間絶縁膜４２及びハードマスク４３を順に形成する。キャップ層４１及びハードマスク４３はそれぞれ、例えば、ＳｉＣやＳｉＯＣ等を、ＣＶＤ法により、数十ｎｍの膜厚で形成する。層間絶縁膜４２は、例えば、有機系又は無機系のＬｏｗ−ｋ膜（ポーラス構造のものを含む）等を、塗布法やＣＶＤ法により、１００ｎｍ〜数百ｎｍの膜厚で形成する。例えば、キャップ層４１、層間絶縁膜４２及びハードマスク４３を、合計膜厚１４０ｎｍ程度で形成する。
【００５３】
キャップ層４１、層間絶縁膜４２及びハードマスク４３の形成後は、フォトリソグラフィ技術及びエッチング技術を用いて、それらハードマスク４３、層間絶縁膜４２及びキャップ層４１を貫通して下層配線４０に達する、直径（開口径Ｗ）７０ｎｍのビアホール４４を形成する。例えば、ビアホール４４の形成には、フルオロカーボンを含むガス（ＣＦ系ガス）、アンモニアを含むガス（ＮＨ3系ガス）、及び窒素（Ｎ2）及び水素（Ｈ2）を含むガス（Ｎ2／Ｈ2ガス）等をエッチングガスとして用いたプラズマエッチングが利用可能である。
【００５４】
図８は第１実施例のバリアメタル層形成工程の要部断面模式図である。
ビアホール４４の形成後は、図８に示すように、例えば、スパッタリング法を用いて、層間絶縁膜４２上（ビアホール４４の壁面）及びハードマスク４３上に、ビアホール４４に通じる開口を残して、バリアメタル層４５を形成する。ここでは、バリアメタル層４５形成後の開口径Ｗ１が５０ｎｍ以上となるように、バリアメタル層４５を形成する。
【００５５】
なお、バリアメタル層４５をスパッタリング法により形成する場合には、基板にバイアスを印加しないノンバイアス・スパッタリング法と、基板にバイアスを印加しながらスパッタリングを行うバイアス・スパッタリング法の、いずれも用いることができる。また、バリアメタル層４５は、その形成を終始一定の条件で形成する方法のほか、形成途中でターゲット電力及び基板のバイアス電力を変化させるマルチ・ステップ・スパッタリング法により形成することもできる。
【００５６】
バリアメタル層４５を２ステップで形成する場合の条件の一例を次に示す。
＜第１ステップ＞
膜厚（ハードマスク４３上）：３ｎｍ〜５ｎｍ
ターゲット電力：５ｋＷ〜４０ｋＷ
バイアス電力：０Ｗ〜５００Ｗ
圧力：４×１０-2Ｐａ
＜第２ステップ＞
膜厚（ハードマスク４３上）：０ｎｍ〜３ｎｍ
ターゲット電力：０．１ｋＷ〜５ｋＷ
バイアス電力：０Ｗ〜５００Ｗ
圧力：４×１０-2Ｐａ
このような条件を用いることにより、ビアホール４４の壁面に被覆不良を発生させずに、かつ、バリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上にすることができる。
【００５７】
図９は第１実施例のシード層形成工程の要部断面模式図である。
バリアメタル層４５の形成後は、図９に示すように、例えば、スパッタリング法を用いて、バリアメタル層４５上に、ビアホール４４に通じる開口を残して、Ｃｕのシード層４６ａを形成する。ここでは、シード層４６ａ形成後の開口径Ｗ２が２０ｎｍ以上となるように、シード層４６ａを形成する。
【００５８】
なお、シード層４６ａには、Ｃｕのほか、銅アルミニウム（ＣｕＡｌ）、銅チタン（ＣｕＴｉ）等の合金を用いることもできる。
シード層４６ａをスパッタリング法により形成する場合には、ノンバイアス・スパッタリング法とバイアス・スパッタリング法のいずれも用いることができる。
【００５９】
シード層４６ａの形成条件の一例を次に示す。
膜厚（ハードマスク４３上）：３０ｎｍ〜１００ｎｍ
ターゲット電力：５ｋＷ〜３０ｋＷ
バイアス電力：０Ｗ〜２００Ｗ
圧力：１×１０-5Ｐａ〜１０Ｐａ
このような条件を用いることにより、バリアメタル層４５の表面に被覆不良を発生させずに、かつ、シード層４６ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることができる。
【００６０】
なお、シード層４６ａは、マルチ・ステップ・スパッタリング法により形成することもできる。
図１０は第１実施例のめっき層形成工程の要部断面模式図である。
【００６１】
シード層４６ａの形成後は、図１０に示すように、シード層４６ａを用いた電解めっき法により、配線材料であるＣｕのめっき層４６ｂをビアホール４４内に埋め込む。例えば、硫酸銅浴に浸漬し、電流密度７Ａ／ｃｍ2〜３０Ａ／ｃｍ2の条件で、膜厚５００ｎｍ〜１５００ｎｍのめっき層４６ｂを形成する。
【００６２】
この電解めっき時には、上記のように、予めバリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上とし、かつ、シード層４６ａ形成後の開口径Ｗ２を２０ｎｍ以上としている。そのため、間口の閉塞によってビアホール４４内にボイドを発生させることなく、ビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００６３】
図１１は第１実施例のＣＭＰ工程の要部断面模式図である。
めっき層４６ｂの形成後は、図１１に示すように、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ａ及びバリアメタル層４５を除去する。これにより、ビアホール４４内にバリアメタル層４５を介してシード層４６ａ及びめっき層４６ｂが形成されたビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリアメタル層４５を除く部分の径）Ｗ３は、５０ｎｍ以上になる。
【００６４】
（第２実施例）
次に、第２実施例について説明する。なお、この第２実施例では、上記第１実施例で述べたビアホール形成工程（図７）は同じであるため、それ以後の工程について、次の図１２〜図１５を参照して順に説明する。
【００６５】
図１２は第２実施例のシード層形成工程の要部断面模式図である。
ここでは、上記図７に示したようにビアホール４４を形成した後、バリアメタル層を形成することなく、図１２に示すように、Ｃｕ及びＭｎを含むシード層４６ｃ、例えば、銅マンガン（ＣｕＭｎ）合金のシード層４６ｃを形成する。シード層４６ｃは、例えば、スパッタリング法を用い、層間絶縁膜４２上（ビアホール４４の壁面）及びハードマスク４３上に、ビアホール４４に通じる開口を残して、形成する。ここでは、シード層４６ｃ形成後の開口径Ｗ２が２０ｎｍ以上となるように、シード層４６ｃを形成する。
【００６６】
シード層４６ｃをスパッタリング法により形成する場合には、ノンバイアス・スパッタリング法とバイアス・スパッタリング法のいずれも用いることができる。
シード層４６ｃの形成条件の一例を次に示す。
【００６７】
膜厚（ハードマスク４３上）：３０ｎｍ〜１００ｎｍ
ターゲット電力：５ｋＷ〜３０ｋＷ
バイアス電力：０Ｗ〜２００Ｗ
圧力：１×１０-5Ｐａ〜１０Ｐａ
Ｍｎ添加量：０．１ａｔｏｍ％〜１０ａｔｏｍ％
このような条件を用いることにより、ビアホール４４の壁面に被覆不良を発生させずに、かつ、シード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上にすることができる。
【００６８】
なお、シード層４６ｃは、マルチ・ステップ・スパッタリング法により形成することもできる。
図１３は第２実施例のめっき層形成工程の要部断面模式図である。
【００６９】
シード層４６ｃの形成後は、図１３に示すように、シード層４６ｃを用いた電解めっき法により、Ｃｕのめっき層４６ｂをビアホール４４内に埋め込む。
電解めっき時には、上記のように、予めシード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上としているため、ボイドを発生させずにビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００７０】
図１４は第２実施例の熱処理工程の要部断面模式図である。
めっき層４６ｂの形成後は、熱処理を行い、シード層４６ｃに添加したＭｎを熱拡散させる。シード層４６ｃ中のＭｎは、熱処理により、シード層４６ｃと層間絶縁膜４２との界面に拡散し、層間絶縁膜４２内のＳｉやＯと反応してＭｎＳｉxＯyやＭｎＯxといったＭｎ酸化物を形成する。このＭｎ酸化物は、層間絶縁膜４２中へのＣｕの拡散をブロックするに十分なバリア性を有している。
【００７１】
このように、バリアメタル層を形成することなく、Ｍｎを含有するシード層４６ｃを形成し、めっき層４６ｂの形成後、熱処理を行うことにより、配線材料と層間絶縁膜４２との界面には、図１４に示すように、自己整合的にバリア層５０が形成される。バリア層５０は、ビアホール４４の側壁に、例えば、５ｎｍ以下程度の膜厚で形成される。
【００７２】
このようにＭｎを拡散させてバリア層５０を形成するための熱処理は、例えば、真空雰囲気、不活性ガス雰囲気、大気雰囲気、微量酸素雰囲気等の雰囲気下で、温度１５０℃以上、時間３０秒以上の条件で行うことができる。
【００７３】
図１５は第２実施例のＣＭＰ工程の要部断面模式図である。
バリア層５０を形成する熱処理後は、図１５に示すように、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ｃ及びバリア層５０を除去する。これにより、ビアホール４４内に自己整合的に形成されたバリア層５０を介してシード層４６ｃ及びめっき層４６ｂが形成されたビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリア層５０を除く部分の径）Ｗ３は、膜厚５ｎｍ以下のバリア層５０が形成されている場合、６０ｎｍ以上になる。
【００７４】
なお、バリア層５０は、上記図１４で述べた熱処理工程を経ずにＣＭＰを行ってビア４６を形成した後、他工程の熱処理、例えば、より上層の絶縁膜を形成する際の熱等を利用して、形成することも可能である。
【００７５】
（第３実施例）
次に、第３実施例について説明する。なお、この第３実施例では、上記第１実施例で述べたビアホール４４の形成工程（図７）及びバリアメタル層４５の形成工程（図８）までは同じであるため、それ以後の工程について、次の図１６〜図１９を参照して順に説明する。
【００７６】
図１６は第３実施例のシード層形成工程の要部断面模式図である。
上記図７及び図８に示したようにビアホール４４の形成、及びバリアメタル層４５の形成を行った後、図１６に示すように、所定の条件でスパッタリングを行い、バリアメタル層４５上に、Ｃｕ及びＭｎを含むシード層４６ｃを形成する。シード層４６ｃは、シード層４６ｃ形成後の開口径Ｗ２が２０ｎｍ以上となるように形成する。
【００７７】
図１７は第３実施例のめっき層形成工程の要部断面模式図である。
シード層４６ｃの形成後は、図１７に示すように、所定の条件で電解めっきを行い、Ｃｕのめっき層４６ｂをビアホール４４内に埋め込む。この電解めっき時には、予めバリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上とし、かつ、シード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上としているため、ボイドを発生させずにビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００７８】
図１８は第３実施例の熱処理工程の要部断面模式図である。
めっき層４６ｂの形成後は、所定の条件で熱処理を行い、配線材料と層間絶縁膜４２及びバリアメタル層４５との界面に、図１４に示すように、膜厚５ｎｍ以下程度のバリア層５０を自己整合的に形成する。
【００７９】
ここで、この第３実施例におけるバリア層５０の形成状態について説明する。
図１９はビアホール側壁部におけるバリア層の形成状態の説明図である。
層間絶縁膜４２にビアホール４４を形成し、バリアメタル層４５を形成した後には、その形成条件によっては、ビアホール４４の側壁にバリアメタル層４５の未形成領域２００が生じてしまう場合がある。また、製造環境や製造時の取り扱いによっては、続くシード層４６ｃの形成までの間に、バリアメタル層４５が酸化して変質してしまった変質バリアメタル層４５ａがビアホール４４の側壁に生成されてしまう可能性もある。
【００８０】
しかし、このような場合であっても、Ｍｎを含有するシード層４６ｃを形成すると、後の熱処理時には、拡散したＭｎと未形成領域２００の層間絶縁膜４２内のＳｉ，Ｏとの反応や、拡散したＭｎと変質バリアメタル層４５ａ表面のＯとの反応が起こる。それにより、未形成領域２００や変質バリアメタル層４５ａ上にバリア層５０が形成されるようになる。また、同様に、拡散したＭｎとバリアメタル層４５表面に存在するＯとの反応が起こると、バリアメタル層４５上にもバリア層５０が形成される。
【００８１】
この結果、元々形成されているバリアメタル層４５と、新たに形成されたバリア層５０とにより、配線材料であるＣｕの層間絶縁膜４２内への拡散を効果的にブロックすることが可能になる。
【００８２】
このようなバリア層５０を形成する熱処理を行った後は、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ｃ、バリア層５０及びバリアメタル層４５を除去することで、ビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリアメタル層４５及びバリア層５０を除く部分の径）Ｗ３は、膜厚５ｎｍ以下のバリア層５０が形成されている場合、４０ｎｍ以上になる。
【００８３】
なお、以上の説明では、バリアメタル層及びシード層をスパッタリング法を用いて形成する場合を例にして述べたが、スパッタリング法のほか、ＰＶＤ法、ＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法等を用いることもできる。
【００８４】
また、以上の説明では、シングルダマシン法を用いたパターン形成を例にして述べたが、ビアホールと配線溝を同時に埋め込むデュアルダマシン法を用いてパターン形成を行う場合も、上記同様の手法を用いることが可能である。
【００８５】
次に、第２の実施の形態について説明する。
近年では、配線及びビアのパターン材料に、主に低抵抗化を目的としてＣｕが利用され、また、層間絶縁膜材料には、主に容量低減を目的としてＬｏｗ−ｋ材料が利用されることが多くなってきている。
【００８６】
しかしながら、Ｌｏｗ−ｋ膜は、プラズマ耐性が弱いという性質を有している。そのため、Ｌｏｗ−ｋ膜の層間絶縁膜に、キャップ層やハードマスク等の他の絶縁材料と共に、配線溝及びビアホールをプラズマエッチングにより形成しようとすると、層間絶縁膜にサイドエッチングが生じ、ボーイングが形成されてしまう場合がある。
【００８７】
ここで、図２０〜図２４は、層間絶縁膜材料にＬｏｗ−ｋ材料を用いた場合の配線形成工程の一例を説明する図である。図２０はバリアメタル層及びシード層形成後の状態の一例を示す図、図２１はめっき層形成初期段階の一例を示す図、図２２はめっき層形成後の状態の一例を示す図、図２３は熱処理後の状態の一例を示す図、図２４はＣＭＰ後の状態の一例を示す図である。
【００８８】
例えば、図２０に示すように、まず、ＭＯＳトランジスタ等の素子を形成した半導体基板上方に、テトラエトキシシラン（ＴＥＯＳ）を用いてＳｉＯ膜（ＴＥＯＳ膜）７０をＣＶＤ法により形成する。続いて、膜厚３０ｎｍ程度のＳｉＣ膜をキャップ層７１として形成する。その後、キャップ層７１上に、塗布法やＣＶＤ法により、膜厚１３０ｎｍ程度のＬｏｗ−ｋ膜（ポーラス構造のものを含む）の層間絶縁膜７２を形成する。そして、所定膜厚のＳｉＣ膜７３ａとＳｉＯ膜７３ｂとを積層してハードマスク７３を形成した後、プラズマエッチングにより、ハードマスク７３、層間絶縁膜７２及びキャップ層７１を順にエッチングしていき、所定寸法の配線溝７４を形成する。例えば、幅５０ｎｍ〜１００ｎｍ、深さ１５０ｎｍ〜４００ｎｍ程度（アスペクト比＞２．５）の配線溝７４を形成する。また、その形成時のエッチングガスには、ＣＦ系ガス、ＮＨ3系ガス、Ｎ2／Ｈ2ガス等を用いる。
【００８９】
このような配線溝７４の形成時において、層間絶縁膜７２をＬｏｗ−ｋ膜により形成していると、ハードマスク７３やキャップ層７１とのエッチングレートの違いにより、層間絶縁膜７２にサイドエッチングが生じ、ボーイング７２ａが発生する場合がある。
【００９０】
配線溝７４の形成後は、例えば、スパッタリング法により、図２０に示したように、Ｔａ等が堆積されてバリアメタル層７５が形成され、Ｃｕ等の堆積成分７６ｃが堆積されてシード層７６ａが形成される。バリアメタル層７５及びシード層７６ａは、ハードマスク７３上（フィールド部）に比べ、配線溝７４の側壁部には薄く形成され易い。特に、上記のように配線溝７４にボーイング７２ａが発生していると、その形状のために、バリアメタル層７５やシード層７６ａの形成条件によっては、配線溝７４の側壁部のバリアメタル層７５やシード層７６ａの膜厚が非常に薄くなってしまう。なお、図２０には、シード層７６ａが部分的に薄くなって形成されている場合を例示している。
【００９１】
このような状態から電解めっきを行うと、図２１に示すように、シード層７６ａがめっき液７７に溶解して未形成領域（溶解部分）３００ができる、といった現象が起こり易くなる。また、未形成領域３００は形成されなくとも、シード層７６ａがめっき液７７への溶解で薄くなり、バリアメタル層７５との密着力が低下する、といった現象が起こる場合もある。
【００９２】
シード層７６ａがめっき液７７に溶解した状態でも電解めっきは進行し、図２２に示すように、めっき層７６ｂが配線溝７４内に十分に埋め込まれた状態を得ることは可能である。しかし、その後、熱処理雰囲気に晒すと、図２３に示すように、シード層７６ａの未形成領域３００や、バリアメタル層７５との密着力が弱い部分を起点に、ボイド３０１が発生してくる場合がある。この場合、ＣＭＰ後には、ボイド３０１が残った不良の配線７６が形成されてしまうようになる。
【００９３】
なお、このようなボイド３０１の発生は、配線７６形成時の熱処理のほか、配線７６形成後の他工程の熱処理（より上層の絶縁膜を形成する際の熱等）によっても、同様に起こり得る。
【００９４】
そこで、次のようなシード層７６ａの形成方法を採用し、層間絶縁膜７２にボーイング７２ａが発生しているような場合であっても、シード層７６ａのめっき液７７への溶解による未形成領域３００の発生等を抑え、ボイド３０１の発生を抑制する。
【００９５】
図２５は配線溝形成工程の要部断面模式図、図２６はめっき層形成初期段階の要部断面模式図、図２７はめっき層形成工程の要部断面模式図、図２８は熱処理工程の要部断面模式図、図２９はＣＭＰ工程の要部断面模式図である。
【００９６】
ここでは、図２５に示すように、配線溝７４の形成後、まず、スパッタリング法により、バリアメタル層７５としてＴａ膜等を形成する。その際は、例えば、ターゲット電力が１．０ｋＷ〜２０ｋＷ、基板のバイアス電力が０Ｗ〜３００Ｗ、圧力が４×１０-2Ｐａの条件でスパッタリングを行い、フィールド部の膜厚が３ｎｍ〜２０ｎｍ程度となるようにバリアメタル層７５を形成する。
【００９７】
次いで、このようにして形成したバリアメタル層７５上に、スパッタリング法により、シード層７６ａを形成する。その際は、例えば、ターゲット電力が２．０ｋＷ〜５．０ｋＷ、基板のバイアス電力が５０Ｗ〜１５０Ｗ、圧力が１×１０-5Ｐａ〜１０Ｐａの条件でスパッタリングを行い、シード層７６ａを形成する。シード層７６ａは、例えば、フィールド部の膜厚が３ｎｍ〜２５ｎｍ程度となるように形成する。
【００９８】
一般にスパッタリング法では、例えば、アルゴン（Ａｒ）をプラズマ化してターゲットに衝突させ、その衝突によってターゲットから発生した堆積成分（Ｃｕ原子、Ｃｕイオン等）が基板に衝突することで、基板上に堆積成分が堆積されていく。その際、スパッタリング条件によっては、堆積成分の基板上への堆積と共に、一旦堆積された堆積成分がＡｒイオンの衝突等によりエッチングされる現象（再スパッタリング）が起こる。
【００９９】
ここでは、シード層７６ａを形成する際、堆積成分７６ｃの堆積と共に、そのような再スパッタリングが起こるような条件を用いる。そして、バリアメタル層７５上へのシード層７６ａの堆積を行いながら、配線溝７４の底部に堆積されたシード層７６ａの一部の堆積成分７６ｃを再スパッタリングして、配線溝７４の側壁部に堆積させるようにする。これにより、ボーイング７２ａが発生している、シード層７６ａの膜厚が薄くなり易かった配線溝７４の側壁部において、シード層７６ａを一定以上の膜厚に確保する。なお、このようなスパッタリング法を用いたシード層７６ａの形成方法の詳細については後述する。
【０１００】
配線溝７４の側壁部におけるシード層７６ａの膜厚を一定以上とすることにより、続く電解めっきの際には、図２６に示すように、未形成領域や密着力低下を生じさせるようなシード層７６ａのめっき液７７への溶解が抑えられるようになる。
【０１０１】
このように、シード層７６ａの膜厚を一定以上にし、未形成領域等を生じさせるような電解めっき時の溶解を抑えるようにすることにより、図２７に示すように、めっき層７６ｂが配線溝７４内に十分に埋め込まれていく。そして、めっき層７６ｂの形成後、熱処理を行っても、図２８に示すように、ボイドの発生は効果的に抑えられ、ＣＭＰ後も、図２９に示すように、ボイドの無い、良好な配線７６が得られるようになる。
【０１０２】
なお、層間絶縁膜７２のボーイング７２ａの程度は、次のような値で評価することが可能である。図３０は層間絶縁膜のボーイングの説明図である。
例えば、図３０に示すように、バリアメタル層７５の形成後で、シード層７６ａの形成前の状態を想定する。ここで、バリアメタル層７５を形成した状態での配線溝７４の側方への膨らみが開始する部分から、その膨らみが終了する部分までの高さをｈ、膨らみが開始する部分（又は膨らみが終了する部分）から最も大きく膨らんだ部分までの幅をｗとする。この場合に、次式（２）により得られる値を、ボーイング７２ａの程度を示すボーイング率とする。
【０１０３】
ボーイング率（％）＝ｗ／ｈ×１００ ・・・（２）
ボーイング率が大きいものほど、膨らみの程度、即ちボーイング７２ａの程度が大きいことになる。
【０１０４】
なお、ここではシード層７６ａの形成前（めっき層７６ｂの形成直前）の状態でｈ，ｗを定義したが、例えば、バリアメタル層７５の形成前の状態で、同様にｈ，ｗを定義し、ボーイング率を求めるようにしても構わない。
【０１０５】
続いて、シード層７６ａの形成方法について、より詳細に説明する。
ここでは、配線溝７４の底部に堆積されたシード層７６ａの一部が再スパッタリングによって配線溝７４の側壁部に堆積されるような条件のバイアス・スパッタリング法によりシード層７６ａを形成する。そこで、まず、このようにシード層７６ａをバイアス・スパッタリング法により形成した場合に得られるシード層７６ａの膜厚と、ノンバイアス・スパッタリング法により形成した場合に得られるシード層７６ａの膜厚との違いについて述べる。
【０１０６】
図３１はスパッタリング法によるシード層の膜厚の違いを説明する図であって、（Ａ）はノンバイアス・スパッタリング法を用いた場合の説明図、（Ｂ）はバイアス・スパッタリング法を用いた場合の説明図である。
【０１０７】
ノンバイアス・スパッタリング法によりシード層７６ａを形成した場合には、図３１（Ａ）に示すように、フィールド部には比較的厚く、配線溝７４の側壁部には比較的薄く、シード層７６ａが形成される。一方、バイアス・スパッタリング法によりシード層７６ａを形成した場合には、図３１（Ｂ）に示すように、フィールド部には比較的薄く、配線溝７４の側壁部には比較的厚く、シード層７６ａが形成される。
【０１０８】
バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、堆積成分７６ｃやＡｒイオンがバイアスによって強く加速され、堆積後のシード層７６ａの再スパッタリングが強く現れる。ノンバイアス・スパッタリング法では、そのような再スパッタリングが抑えられ、シード層７６ａの堆積が優勢になっている。このような再スパッタリング効果により、バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、フィールド部におけるシード層７６ａの膜厚が薄くなる。
【０１０９】
そして、バイアス・スパッタリング法の場合には、配線溝７４の底部の再スパッタリングされたシード層７６ａの一部の堆積成分７６ｃが、ノンバイアス・スパッタリング法では薄くなってしまう配線溝７４の側壁部に堆積する。そのため、バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、配線溝７４の側壁部におけるシード層７６ａの膜厚が厚くなる。
【０１１０】
今、ノンバイアス・スパッタリング法により形成したシード層７６ａと、バイアス・スパッタリング法により形成したシード層７６ａとの、フィールド部における膜厚の差分をエッチ量Δｄとする。
【０１１１】
図３２はエッチ量と配線溝側壁部のシード層膜厚との関係の一例を示す図である。なお、ここでは、上記式（２）のボーイング率が７％〜９％程度の試料について得られた、エッチ量Δｄと配線溝７４の側壁部におけるシード層７６ａの膜厚との関係の一例を示している。
【０１１２】
上記のように、再スパッタリングが起こるような条件でバイアス・スパッタリング法によりシード層７６ａの形成を行うと、ノンバイアス・スパッタリング法によりシード層７６ａを形成した場合に対し、フィールド部においてエッチ量Δｄが生じる。そして、図３２に示すように、そのようなエッチ量Δｄの増加に伴い、配線溝７４の側壁部におけるシード層７６ａの膜厚は厚くなる傾向が見られる。
【０１１３】
このように、バイアス・スパッタリング法によりシード層７６ａを形成することにより、配線溝７４の側壁部におけるシード層７６ａの膜厚を厚くすることができる。また、配線溝７４の側壁部におけるシード層７６ａの膜厚は、フィールド部におけるエッチ量Δｄによって制御することが可能であるということができる。
【０１１４】
シード層７６ａをバイアス・スパッタリング法で形成する場合、フィールド部におけるシード層７６ａの堆積速度（形成速度）Ｄと、その再スパッタリングによるエッチング速度（除去速度）Ｅとの比Ｄ／Ｅは、２．０〜５．０の範囲に設定することが好ましい。
【０１１５】
ノンバイアス・スパッタリング法の場合、通常、比Ｄ／Ｅは５．０を上回るような範囲となる。比Ｄ／Ｅが５．０を上回る範囲では、シード層７６ａの堆積が優勢となって、配線溝７４の底部に堆積されたシード層７６ａの一部を再スパッタリングして配線溝７４の側壁部に一定以上の膜厚で堆積させることが難しくなる。
【０１１６】
また、比Ｄ／Ｅが２．０を下回る範囲では、配線溝７４内に堆積されたシード層７６ａ、特に配線溝７４の底部に堆積されたシード層７６ａが、再スパッタリングによって薄くなり、未形成領域等を生じさせるようなシード層７６ａの溶解が起こる可能性が高くなる。なお、比Ｄ／Ｅが１．０の場合は、シード層７６ａの堆積と再スパッタリングとが均衡する条件となるが、シード層７６ａを形成する際、この条件でバイアス・スパッタリングを行うのみでは、配線溝７４の底部及び側壁部の全体にシード層７６ａを形成することは難しい。
【０１１７】
上記のように、比Ｄ／Ｅを２．０〜５．０の範囲に設定することにより、配線溝７４の底部、或いは底部及び側壁部への堆積を行いつつ、配線溝７４の底部に堆積したシード層７６ａの一部を再スパッタリングにより側壁部に堆積させることができる。それにより、配線溝７４の底部及び側壁部の全体に一定膜厚のシード層７６ａを形成することができる。
【０１１８】
形成するシード層７６ａの膜厚は、ボイドの発生原因となるシード層７６ａの未形成領域や密着力低下を生じさせるようなめっき液７７への溶解を回避できる範囲に設定すればよい。続いて、シード層７６ａの膜厚について調査した結果について説明する。
【０１１９】
まず、シード層７６ａのめっき液７７への溶解の程度を評価する方法について述べる。なお、ここでは、上記式（２）のボーイング率が７％〜９％程度の試料を用いている。
図３３はシード層の溶解の程度を評価する方法の説明図であって、（Ａ）は配線溝の断面模式図、（Ｂ）は配線溝側壁部の部分拡大図である。
【０１２０】
シード層７６ａの溶解の程度を評価するに当たっては、配線溝７４及びバリアメタル層７５の形成後、シード層７６ａを形成した試料を、ごく短時間、めっき液７７に浸漬する。その後、その試料の配線溝７４のＳＥＭを用いた断面観察を行い、その断面の所定領域７４ａについて、配線溝７４の側壁部分と、めっき液７７への浸漬によってシード層７６ａが溶解した溶解部分（未形成領域）３００との面積の比率を求め、次式（３）より、シード層溶解率を求める。
【０１２１】
シード層溶解率（％）＝シード層溶解部分の面積／配線溝側壁部分の面積×１００ ・・・（３）
シード層７６ａを種々の条件で形成し、エッチ量Δｄ（配線溝７４の側壁部におけるシード層７６ａの膜厚）の異なる複数の試料について、このようなシード層溶解率を求める。
【０１２２】
図３４はエッチ量とシード層溶解率との関係の一例を示す図である。
図３４に示すように、エッチ量Δｄを増加させるほど、シード層溶解率を低く抑えることができる。例えば、エッチ量Δｄを２３ｎｍ以上とすると、シード層溶解率を５％以下に抑えることができる。
【０１２３】
エッチ量Δｄを２３ｎｍ以上とした場合、上記図３２の知見によれば、配線溝７４の側壁部におけるシード層７６ａの膜厚が１０ｎｍ以上となる。換言すれば、エッチ量Δｄを制御して配線溝７４の側壁部における膜厚が１０ｎｍ以上となるようにシード層７６ａを形成すれば、電解めっき時のめっき液７７へのシード層溶解率を低く抑えることが可能になるということができる。
【０１２４】
図３５はシード層溶解率とボイド発生数との関係の一例を示す図である。
図３５には、まず、シード層溶解率が３３．０％、エッチ量Δｄが３ｎｍ、配線溝７４の側壁部におけるシード層７６ａの膜厚が５ｎｍの場合に、めっき層７６ｂの形成からＣＭＰまで行ったときの、その試料のボイド発生数を示している。また、図３５には、シード層溶解率が０％、エッチ量Δｄが２３ｎｍ、配線溝７４の側壁部におけるシード層７６ａの膜厚が１０ｎｍの場合に、めっき層７６ｂの形成からＣＭＰまで行ったときの、その試料のボイド発生数を示している。
【０１２５】
図３５に示したように、シード層７６ａの配線溝７４の側壁部における膜厚を１０ｎｍと厚く形成している場合には、５ｎｍと薄く形成している場合に比べて、シード層溶解率を低く抑え、ボイド発生数を大幅に低減することができる。
【０１２６】
シード層溶解率を５％以下に抑えることにより、同様にボイド発生数を大幅に低減することが可能であり、シード層７６ａの配線溝７４の側壁部における膜厚を１０ｎｍ以上とすることにより、同様にボイドの発生を効果的に抑制することができる。
【０１２７】
なお、シード層７６ａの配線溝７４の側壁部における膜厚は、１５ｎｍ以下となるように設定しておくことが好ましい。これは、１５ｎｍを上回るような膜厚で形成すると、元々の配線溝７４の開口幅にもよるが、間口が狭まり、電解めっき時に配線溝７４内に十分にめっき層７６ｂが埋め込まれる前に間口が塞がってボイドが発生する、といった現象が起こる可能性が高まるためである。特に、開口幅が５０ｎｍ〜７０ｎｍといった微小な配線溝７４を形成する場合には、このような現象が起こり易くなる。シード層７６ａの配線溝７４の側壁部における膜厚の上限値については、配線溝７４の開口幅やそれに起因したボイドの発生の可能性等を考慮し、適宜設定することが望ましい。
【０１２８】
以上説明したように、第２の実施の形態では、シード層を形成する際のスパッタリング条件を調整し、配線溝の底部、或いは底部及び側壁部への堆積を行いつつ、配線溝の底部に堆積したシード層の一部を再スパッタリングにより側壁部に堆積させる。それにより、配線溝の底部及び側壁部の全体に一定膜厚のシード層を形成することができ、未形成領域や密着力低下を生じさせるようなシード層のめっき液への溶解を抑制することができるようになる。その結果、ボイドの発生を効果的に抑え、電気的特性の劣化、短命化、信号遅延等を抑えた配線層が形成可能になり、高性能かつ高信頼性の半導体装置が実現可能になる。
【０１２９】
なお、第２の実施の形態では、配線を形成する場合を例にして述べたが、上記手法は、ビアを形成する場合にも、同様に適用可能である。上記手法が適用可能な配線の幅やビアの径は特に限定されるものではない。例えば、開口幅が５０ｎｍ〜７０ｎｍの配線溝から形成する配線や、開口径が５０ｎｍ〜７０ｎｍのビアホールから形成するビアといった、比較的微小な開口寸法のパターンに対しても適用可能である。
【０１３０】
また、第２の実施の形態では、シングルダマシン法により配線を形成する場合を例にして述べたが、デュアルダマシン法を用いて配線とビアを同時に形成する場合にも、同様に適用可能である。
【０１３１】
また、第２の実施の形態において、上記第１の実施の形態で述べたのと同様に、バリアメタル層を形成せずに、或いはバリアメタル層を形成した上で、Ｃｕ及びＭｎを含むシード層を形成するようにしてもよい。この場合、そのようなＣｕ及びＭｎを含むシード層の形成に、この第２の実施の形態で述べたような手法を用いることができる。Ｃｕ及びＭｎを含むシード層を形成することにより、熱処理によって配線溝或いはバリアメタル層との界面に自己整合的にＭｎＳｉxＯy等のバリア層が形成されるようになる。
【０１３２】
以上説明した実施の形態に関し、さらに以下の付記を開示する。
（付記１） 絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、
前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１３３】
（付記２） 前記第１金属層形成後の前記凹部の開口寸法が、２０ｎｍ以上で、かつ、前記絶縁層に形成した前記凹部の開口寸法の６５％以下となるように、前記第１金属層を形成することを特徴とする付記１記載の半導体装置の製造方法。
【０１３４】
（付記３） 前記第１金属層の形成前に、前記凹部内を含む前記絶縁層上に、前記凹部に開口を残して、バリア層を形成する工程をさらに含み、
前記バリア層上に前記第１金属層を形成し、
前記バリア層及び前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるように前記第１金属層を形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【０１３５】
（付記４） 前記絶縁層に開口寸法７０ｎｍの前記凹部を形成する場合に、前記バリア層形成後で前記第１金属層形成前の前記凹部の開口寸法が５０ｎｍ以上となるように前記バリア層を形成することを特徴とする付記３記載の半導体装置の製造方法。
【０１３６】
（付記５） 前記第１金属層は、複数種の元素を含み、
前記第１金属層に含まれる前記複数種の元素のうち、所定の元素を、前記第１金属層に隣接する他層との界面に拡散させる熱処理を行う工程をさらに含むことを特徴とする付記１乃至４のいずれかに記載の半導体装置の製造方法。
【０１３７】
（付記６） 前記第１金属層は、ＣｕとＭｎとを含むことを特徴とする付記５記載の半導体装置の製造方法。
（付記７） 前記第１金属層を、スパッタリング法、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
【０１３８】
（付記８） 前記第１金属層をバイアス・スパッタリング法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記１乃至７のいずれかに記載の半導体装置の製造方法。
【０１３９】
（付記９） 絶縁層にボーイング形状を有する凹部を形成する工程と、
前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１４０】
（付記１０） 前記凹部の側壁部における膜厚が１０ｎｍ以上１５ｎｍ以下の前記第１金属層を形成することを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記第１金属層を形成する際には、スパッタリング法を用い、前記凹部の底部に前記第１金属層を形成しつつ、前記凹部の底部に形成された前記第１金属層の一部を除去して前記凹部の側壁部に付着させることを特徴とする付記９又は１０に記載の半導体装置の製造方法。
【０１４１】
（付記１２） 前記第１金属層を形成する際には、形成された前記第１金属層の除去速度に対する、前記第１金属層の形成速度の比を、２．０以上５．０以下とすることを特徴とする付記１１記載の半導体装置の製造方法。
【０１４２】
（付記１３） 前記第１金属層をバイアス・スパッタリング法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記９乃至１２のいずれかに記載の半導体装置の製造方法。
【０１４３】
（付記１４） 前記絶縁層は、低誘電率材料を用いて形成されていることを特徴とする付記９乃至１３のいずれかに記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１４４】
【図１】半導体装置の一例の部分断面模式図である。
【図２】ビアホール形成工程の要部断面模式図である。
【図３】バリアメタル層形成工程の要部断面模式図である。
【図４】シード層形成工程の要部断面模式図である。
【図５】めっき層形成後の一例の要部断面模式図である。
【図６】めっき層形成後の別例の要部断面模式図である。
【図７】第１実施例のビアホール形成工程の要部断面模式図である。
【図８】第１実施例のバリアメタル層形成工程の要部断面模式図である。
【図９】第１実施例のシード層形成工程の要部断面模式図である。
【図１０】第１実施例のめっき層形成工程の要部断面模式図である。
【図１１】第１実施例のＣＭＰ工程の要部断面模式図である。
【図１２】第２実施例のシード層形成工程の要部断面模式図である。
【図１３】第２実施例のめっき層形成工程の要部断面模式図である。
【図１４】第２実施例の熱処理工程の要部断面模式図である。
【図１５】第２実施例のＣＭＰ工程の要部断面模式図である。
【図１６】第３実施例のシード層形成工程の要部断面模式図である。
【図１７】第３実施例のめっき層形成工程の要部断面模式図である。
【図１８】第３実施例の熱処理工程の要部断面模式図である。
【図１９】ビアホール側壁部におけるバリア層の形成状態の説明図である。
【図２０】バリアメタル層及びシード層形成後の状態の一例を示す図である。
【図２１】めっき層形成初期段階の一例を示す図である。
【図２２】めっき層形成後の状態の一例を示す図である。
【図２３】熱処理後の状態の一例を示す図である。
【図２４】ＣＭＰ後の状態の一例を示す図である。
【図２５】配線溝形成工程の要部断面模式図である。
【図２６】めっき層形成初期段階の要部断面模式図である。
【図２７】めっき層形成工程の要部断面模式図である。
【図２８】熱処理工程の要部断面模式図である。
【図２９】ＣＭＰ工程の要部断面模式図である。
【図３０】層間絶縁膜のボーイングの説明図である。
【図３１】スパッタリング法によるシード層の膜厚の違いを説明する図であって、（Ａ）はノンバイアス・スパッタリング法を用いた場合の説明図、（Ｂ）はバイアス・スパッタリング法を用いた場合の説明図である。
【図３２】エッチ量と配線溝側壁部のシード層膜厚との関係の一例を示す図である。
【図３３】シード層の溶解の程度を評価する方法の説明図であって、（Ａ）は配線溝の断面模式図、（Ｂ）は配線溝側壁部の部分拡大図である。
【図３４】エッチ量とシード層溶解率との関係の一例を示す図である。
【図３５】シード層溶解率とボイド発生数との関係の一例を示す図である。
【符号の説明】
【０１４５】
１ 半導体装置
２ 半導体基板
３ 素子分離絶縁膜
４ ＭＯＳトランジスタ
４ａ ゲート絶縁膜
４ｂ ゲート電極
４ｃ 側壁絶縁膜
４ｄ，４ｅ ソース・ドレイン領域
５，６，７，７６ 配線
８，４６ ビア
９，１２，１６，１９，４２，７２ 層間絶縁膜
１０，１１ 導電プラグ
１３，１４，１７，２０，３４，４５，７５ バリアメタル層
１５，１８，３１，４１，７１ キャップ層
３０ 下層配線
３２ 絶縁層
３３，４４ ビアホール
３５ａ，４６ａ，４６ｃ，７６ａ シード層
３５ｂ，４６ｂ，７６ｂ めっき層
４０ 下層配線
４３，７３ ハードマスク
４５ａ 変質バリアメタル層
５０ バリア層
７０ ＴＥＯＳ膜
７２ａ ボーイング
７３ａ ＳｉＣ膜
７３ｂ ＳｉＯ膜
７４ 配線溝
７４ａ 所定領域
７６ｃ 堆積成分
７７ めっき液
１００，１０４，３０１ ボイド
１０１ａ，１０１ｂ オーバーハング
１０２，２００，３００ 未形成領域
１０３ 極薄領域
ｈ 高さ
ｗ 幅
Ｗ，Ｗ１，Ｗ２，Ｗ３ 開口径
Ｗ３ 最小径
Δｄ エッチ量
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、配線又はビアの形成プロセスを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置においては、配線及びビアの材料として銅（Ｃｕ）が広く利用されている。Ｃｕを用いた配線及びビアは、ダマシン法を用いて形成するのが主流となっている（例えば、特許文献１〜６参照。）。
【０００３】
Ｃｕを用いたダマシン法による配線又はビアの形成では、例えば、まず、絶縁層に配線溝又はビアホール（凹部）が形成され、その凹部内壁を含む絶縁層表面に、高融点金属等を用いたバリアメタル層が形成される。そして、そのバリアメタル層上に、ＰＶＤ（Physical Vapor Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等を用いて、Ｃｕを用いたシード層が形成され、そのシード層を用いた電解めっき法により、凹部にＣｕのめっき層が埋め込まれる。その後、ＣＭＰ（Chemical Mechanical Polishing）により、絶縁層上に形成された不要なＣｕ及びバリアメタル層が除去されることで、Ｃｕを用いた配線又はビアが形成される。
【特許文献１】特開２００１−２４４２１６号公報
【特許文献２】特開２００４−０１４８１６号公報
【特許文献３】特開２００５−２１７３４６号公報
【特許文献４】特開２００６−１４８０７４号公報
【特許文献５】特開２００６−１４８０７５号公報
【特許文献６】特開２００７−２２７８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
凹部へのめっき層の埋め込みに際しては、ボイドの発生がしばしば問題になる。ボイドは、配線或いはビアの電気的特性の劣化、短命化の原因になり得る。ボイドの発生原因の１つとして、凹部へのめっき層の埋め込み前のシード層の凹部内壁での成膜が不均一になり易いことが挙げられる。
【０００５】
例えば、シード層が、凹部の間口を狭めるように突出したオーバーハング形状になって形成されると、電解めっきの際、凹部がめっき層で完全に埋め込まれる前にその間口が塞がれ、ボイドが発生してしまう場合がある。このようなボイドの発生は、微小な配線或いはビアを形成する場合ほど、より起こり易くなる。
【０００６】
また、形成したシード層に、凹部の側壁等、膜厚の薄い部分や未形成領域が存在していると、電解めっきの際、そのような薄い部分がめっき液に溶解したり未形成領域が広がったりして、めっき層の埋め込み不良が発生し、ボイドが発生してしまう場合がある。たとえ電解めっきの際には凹部がめっき層で十分に埋め込まれていたとしても、後の熱処理工程等を経て、そのようなシード層の薄かった部分や未形成領域を起点にボイドが発生してくる場合もある。このようなボイドの発生は、絶縁層に低誘電率（Ｌｏｗ−ｋ）材料を用いていて、エッチングにより凹部がボーイング形状となって形成されるような場合に起こり易い。
【課題を解決するための手段】
【０００７】
方法の一観点によれば、絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
また、方法の別の観点によれば、絶縁層にボーイング形状を有する凹部を形成する工程と、前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
開示の半導体装置の製造方法によれば、ボイドの発生を効果的に抑えることができ、高性能かつ高信頼性の半導体装置が実現可能になる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
はじめに、配線及びビアを備えた半導体装置の一例について説明する。
【００１１】
図１は半導体装置の一例の部分断面模式図である。
図１に例示する半導体装置１は、半導体基板２にＳＴＩ（Shallow Trench Isolation）法等により形成された素子分離絶縁膜３で画定された素子領域に、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ４が形成された構造を有している。
【００１２】
ＭＯＳトランジスタ４は、ゲート絶縁膜４ａを介して形成されたゲート電極４ｂ、ゲート電極４ｂの側壁に形成された側壁絶縁膜４ｃ、ゲート電極４ｂの両側の半導体基板２内に形成されたソース・ドレイン領域４ｄ，４ｅを備えている。
【００１３】
このようなＭＯＳトランジスタ４が形成された半導体基板２上には、配線５，６，７及びビア８を含む多層配線が形成されている。
下層の配線５，６はそれぞれ、層間絶縁膜９を貫通して形成された導電プラグ１０，１１を介して、ＭＯＳトランジスタ４のソース・ドレイン領域４ｄ，４ｅに接続されている。配線５，６には、層間絶縁膜１２との間にバリアメタル層１３，１４が形成されており、配線５，６及び層間絶縁膜１２の上には、キャップ層１５が形成されている。
【００１４】
さらに、下層の配線５，６のうち、一方の配線６は、層間絶縁膜１６を貫通して形成されたビア８を介して、上層の配線７に接続されている。ビア８には、層間絶縁膜１６との間にバリアメタル層１７が形成されている。ビア８及び層間絶縁膜１６の上には、キャップ層１８が形成されている。また、配線７には、層間絶縁膜１９との間にバリアメタル層２０が形成されている。
【００１５】
このような多層配線のさらに上層には、半導体装置１の種類に応じ、同様の構成の配線層が必要な層数だけ形成され、最上層には、外部接続用の電極パッド等が形成されるようになる。
【００１６】
なお、ここでは、配線５，６，７及びビア８がいずれもシングルダマシン法によって形成されている場合を例示している。
続いて、上記のような構成を有する半導体装置に適用可能な配線及びビアの形成方法について説明する。
【００１７】
まず、一例として、シングルダマシン法によるビアの形成方法について述べる。ビアは、例えば、次のような流れで形成される。
図２はビアホール形成工程の要部断面模式図、図３はバリアメタル層形成工程の要部断面模式図、図４はシード層形成工程の要部断面模式図、図５はめっき層形成後の一例の要部断面模式図である。
【００１８】
ビアを形成する際には、まず、下層配線３０上に、キャップ層３１及び絶縁層３２を形成する。キャップ層３１には、例えば、シリコンカーバイド（ＳｉＣ）や炭素含有シリコン酸化膜（ＳｉＯＣ）等を用いることができる。また、絶縁層３２には、その全部或いは一部に、例えば、酸化シリコン（ＳｉＯ）や、有機系又は無機系のＬｏｗ−ｋ材料（ポーラス構造のものを含む）等を用いることができる。そして、キャップ層３１及び絶縁層３２の形成後は、フォトリソグラフィ技術及びエッチング技術を用い、図２に示すように、それら絶縁層３２及びキャップ層３１を貫通して下層配線３０に達するビアホール３３を形成する。
【００１９】
ビアホール３３の形成後は、図３に示すように、例えば、スパッタリング法を用いて、ビアホール３３の壁面を含む絶縁層３２の表面に、ビアホール３３に通じる開口を残すようにして、バリアメタル層３４を形成する。バリアメタル層３４には、タンタル（Ｔａ），チタン（Ｔｉ），タングステン（Ｗ），ジルコニウム（Ｚｒ），ルテニウム（Ｒｕ）等の高融点金属を用いることができる。バリアメタル層３４には、Ｔａ，Ｔｉ，Ｗ，Ｚｒ，Ｒｕのうちの１種、又はこれらの金属のうち少なくとも１種を含む合金、或いはこれらの金属や合金の窒素化合物を用いることができる。さらに、バリアメタル層３４は、これらの金属、合金、窒素化合物の単層、或いはそれらを組み合わせた積層構造とすることができる。
【００２０】
バリアメタル層３４の形成後は、図４に示すように、例えば、スパッタリング法を用いて、バリアメタル層３４上に、ビアホール３３に通じる開口を残すようにして、シード層３５ａを形成する。Ｃｕを用いてビアを形成する場合、シード層３５ａには、例えば、Ｃｕ、或いはＣｕとアルミニウム（Ａｌ），Ｔｉ，Ｚｒ，ニッケル（Ｎｉ），銀（Ａｇ），パラジウム（Ｐｄ），マンガン（Ｍｎ），マグネシウム（Ｍｇ）のうちの少なくとも１種とを含むＣｕ合金等を用いる。シード層３５ａは、Ｃｕ又はＣｕ合金の単層、ＣｕとＣｕ合金の積層構造、或いはＣｕ合金とＣｕ合金の積層構造とすることができる。
【００２１】
シード層３５ａの形成後は、シード層３５ａを用いた電解めっき法により、Ｃｕ等の配線材料のめっき層３５ｂをビアホール３３内に形成する。なお、めっき層３５ｂの形成後は、通常、ＣＭＰにより、絶縁層３２上の不要なめっき層３５ｂ、シード層３５ａ及びバリアメタル層３４が除去される。
【００２２】
ここで、電解めっき法によるめっき層３５ｂの形成時には、図５に示すように、めっき層３５ｂ内にボイド１００が発生してしまう場合がある。ボイド１００は、最終的に得られるビアの抵抗増加、容量増加、信号遅延といった電気的特性の劣化や、寿命の短命化等を引き起こす可能性がある。このようなボイド１００の発生には、めっき層３５ｂに先立って形成されるバリアメタル層３４及びシード層３５ａの形成状態が影響してくる。
【００２３】
即ち、バリアメタル層３４及びシード層３５ａには、それぞれ図３及び図４に示したように、ビアホール３３の間口にオーバーハング１０１ａ，１０１ｂが形成される場合がある。なお、シード層３５ａのオーバーハング１０１ｂは、シード層３５ａの前に形成されるバリアメタル層３４のオーバーハング１０１ａにより助長され易い。バリアメタル層３４及びシード層３５ａにこのようなオーバーハング１０１ａ，１０１ｂが形成されると、その分、ビアホール３３内に通じる間口の開口寸法（径）は狭くなる。そのため、シード層３５ａを用いた電解めっき時には、ビアホール３３内にめっき層３５ｂが十分埋め込まれる前に、その間口が塞がってしまい、ボイド１００が発生するという現象が起こり易くなる。
【００２４】
また、図６はめっき層形成後の別例の要部断面模式図である。
バリアメタル層３４或いはシード層３５ａの形成工程後のビアホール３３内、特にその側壁には、それらの未形成領域１０２や、それらが殆ど形成されていない極薄領域１０３ができてしまう場合がある。さらに、一旦は形成されたシード層３５ａが、その後の電解めっき時にめっき液に溶解してしまい、未形成領域１０２ができてしまう場合もある。未形成領域１０２や極薄領域１０３が存在すると、ビアホール３３内にめっき層３５ｂが十分に埋め込まれずにボイド１０４が発生してしまい易くなる。また、一見ビアホール３３内がめっき層３５ｂで十分に埋め込まれているようであっても、その後の工程（熱処理工程等）を経たときにボイドが発生してくる場合もある。
【００２５】
近年、ビアや配線等のパターンは微細化が進んでいるが、そのパターンサイズが縮小するにつれ、上記のようなパターン間口の閉塞によるボイド１００の発生や、パターン内壁の被覆不良によるボイド１０４の発生は起こり易くなる。特に、直径７０ｎｍ以下のビアや、幅７０ｎｍ以下の配線を形成しようとする場合には、そのようなボイド１００，１０４の発生が一層起こり易くなる。
【００２６】
そこで、ここでは、種々の条件で上記のようなめっき層３５ｂの形成を行い、そのめっき層３５ｂによるビアホール３３の埋め込み状態について検証する。
ビアホール３３の埋め込み状態の検証のため、まず、図２に示したように、絶縁層３２に、開口径（直径）Ｗが７０ｎｍで、所定深さ、例えば深さ２５０ｎｍのビアホール３３を複数形成する。
【００２７】
次いで、ビアホール３３を複数形成した絶縁層３２の全面に対し、図３及び図４に示したように、バリアメタル層３４及びシード層３５ａを、スパッタリング法を用いて順に形成する。その際、バリアメタル層３４及びシード層３５ａを種々の条件で形成し、バリアメタル層３４形成後のビアホール３３の開口径Ｗ１、及びシード層３５ａ形成後のビアホール３３の開口径Ｗ２をそれぞれ調整する。なお、開口径Ｗ１，Ｗ２は、オーバーハング１０１ａ，１０１ｂによってビアホール３３の間口が最も狭くなっている部分の径である。
【００２８】
このようにして各条件で開口径Ｗ１のバリアメタル層３４及び開口径Ｗ２のシード層３５ａを形成した後、電解めっき法により、一定の条件で、めっき層３５ｂを形成する。
そして、形成しためっき層３５ｂ内のボイドの有無を、高分解能ＳＥＭ（Scanning Electron Microscope）を用いた断面観察により確認する。この断面観察の結果から、複数のビアホール３３のうち、ボイドが発生していないビアホール３３の数を求め、次式（１）より、その比率（埋め込み達成率）を求める。
【００２９】
埋め込み達成率（％）＝ボイド無しビアホールの個数／全ビアホール数×１００ ・・・（１）
バリアメタル層３４及びシード層３５ａの形成条件と形成後の開口径Ｗ１，Ｗ２、並びにめっき層３５ｂ形成後の埋め込み達成率を調査した結果の一例を表１に示す。また、表２に、表１の調査に用いたバリアメタル層３４及びシード層３５ａの形成条件を示す。
【００３０】
なお、埋め込み不良の形態として、前述のように、めっき層３５ｂで十分に埋め込まれる前にビアホール３３の開口が閉塞することによってボイドが発生してしまうものがある（図５）。また、埋め込み不良の別の形態として、前述のように、ビアホール３３の内壁におけるバリアメタル層３４やシード層３５ａの被覆不良によってボイドが発生してしまうものがある（図６）。ここでは、電解めっき時のビアホール３３の開口閉塞によって発生する埋め込み不良を調査対象とし、そのような埋め込み不良を選択的に検出するため、ビアホール３３の内壁におけるバリアメタル層３４やシード層３５ａの被覆が十分確保できる条件を設定している。
【００３１】
【表１】
【００３２】
【表２】
【００３３】
バリアメタル層３４は、表２に示したように、２種類の条件ＢＲＭ（ａ），（ｂ）で形成している。条件ＢＲＭ（ａ），（ｂ）ではいずれも、バリアメタル層３４を、その形成途中でターゲット電力及び基板（ビアホール３３の形成後でバリアメタル層３４の形成前の基板）のバイアス電力を２ステップで変化させて形成する（マルチ・ステップ・スパッタリング法）。条件ＢＲＭ（ａ）では、第１ステップで膜厚１０ｎｍ、第２ステップで膜厚５ｎｍの、計１５ｎｍの膜厚のバリアメタル層３４を形成する。また、条件ＢＲＭ（ｂ）では、第１ステップで膜厚５ｎｍ、第２ステップで膜厚２ｎｍの、計７ｎｍの膜厚のバリアメタル層３４を形成する。なお、膜厚は、絶縁層３２表面のフィールド部における値である。
【００３４】
一方、シード層３５ａは、表２に示したように、３種類の異なるターゲット電力とバイアス電力の条件Ｓｅｅｄ（ａ）〜（ｃ）で、いずれも６０ｎｍの膜厚で、形成している。なお、膜厚は、絶縁層３２表面のフィールド部における値である。
【００３５】
表２に示したような条件ＢＲＭ（ａ），（ｂ）及び条件Ｓｅｅｄ（ａ）〜（ｃ）を組み合わせ、複数のビアホール３３に対して表１に示したような範囲の開口径Ｗ１，Ｗ２でバリアメタル層３４及びシード層３５ａを形成した試料Ａ〜Ｆを得る。そして、各試料Ａ〜Ｆについて、一定条件で電解めっきを行ってめっき層３５ｂを形成し、ＳＥＭを用いた断面観察を行って埋め込み達成率を求める。
【００３６】
表１より、埋め込み達成率が１００％、即ち、複数のビアホール３３が全てボイド無しでめっき層３５ｂにより埋め込まれるのは、試料Ｄ，Ｅである。試料Ｄ，Ｅでは、それらの全ビアホール３３について、シード層３５ａ形成後（めっき層３５ｂ形成前）の開口径Ｗ２が２０ｎｍ以上になっている。
【００３７】
これに対し、埋め込み達成率が１００％未満となる試料Ａ〜Ｃ，Ｆでは、表１に示したように、複数のビアホール３３の中にシード層３５ａ形成後の開口径Ｗ２が２０ｎｍ未満となるものが含まれている。但し、試料Ａ〜Ｃ，Ｆでも、複数のビアホール３３のうち、シード層３５ａ形成後の開口径Ｗ２が２０ｎｍ以上になっているものについては、ボイドの発生は認められない。
【００３８】
このように、シード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることにより、ビアホール３３内のボイドの発生を効果的に抑えることができるようになる。
また、表１より、バリアメタル層３４を条件ＢＲＭ（ａ）で形成し、その形成後の開口径Ｗ１が５０ｎｍ未満となるときには、シード層３５ａの形成条件によらず、全ビアホール３３のシード層３５ａ形成後の開口径Ｗ２が２０ｎｍ以上になるということがない。
【００３９】
ここで、バリアメタル層３４形成後の開口径Ｗ１と、シード層３５ａ形成後の開口径Ｗ２との関係について説明する。
表３に、バリアメタル層３４及びシード層３５ａの形成条件と形成後の開口径Ｗ１，Ｗ２を調査した結果の一例を示す。また、表４に、表３の調査に用いたバリアメタル層３４及びシード層３５ａの形成条件を示す。
【００４０】
【表３】
【００４１】
【表４】
【００４２】
ここでは、バリアメタル層３４は、表４に示したように、その形成途中でターゲット電力及びバイアス電力を２ステップで変化させる条件ＢＲＭ（ｃ）で形成している。条件ＢＲＭ（ｃ）では、第１ステップで膜厚５ｎｍ、第２ステップで膜厚１ｎｍの、計６ｎｍの膜厚のバリアメタル層３４を形成する。なお、膜厚は、絶縁層３２表面のフィールド部における値である。この条件ＢＲＭ（ｃ）でバリアメタル層３４を形成すると、その形成後の開口径Ｗ１を５０ｎｍ以上にすることができる。
【００４３】
一方、シード層３５ａは、表４に示したように、３種類の異なるターゲット電力とバイアス電力の条件Ｓｅｅｄ（ｄ）〜（ｆ）で、いずれも６０ｎｍの膜厚で、形成している。なお、膜厚は、絶縁層３２表面のフィールド部における膜厚である。
【００４４】
条件ＢＲＭ（ｃ）及び条件Ｓｅｅｄ（ｄ）〜（ｆ）を組み合わせ、複数のビアホール３３に対して表３に示したような範囲の開口径Ｗ１，Ｗ２でバリアメタル層３４及びシード層３５ａを形成した試料Ｇ〜Ｉを得る。
【００４５】
表３より、バリアメタル層３４形成後の開口径Ｗ１が５０ｎｍ以上であっても、シード層３５ａの形成条件によっては、全ビアホール３３のシード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることができない場合があることがわかる。従って、シード層３５ａ形成後の開口径Ｗ２を２０ｎｍ以上にする場合、バリアメタル層３４形成後の開口径Ｗ１を５０ｎｍ以上にすると共に、シード層３５ａの形成条件を最適化することも重要になってくるということができる。
【００４６】
なお、ここでは、シングルダマシン法によりビアを形成する場合を例にして説明したが、シングルダマシン法による配線の形成も、上記のビアの形成フローと同様に行うことができる。
【００４７】
また、ここでは、直径７０ｎｍのビアホール３３を例にしてその埋め込み状態を調査した結果について説明した。同様の形成フローで、幅７０ｎｍの配線溝を形成し、そこにバリアメタル層及びシード層を介してめっき層を埋め込む場合にも、このビアホール３３について得られたのと同様の結果が得られる。開口幅Ｗが７０ｎｍの配線溝の場合、シード層形成後の開口幅Ｗ２を２０ｎｍ以上にし、また、バリアメタル層形成後の開口幅Ｗ１を５０ｎｍ以上にすると共にシード層形成後の開口幅Ｗ２を２０ｎｍ以上にすればよい。なお、配線溝の開口幅Ｗ，Ｗ１，Ｗ２は、配線溝の間口が最も狭くなっている部分の幅である。
【００４８】
このように、第１の実施の形態では、開口寸法が７０ｎｍのパターン（ビアホール、配線溝）を形成し、そこにバリアメタル層及びシード層を介してめっき層を形成する。その際、めっき層形成直前のパターン間口の開口寸法（開口径、開口幅）が２０ｎｍ以上になるようにする。これにより、ボイドの発生を効果的に抑えて、パターンにめっき層を埋め込むことができるようになる。その結果、電気的特性の劣化、短命化、信号遅延等を抑えた配線層が形成可能になり、高性能かつ高信頼性の半導体装置が実現可能になる。
【００４９】
以上の説明では、開口寸法が７０ｎｍのパターンを例にして説明したが、上記手法が適用可能なパターンの開口寸法は、７０ｎｍに限定されるものではない。特に、開口寸法が７０ｎｍを下回る、より微小なパターン（例えば開口寸法５０ｎｍ〜７０ｎｍ）については、同様にめっき層形成直前のパターン間口の開口径が２０ｎｍ以上になるようにすることで、パターン内のボイドの発生を効果的に抑えることができる。開口寸法が７０ｎｍを上回るパターン（例えば開口寸法１００ｎｍ）であっても、上記手法によれば、同様にパターン内のボイドの発生を効果的に抑えることが可能である。
【００５０】
なお、シード層を形成する際には、シード層形成後のパターン間口の開口寸法が、２０ｎｍ以上で、かつ、元々のパターン開口寸法の６５％以下となるように、シード層を形成することが好ましい。これは、６５％を上回るような範囲では、シード層が薄くなり、後の電解めっき時にシード層がめっき液に溶解し、それに起因したボイドの発生が起こる可能性が高まるためである。
【００５１】
以下、上記手法を用いた実施例について説明する。
（第１実施例）
まず、第１実施例について説明する。図７〜図１１は、第１実施例のビア形成工程の説明図である。以下、図７〜図１１を参照して各工程を順に説明する。
【００５２】
図７は第１実施例のビアホール形成工程の要部断面模式図である。
まず、図７に示すように、半導体基板に形成されているＭＯＳトランジスタ等の素子に電気的に接続されている下層配線４０上に、キャップ層４１、層間絶縁膜４２及びハードマスク４３を順に形成する。キャップ層４１及びハードマスク４３はそれぞれ、例えば、ＳｉＣやＳｉＯＣ等を、ＣＶＤ法により、数十ｎｍの膜厚で形成する。層間絶縁膜４２は、例えば、有機系又は無機系のＬｏｗ−ｋ膜（ポーラス構造のものを含む）等を、塗布法やＣＶＤ法により、１００ｎｍ〜数百ｎｍの膜厚で形成する。例えば、キャップ層４１、層間絶縁膜４２及びハードマスク４３を、合計膜厚１４０ｎｍ程度で形成する。
【００５３】
キャップ層４１、層間絶縁膜４２及びハードマスク４３の形成後は、フォトリソグラフィ技術及びエッチング技術を用いて、それらハードマスク４３、層間絶縁膜４２及びキャップ層４１を貫通して下層配線４０に達する、直径（開口径Ｗ）７０ｎｍのビアホール４４を形成する。例えば、ビアホール４４の形成には、フルオロカーボンを含むガス（ＣＦ系ガス）、アンモニアを含むガス（ＮＨ3系ガス）、及び窒素（Ｎ2）及び水素（Ｈ2）を含むガス（Ｎ2／Ｈ2ガス）等をエッチングガスとして用いたプラズマエッチングが利用可能である。
【００５４】
図８は第１実施例のバリアメタル層形成工程の要部断面模式図である。
ビアホール４４の形成後は、図８に示すように、例えば、スパッタリング法を用いて、層間絶縁膜４２上（ビアホール４４の壁面）及びハードマスク４３上に、ビアホール４４に通じる開口を残して、バリアメタル層４５を形成する。ここでは、バリアメタル層４５形成後の開口径Ｗ１が５０ｎｍ以上となるように、バリアメタル層４５を形成する。
【００５５】
なお、バリアメタル層４５をスパッタリング法により形成する場合には、基板にバイアスを印加しないノンバイアス・スパッタリング法と、基板にバイアスを印加しながらスパッタリングを行うバイアス・スパッタリング法の、いずれも用いることができる。また、バリアメタル層４５は、その形成を終始一定の条件で形成する方法のほか、形成途中でターゲット電力及び基板のバイアス電力を変化させるマルチ・ステップ・スパッタリング法により形成することもできる。
【００５６】
バリアメタル層４５を２ステップで形成する場合の条件の一例を次に示す。
＜第１ステップ＞
膜厚（ハードマスク４３上）：３ｎｍ〜５ｎｍ
ターゲット電力：５ｋＷ〜４０ｋＷ
バイアス電力：０Ｗ〜５００Ｗ
圧力：４×１０-2Ｐａ
＜第２ステップ＞
膜厚（ハードマスク４３上）：０ｎｍ〜３ｎｍ
ターゲット電力：０．１ｋＷ〜５ｋＷ
バイアス電力：０Ｗ〜５００Ｗ
圧力：４×１０-2Ｐａ
このような条件を用いることにより、ビアホール４４の壁面に被覆不良を発生させずに、かつ、バリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上にすることができる。
【００５７】
図９は第１実施例のシード層形成工程の要部断面模式図である。
バリアメタル層４５の形成後は、図９に示すように、例えば、スパッタリング法を用いて、バリアメタル層４５上に、ビアホール４４に通じる開口を残して、Ｃｕのシード層４６ａを形成する。ここでは、シード層４６ａ形成後の開口径Ｗ２が２０ｎｍ以上となるように、シード層４６ａを形成する。
【００５８】
なお、シード層４６ａには、Ｃｕのほか、銅アルミニウム（ＣｕＡｌ）、銅チタン（ＣｕＴｉ）等の合金を用いることもできる。
シード層４６ａをスパッタリング法により形成する場合には、ノンバイアス・スパッタリング法とバイアス・スパッタリング法のいずれも用いることができる。
【００５９】
シード層４６ａの形成条件の一例を次に示す。
膜厚（ハードマスク４３上）：３０ｎｍ〜１００ｎｍ
ターゲット電力：５ｋＷ〜３０ｋＷ
バイアス電力：０Ｗ〜２００Ｗ
圧力：１×１０-5Ｐａ〜１０Ｐａ
このような条件を用いることにより、バリアメタル層４５の表面に被覆不良を発生させずに、かつ、シード層４６ａ形成後の開口径Ｗ２を２０ｎｍ以上にすることができる。
【００６０】
なお、シード層４６ａは、マルチ・ステップ・スパッタリング法により形成することもできる。
図１０は第１実施例のめっき層形成工程の要部断面模式図である。
【００６１】
シード層４６ａの形成後は、図１０に示すように、シード層４６ａを用いた電解めっき法により、配線材料であるＣｕのめっき層４６ｂをビアホール４４内に埋め込む。例えば、硫酸銅浴に浸漬し、電流密度７Ａ／ｃｍ2〜３０Ａ／ｃｍ2の条件で、膜厚５００ｎｍ〜１５００ｎｍのめっき層４６ｂを形成する。
【００６２】
この電解めっき時には、上記のように、予めバリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上とし、かつ、シード層４６ａ形成後の開口径Ｗ２を２０ｎｍ以上としている。そのため、間口の閉塞によってビアホール４４内にボイドを発生させることなく、ビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００６３】
図１１は第１実施例のＣＭＰ工程の要部断面模式図である。
めっき層４６ｂの形成後は、図１１に示すように、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ａ及びバリアメタル層４５を除去する。これにより、ビアホール４４内にバリアメタル層４５を介してシード層４６ａ及びめっき層４６ｂが形成されたビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリアメタル層４５を除く部分の径）Ｗ３は、５０ｎｍ以上になる。
【００６４】
（第２実施例）
次に、第２実施例について説明する。なお、この第２実施例では、上記第１実施例で述べたビアホール形成工程（図７）は同じであるため、それ以後の工程について、次の図１２〜図１５を参照して順に説明する。
【００６５】
図１２は第２実施例のシード層形成工程の要部断面模式図である。
ここでは、上記図７に示したようにビアホール４４を形成した後、バリアメタル層を形成することなく、図１２に示すように、Ｃｕ及びＭｎを含むシード層４６ｃ、例えば、銅マンガン（ＣｕＭｎ）合金のシード層４６ｃを形成する。シード層４６ｃは、例えば、スパッタリング法を用い、層間絶縁膜４２上（ビアホール４４の壁面）及びハードマスク４３上に、ビアホール４４に通じる開口を残して、形成する。ここでは、シード層４６ｃ形成後の開口径Ｗ２が２０ｎｍ以上となるように、シード層４６ｃを形成する。
【００６６】
シード層４６ｃをスパッタリング法により形成する場合には、ノンバイアス・スパッタリング法とバイアス・スパッタリング法のいずれも用いることができる。
シード層４６ｃの形成条件の一例を次に示す。
【００６７】
膜厚（ハードマスク４３上）：３０ｎｍ〜１００ｎｍ
ターゲット電力：５ｋＷ〜３０ｋＷ
バイアス電力：０Ｗ〜２００Ｗ
圧力：１×１０-5Ｐａ〜１０Ｐａ
Ｍｎ添加量：０．１ａｔｏｍ％〜１０ａｔｏｍ％
このような条件を用いることにより、ビアホール４４の壁面に被覆不良を発生させずに、かつ、シード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上にすることができる。
【００６８】
なお、シード層４６ｃは、マルチ・ステップ・スパッタリング法により形成することもできる。
図１３は第２実施例のめっき層形成工程の要部断面模式図である。
【００６９】
シード層４６ｃの形成後は、図１３に示すように、シード層４６ｃを用いた電解めっき法により、Ｃｕのめっき層４６ｂをビアホール４４内に埋め込む。
電解めっき時には、上記のように、予めシード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上としているため、ボイドを発生させずにビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００７０】
図１４は第２実施例の熱処理工程の要部断面模式図である。
めっき層４６ｂの形成後は、熱処理を行い、シード層４６ｃに添加したＭｎを熱拡散させる。シード層４６ｃ中のＭｎは、熱処理により、シード層４６ｃと層間絶縁膜４２との界面に拡散し、層間絶縁膜４２内のＳｉやＯと反応してＭｎＳｉxＯyやＭｎＯxといったＭｎ酸化物を形成する。このＭｎ酸化物は、層間絶縁膜４２中へのＣｕの拡散をブロックするに十分なバリア性を有している。
【００７１】
このように、バリアメタル層を形成することなく、Ｍｎを含有するシード層４６ｃを形成し、めっき層４６ｂの形成後、熱処理を行うことにより、配線材料と層間絶縁膜４２との界面には、図１４に示すように、自己整合的にバリア層５０が形成される。バリア層５０は、ビアホール４４の側壁に、例えば、５ｎｍ以下程度の膜厚で形成される。
【００７２】
このようにＭｎを拡散させてバリア層５０を形成するための熱処理は、例えば、真空雰囲気、不活性ガス雰囲気、大気雰囲気、微量酸素雰囲気等の雰囲気下で、温度１５０℃以上、時間３０秒以上の条件で行うことができる。
【００７３】
図１５は第２実施例のＣＭＰ工程の要部断面模式図である。
バリア層５０を形成する熱処理後は、図１５に示すように、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ｃ及びバリア層５０を除去する。これにより、ビアホール４４内に自己整合的に形成されたバリア層５０を介してシード層４６ｃ及びめっき層４６ｂが形成されたビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリア層５０を除く部分の径）Ｗ３は、膜厚５ｎｍ以下のバリア層５０が形成されている場合、６０ｎｍ以上になる。
【００７４】
なお、バリア層５０は、上記図１４で述べた熱処理工程を経ずにＣＭＰを行ってビア４６を形成した後、他工程の熱処理、例えば、より上層の絶縁膜を形成する際の熱等を利用して、形成することも可能である。
【００７５】
（第３実施例）
次に、第３実施例について説明する。なお、この第３実施例では、上記第１実施例で述べたビアホール４４の形成工程（図７）及びバリアメタル層４５の形成工程（図８）までは同じであるため、それ以後の工程について、次の図１６〜図１９を参照して順に説明する。
【００７６】
図１６は第３実施例のシード層形成工程の要部断面模式図である。
上記図７及び図８に示したようにビアホール４４の形成、及びバリアメタル層４５の形成を行った後、図１６に示すように、所定の条件でスパッタリングを行い、バリアメタル層４５上に、Ｃｕ及びＭｎを含むシード層４６ｃを形成する。シード層４６ｃは、シード層４６ｃ形成後の開口径Ｗ２が２０ｎｍ以上となるように形成する。
【００７７】
図１７は第３実施例のめっき層形成工程の要部断面模式図である。
シード層４６ｃの形成後は、図１７に示すように、所定の条件で電解めっきを行い、Ｃｕのめっき層４６ｂをビアホール４４内に埋め込む。この電解めっき時には、予めバリアメタル層４５形成後の開口径Ｗ１を５０ｎｍ以上とし、かつ、シード層４６ｃ形成後の開口径Ｗ２を２０ｎｍ以上としているため、ボイドを発生させずにビアホール４４内にめっき層４６ｂを埋め込むことができる。
【００７８】
図１８は第３実施例の熱処理工程の要部断面模式図である。
めっき層４６ｂの形成後は、所定の条件で熱処理を行い、配線材料と層間絶縁膜４２及びバリアメタル層４５との界面に、図１４に示すように、膜厚５ｎｍ以下程度のバリア層５０を自己整合的に形成する。
【００７９】
ここで、この第３実施例におけるバリア層５０の形成状態について説明する。
図１９はビアホール側壁部におけるバリア層の形成状態の説明図である。
層間絶縁膜４２にビアホール４４を形成し、バリアメタル層４５を形成した後には、その形成条件によっては、ビアホール４４の側壁にバリアメタル層４５の未形成領域２００が生じてしまう場合がある。また、製造環境や製造時の取り扱いによっては、続くシード層４６ｃの形成までの間に、バリアメタル層４５が酸化して変質してしまった変質バリアメタル層４５ａがビアホール４４の側壁に生成されてしまう可能性もある。
【００８０】
しかし、このような場合であっても、Ｍｎを含有するシード層４６ｃを形成すると、後の熱処理時には、拡散したＭｎと未形成領域２００の層間絶縁膜４２内のＳｉ，Ｏとの反応や、拡散したＭｎと変質バリアメタル層４５ａ表面のＯとの反応が起こる。それにより、未形成領域２００や変質バリアメタル層４５ａ上にバリア層５０が形成されるようになる。また、同様に、拡散したＭｎとバリアメタル層４５表面に存在するＯとの反応が起こると、バリアメタル層４５上にもバリア層５０が形成される。
【００８１】
この結果、元々形成されているバリアメタル層４５と、新たに形成されたバリア層５０とにより、配線材料であるＣｕの層間絶縁膜４２内への拡散を効果的にブロックすることが可能になる。
【００８２】
このようなバリア層５０を形成する熱処理を行った後は、ＣＭＰにより、ハードマスク４３上の不要なめっき層４６ｂ、シード層４６ｃ、バリア層５０及びバリアメタル層４５を除去することで、ビア４６が得られる。なお、ＣＭＰ後のビア４６の最小径（バリアメタル層４５及びバリア層５０を除く部分の径）Ｗ３は、膜厚５ｎｍ以下のバリア層５０が形成されている場合、４０ｎｍ以上になる。
【００８３】
なお、以上の説明では、バリアメタル層及びシード層をスパッタリング法を用いて形成する場合を例にして述べたが、スパッタリング法のほか、ＰＶＤ法、ＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法等を用いることもできる。
【００８４】
また、以上の説明では、シングルダマシン法を用いたパターン形成を例にして述べたが、ビアホールと配線溝を同時に埋め込むデュアルダマシン法を用いてパターン形成を行う場合も、上記同様の手法を用いることが可能である。
【００８５】
次に、第２の実施の形態について説明する。
近年では、配線及びビアのパターン材料に、主に低抵抗化を目的としてＣｕが利用され、また、層間絶縁膜材料には、主に容量低減を目的としてＬｏｗ−ｋ材料が利用されることが多くなってきている。
【００８６】
しかしながら、Ｌｏｗ−ｋ膜は、プラズマ耐性が弱いという性質を有している。そのため、Ｌｏｗ−ｋ膜の層間絶縁膜に、キャップ層やハードマスク等の他の絶縁材料と共に、配線溝及びビアホールをプラズマエッチングにより形成しようとすると、層間絶縁膜にサイドエッチングが生じ、ボーイングが形成されてしまう場合がある。
【００８７】
ここで、図２０〜図２４は、層間絶縁膜材料にＬｏｗ−ｋ材料を用いた場合の配線形成工程の一例を説明する図である。図２０はバリアメタル層及びシード層形成後の状態の一例を示す図、図２１はめっき層形成初期段階の一例を示す図、図２２はめっき層形成後の状態の一例を示す図、図２３は熱処理後の状態の一例を示す図、図２４はＣＭＰ後の状態の一例を示す図である。
【００８８】
例えば、図２０に示すように、まず、ＭＯＳトランジスタ等の素子を形成した半導体基板上方に、テトラエトキシシラン（ＴＥＯＳ）を用いてＳｉＯ膜（ＴＥＯＳ膜）７０をＣＶＤ法により形成する。続いて、膜厚３０ｎｍ程度のＳｉＣ膜をキャップ層７１として形成する。その後、キャップ層７１上に、塗布法やＣＶＤ法により、膜厚１３０ｎｍ程度のＬｏｗ−ｋ膜（ポーラス構造のものを含む）の層間絶縁膜７２を形成する。そして、所定膜厚のＳｉＣ膜７３ａとＳｉＯ膜７３ｂとを積層してハードマスク７３を形成した後、プラズマエッチングにより、ハードマスク７３、層間絶縁膜７２及びキャップ層７１を順にエッチングしていき、所定寸法の配線溝７４を形成する。例えば、幅５０ｎｍ〜１００ｎｍ、深さ１５０ｎｍ〜４００ｎｍ程度（アスペクト比＞２．５）の配線溝７４を形成する。また、その形成時のエッチングガスには、ＣＦ系ガス、ＮＨ3系ガス、Ｎ2／Ｈ2ガス等を用いる。
【００８９】
このような配線溝７４の形成時において、層間絶縁膜７２をＬｏｗ−ｋ膜により形成していると、ハードマスク７３やキャップ層７１とのエッチングレートの違いにより、層間絶縁膜７２にサイドエッチングが生じ、ボーイング７２ａが発生する場合がある。
【００９０】
配線溝７４の形成後は、例えば、スパッタリング法により、図２０に示したように、Ｔａ等が堆積されてバリアメタル層７５が形成され、Ｃｕ等の堆積成分７６ｃが堆積されてシード層７６ａが形成される。バリアメタル層７５及びシード層７６ａは、ハードマスク７３上（フィールド部）に比べ、配線溝７４の側壁部には薄く形成され易い。特に、上記のように配線溝７４にボーイング７２ａが発生していると、その形状のために、バリアメタル層７５やシード層７６ａの形成条件によっては、配線溝７４の側壁部のバリアメタル層７５やシード層７６ａの膜厚が非常に薄くなってしまう。なお、図２０には、シード層７６ａが部分的に薄くなって形成されている場合を例示している。
【００９１】
このような状態から電解めっきを行うと、図２１に示すように、シード層７６ａがめっき液７７に溶解して未形成領域（溶解部分）３００ができる、といった現象が起こり易くなる。また、未形成領域３００は形成されなくとも、シード層７６ａがめっき液７７への溶解で薄くなり、バリアメタル層７５との密着力が低下する、といった現象が起こる場合もある。
【００９２】
シード層７６ａがめっき液７７に溶解した状態でも電解めっきは進行し、図２２に示すように、めっき層７６ｂが配線溝７４内に十分に埋め込まれた状態を得ることは可能である。しかし、その後、熱処理雰囲気に晒すと、図２３に示すように、シード層７６ａの未形成領域３００や、バリアメタル層７５との密着力が弱い部分を起点に、ボイド３０１が発生してくる場合がある。この場合、ＣＭＰ後には、ボイド３０１が残った不良の配線７６が形成されてしまうようになる。
【００９３】
なお、このようなボイド３０１の発生は、配線７６形成時の熱処理のほか、配線７６形成後の他工程の熱処理（より上層の絶縁膜を形成する際の熱等）によっても、同様に起こり得る。
【００９４】
そこで、次のようなシード層７６ａの形成方法を採用し、層間絶縁膜７２にボーイング７２ａが発生しているような場合であっても、シード層７６ａのめっき液７７への溶解による未形成領域３００の発生等を抑え、ボイド３０１の発生を抑制する。
【００９５】
図２５は配線溝形成工程の要部断面模式図、図２６はめっき層形成初期段階の要部断面模式図、図２７はめっき層形成工程の要部断面模式図、図２８は熱処理工程の要部断面模式図、図２９はＣＭＰ工程の要部断面模式図である。
【００９６】
ここでは、図２５に示すように、配線溝７４の形成後、まず、スパッタリング法により、バリアメタル層７５としてＴａ膜等を形成する。その際は、例えば、ターゲット電力が１．０ｋＷ〜２０ｋＷ、基板のバイアス電力が０Ｗ〜３００Ｗ、圧力が４×１０-2Ｐａの条件でスパッタリングを行い、フィールド部の膜厚が３ｎｍ〜２０ｎｍ程度となるようにバリアメタル層７５を形成する。
【００９７】
次いで、このようにして形成したバリアメタル層７５上に、スパッタリング法により、シード層７６ａを形成する。その際は、例えば、ターゲット電力が２．０ｋＷ〜５．０ｋＷ、基板のバイアス電力が５０Ｗ〜１５０Ｗ、圧力が１×１０-5Ｐａ〜１０Ｐａの条件でスパッタリングを行い、シード層７６ａを形成する。シード層７６ａは、例えば、フィールド部の膜厚が３ｎｍ〜２５ｎｍ程度となるように形成する。
【００９８】
一般にスパッタリング法では、例えば、アルゴン（Ａｒ）をプラズマ化してターゲットに衝突させ、その衝突によってターゲットから発生した堆積成分（Ｃｕ原子、Ｃｕイオン等）が基板に衝突することで、基板上に堆積成分が堆積されていく。その際、スパッタリング条件によっては、堆積成分の基板上への堆積と共に、一旦堆積された堆積成分がＡｒイオンの衝突等によりエッチングされる現象（再スパッタリング）が起こる。
【００９９】
ここでは、シード層７６ａを形成する際、堆積成分７６ｃの堆積と共に、そのような再スパッタリングが起こるような条件を用いる。そして、バリアメタル層７５上へのシード層７６ａの堆積を行いながら、配線溝７４の底部に堆積されたシード層７６ａの一部の堆積成分７６ｃを再スパッタリングして、配線溝７４の側壁部に堆積させるようにする。これにより、ボーイング７２ａが発生している、シード層７６ａの膜厚が薄くなり易かった配線溝７４の側壁部において、シード層７６ａを一定以上の膜厚に確保する。なお、このようなスパッタリング法を用いたシード層７６ａの形成方法の詳細については後述する。
【０１００】
配線溝７４の側壁部におけるシード層７６ａの膜厚を一定以上とすることにより、続く電解めっきの際には、図２６に示すように、未形成領域や密着力低下を生じさせるようなシード層７６ａのめっき液７７への溶解が抑えられるようになる。
【０１０１】
このように、シード層７６ａの膜厚を一定以上にし、未形成領域等を生じさせるような電解めっき時の溶解を抑えるようにすることにより、図２７に示すように、めっき層７６ｂが配線溝７４内に十分に埋め込まれていく。そして、めっき層７６ｂの形成後、熱処理を行っても、図２８に示すように、ボイドの発生は効果的に抑えられ、ＣＭＰ後も、図２９に示すように、ボイドの無い、良好な配線７６が得られるようになる。
【０１０２】
なお、層間絶縁膜７２のボーイング７２ａの程度は、次のような値で評価することが可能である。図３０は層間絶縁膜のボーイングの説明図である。
例えば、図３０に示すように、バリアメタル層７５の形成後で、シード層７６ａの形成前の状態を想定する。ここで、バリアメタル層７５を形成した状態での配線溝７４の側方への膨らみが開始する部分から、その膨らみが終了する部分までの高さをｈ、膨らみが開始する部分（又は膨らみが終了する部分）から最も大きく膨らんだ部分までの幅をｗとする。この場合に、次式（２）により得られる値を、ボーイング７２ａの程度を示すボーイング率とする。
【０１０３】
ボーイング率（％）＝ｗ／ｈ×１００ ・・・（２）
ボーイング率が大きいものほど、膨らみの程度、即ちボーイング７２ａの程度が大きいことになる。
【０１０４】
なお、ここではシード層７６ａの形成前（めっき層７６ｂの形成直前）の状態でｈ，ｗを定義したが、例えば、バリアメタル層７５の形成前の状態で、同様にｈ，ｗを定義し、ボーイング率を求めるようにしても構わない。
【０１０５】
続いて、シード層７６ａの形成方法について、より詳細に説明する。
ここでは、配線溝７４の底部に堆積されたシード層７６ａの一部が再スパッタリングによって配線溝７４の側壁部に堆積されるような条件のバイアス・スパッタリング法によりシード層７６ａを形成する。そこで、まず、このようにシード層７６ａをバイアス・スパッタリング法により形成した場合に得られるシード層７６ａの膜厚と、ノンバイアス・スパッタリング法により形成した場合に得られるシード層７６ａの膜厚との違いについて述べる。
【０１０６】
図３１はスパッタリング法によるシード層の膜厚の違いを説明する図であって、（Ａ）はノンバイアス・スパッタリング法を用いた場合の説明図、（Ｂ）はバイアス・スパッタリング法を用いた場合の説明図である。
【０１０７】
ノンバイアス・スパッタリング法によりシード層７６ａを形成した場合には、図３１（Ａ）に示すように、フィールド部には比較的厚く、配線溝７４の側壁部には比較的薄く、シード層７６ａが形成される。一方、バイアス・スパッタリング法によりシード層７６ａを形成した場合には、図３１（Ｂ）に示すように、フィールド部には比較的薄く、配線溝７４の側壁部には比較的厚く、シード層７６ａが形成される。
【０１０８】
バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、堆積成分７６ｃやＡｒイオンがバイアスによって強く加速され、堆積後のシード層７６ａの再スパッタリングが強く現れる。ノンバイアス・スパッタリング法では、そのような再スパッタリングが抑えられ、シード層７６ａの堆積が優勢になっている。このような再スパッタリング効果により、バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、フィールド部におけるシード層７６ａの膜厚が薄くなる。
【０１０９】
そして、バイアス・スパッタリング法の場合には、配線溝７４の底部の再スパッタリングされたシード層７６ａの一部の堆積成分７６ｃが、ノンバイアス・スパッタリング法では薄くなってしまう配線溝７４の側壁部に堆積する。そのため、バイアス・スパッタリング法では、ノンバイアス・スパッタリング法に比べ、配線溝７４の側壁部におけるシード層７６ａの膜厚が厚くなる。
【０１１０】
今、ノンバイアス・スパッタリング法により形成したシード層７６ａと、バイアス・スパッタリング法により形成したシード層７６ａとの、フィールド部における膜厚の差分をエッチ量Δｄとする。
【０１１１】
図３２はエッチ量と配線溝側壁部のシード層膜厚との関係の一例を示す図である。なお、ここでは、上記式（２）のボーイング率が７％〜９％程度の試料について得られた、エッチ量Δｄと配線溝７４の側壁部におけるシード層７６ａの膜厚との関係の一例を示している。
【０１１２】
上記のように、再スパッタリングが起こるような条件でバイアス・スパッタリング法によりシード層７６ａの形成を行うと、ノンバイアス・スパッタリング法によりシード層７６ａを形成した場合に対し、フィールド部においてエッチ量Δｄが生じる。そして、図３２に示すように、そのようなエッチ量Δｄの増加に伴い、配線溝７４の側壁部におけるシード層７６ａの膜厚は厚くなる傾向が見られる。
【０１１３】
このように、バイアス・スパッタリング法によりシード層７６ａを形成することにより、配線溝７４の側壁部におけるシード層７６ａの膜厚を厚くすることができる。また、配線溝７４の側壁部におけるシード層７６ａの膜厚は、フィールド部におけるエッチ量Δｄによって制御することが可能であるということができる。
【０１１４】
シード層７６ａをバイアス・スパッタリング法で形成する場合、フィールド部におけるシード層７６ａの堆積速度（形成速度）Ｄと、その再スパッタリングによるエッチング速度（除去速度）Ｅとの比Ｄ／Ｅは、２．０〜５．０の範囲に設定することが好ましい。
【０１１５】
ノンバイアス・スパッタリング法の場合、通常、比Ｄ／Ｅは５．０を上回るような範囲となる。比Ｄ／Ｅが５．０を上回る範囲では、シード層７６ａの堆積が優勢となって、配線溝７４の底部に堆積されたシード層７６ａの一部を再スパッタリングして配線溝７４の側壁部に一定以上の膜厚で堆積させることが難しくなる。
【０１１６】
また、比Ｄ／Ｅが２．０を下回る範囲では、配線溝７４内に堆積されたシード層７６ａ、特に配線溝７４の底部に堆積されたシード層７６ａが、再スパッタリングによって薄くなり、未形成領域等を生じさせるようなシード層７６ａの溶解が起こる可能性が高くなる。なお、比Ｄ／Ｅが１．０の場合は、シード層７６ａの堆積と再スパッタリングとが均衡する条件となるが、シード層７６ａを形成する際、この条件でバイアス・スパッタリングを行うのみでは、配線溝７４の底部及び側壁部の全体にシード層７６ａを形成することは難しい。
【０１１７】
上記のように、比Ｄ／Ｅを２．０〜５．０の範囲に設定することにより、配線溝７４の底部、或いは底部及び側壁部への堆積を行いつつ、配線溝７４の底部に堆積したシード層７６ａの一部を再スパッタリングにより側壁部に堆積させることができる。それにより、配線溝７４の底部及び側壁部の全体に一定膜厚のシード層７６ａを形成することができる。
【０１１８】
形成するシード層７６ａの膜厚は、ボイドの発生原因となるシード層７６ａの未形成領域や密着力低下を生じさせるようなめっき液７７への溶解を回避できる範囲に設定すればよい。続いて、シード層７６ａの膜厚について調査した結果について説明する。
【０１１９】
まず、シード層７６ａのめっき液７７への溶解の程度を評価する方法について述べる。なお、ここでは、上記式（２）のボーイング率が７％〜９％程度の試料を用いている。
図３３はシード層の溶解の程度を評価する方法の説明図であって、（Ａ）は配線溝の断面模式図、（Ｂ）は配線溝側壁部の部分拡大図である。
【０１２０】
シード層７６ａの溶解の程度を評価するに当たっては、配線溝７４及びバリアメタル層７５の形成後、シード層７６ａを形成した試料を、ごく短時間、めっき液７７に浸漬する。その後、その試料の配線溝７４のＳＥＭを用いた断面観察を行い、その断面の所定領域７４ａについて、配線溝７４の側壁部分と、めっき液７７への浸漬によってシード層７６ａが溶解した溶解部分（未形成領域）３００との面積の比率を求め、次式（３）より、シード層溶解率を求める。
【０１２１】
シード層溶解率（％）＝シード層溶解部分の面積／配線溝側壁部分の面積×１００ ・・・（３）
シード層７６ａを種々の条件で形成し、エッチ量Δｄ（配線溝７４の側壁部におけるシード層７６ａの膜厚）の異なる複数の試料について、このようなシード層溶解率を求める。
【０１２２】
図３４はエッチ量とシード層溶解率との関係の一例を示す図である。
図３４に示すように、エッチ量Δｄを増加させるほど、シード層溶解率を低く抑えることができる。例えば、エッチ量Δｄを２３ｎｍ以上とすると、シード層溶解率を５％以下に抑えることができる。
【０１２３】
エッチ量Δｄを２３ｎｍ以上とした場合、上記図３２の知見によれば、配線溝７４の側壁部におけるシード層７６ａの膜厚が１０ｎｍ以上となる。換言すれば、エッチ量Δｄを制御して配線溝７４の側壁部における膜厚が１０ｎｍ以上となるようにシード層７６ａを形成すれば、電解めっき時のめっき液７７へのシード層溶解率を低く抑えることが可能になるということができる。
【０１２４】
図３５はシード層溶解率とボイド発生数との関係の一例を示す図である。
図３５には、まず、シード層溶解率が３３．０％、エッチ量Δｄが３ｎｍ、配線溝７４の側壁部におけるシード層７６ａの膜厚が５ｎｍの場合に、めっき層７６ｂの形成からＣＭＰまで行ったときの、その試料のボイド発生数を示している。また、図３５には、シード層溶解率が０％、エッチ量Δｄが２３ｎｍ、配線溝７４の側壁部におけるシード層７６ａの膜厚が１０ｎｍの場合に、めっき層７６ｂの形成からＣＭＰまで行ったときの、その試料のボイド発生数を示している。
【０１２５】
図３５に示したように、シード層７６ａの配線溝７４の側壁部における膜厚を１０ｎｍと厚く形成している場合には、５ｎｍと薄く形成している場合に比べて、シード層溶解率を低く抑え、ボイド発生数を大幅に低減することができる。
【０１２６】
シード層溶解率を５％以下に抑えることにより、同様にボイド発生数を大幅に低減することが可能であり、シード層７６ａの配線溝７４の側壁部における膜厚を１０ｎｍ以上とすることにより、同様にボイドの発生を効果的に抑制することができる。
【０１２７】
なお、シード層７６ａの配線溝７４の側壁部における膜厚は、１５ｎｍ以下となるように設定しておくことが好ましい。これは、１５ｎｍを上回るような膜厚で形成すると、元々の配線溝７４の開口幅にもよるが、間口が狭まり、電解めっき時に配線溝７４内に十分にめっき層７６ｂが埋め込まれる前に間口が塞がってボイドが発生する、といった現象が起こる可能性が高まるためである。特に、開口幅が５０ｎｍ〜７０ｎｍといった微小な配線溝７４を形成する場合には、このような現象が起こり易くなる。シード層７６ａの配線溝７４の側壁部における膜厚の上限値については、配線溝７４の開口幅やそれに起因したボイドの発生の可能性等を考慮し、適宜設定することが望ましい。
【０１２８】
以上説明したように、第２の実施の形態では、シード層を形成する際のスパッタリング条件を調整し、配線溝の底部、或いは底部及び側壁部への堆積を行いつつ、配線溝の底部に堆積したシード層の一部を再スパッタリングにより側壁部に堆積させる。それにより、配線溝の底部及び側壁部の全体に一定膜厚のシード層を形成することができ、未形成領域や密着力低下を生じさせるようなシード層のめっき液への溶解を抑制することができるようになる。その結果、ボイドの発生を効果的に抑え、電気的特性の劣化、短命化、信号遅延等を抑えた配線層が形成可能になり、高性能かつ高信頼性の半導体装置が実現可能になる。
【０１２９】
なお、第２の実施の形態では、配線を形成する場合を例にして述べたが、上記手法は、ビアを形成する場合にも、同様に適用可能である。上記手法が適用可能な配線の幅やビアの径は特に限定されるものではない。例えば、開口幅が５０ｎｍ〜７０ｎｍの配線溝から形成する配線や、開口径が５０ｎｍ〜７０ｎｍのビアホールから形成するビアといった、比較的微小な開口寸法のパターンに対しても適用可能である。
【０１３０】
また、第２の実施の形態では、シングルダマシン法により配線を形成する場合を例にして述べたが、デュアルダマシン法を用いて配線とビアを同時に形成する場合にも、同様に適用可能である。
【０１３１】
また、第２の実施の形態において、上記第１の実施の形態で述べたのと同様に、バリアメタル層を形成せずに、或いはバリアメタル層を形成した上で、Ｃｕ及びＭｎを含むシード層を形成するようにしてもよい。この場合、そのようなＣｕ及びＭｎを含むシード層の形成に、この第２の実施の形態で述べたような手法を用いることができる。Ｃｕ及びＭｎを含むシード層を形成することにより、熱処理によって配線溝或いはバリアメタル層との界面に自己整合的にＭｎＳｉxＯy等のバリア層が形成されるようになる。
【０１３２】
以上説明した実施の形態に関し、さらに以下の付記を開示する。
（付記１） 絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、
前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１３３】
（付記２） 前記第１金属層形成後の前記凹部の開口寸法が、２０ｎｍ以上で、かつ、前記絶縁層に形成した前記凹部の開口寸法の６５％以下となるように、前記第１金属層を形成することを特徴とする付記１記載の半導体装置の製造方法。
【０１３４】
（付記３） 前記第１金属層の形成前に、前記凹部内を含む前記絶縁層上に、前記凹部に開口を残して、バリア層を形成する工程をさらに含み、
前記バリア層上に前記第１金属層を形成し、
前記バリア層及び前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるように前記第１金属層を形成することを特徴とする付記１又は２に記載の半導体装置の製造方法。
【０１３５】
（付記４） 前記絶縁層に開口寸法７０ｎｍの前記凹部を形成する場合に、前記バリア層形成後で前記第１金属層形成前の前記凹部の開口寸法が５０ｎｍ以上となるように前記バリア層を形成することを特徴とする付記３記載の半導体装置の製造方法。
【０１３６】
（付記５） 前記第１金属層は、複数種の元素を含み、
前記第１金属層に含まれる前記複数種の元素のうち、所定の元素を、前記第１金属層に隣接する他層との界面に拡散させる熱処理を行う工程をさらに含むことを特徴とする付記１乃至４のいずれかに記載の半導体装置の製造方法。
【０１３７】
（付記６） 前記第１金属層は、ＣｕとＭｎとを含むことを特徴とする付記５記載の半導体装置の製造方法。
（付記７） 前記第１金属層を、スパッタリング法、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記１乃至６のいずれかに記載の半導体装置の製造方法。
【０１３８】
（付記８） 前記第１金属層をバイアス・スパッタリング法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記１乃至７のいずれかに記載の半導体装置の製造方法。
【０１３９】
（付記９） 絶縁層にボーイング形状を有する凹部を形成する工程と、
前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【０１４０】
（付記１０） 前記凹部の側壁部における膜厚が１０ｎｍ以上１５ｎｍ以下の前記第１金属層を形成することを特徴とする付記９記載の半導体装置の製造方法。
（付記１１） 前記第１金属層を形成する際には、スパッタリング法を用い、前記凹部の底部に前記第１金属層を形成しつつ、前記凹部の底部に形成された前記第１金属層の一部を除去して前記凹部の側壁部に付着させることを特徴とする付記９又は１０に記載の半導体装置の製造方法。
【０１４１】
（付記１２） 前記第１金属層を形成する際には、形成された前記第１金属層の除去速度に対する、前記第１金属層の形成速度の比を、２．０以上５．０以下とすることを特徴とする付記１１記載の半導体装置の製造方法。
【０１４２】
（付記１３） 前記第１金属層をバイアス・スパッタリング法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする付記９乃至１２のいずれかに記載の半導体装置の製造方法。
【０１４３】
（付記１４） 前記絶縁層は、低誘電率材料を用いて形成されていることを特徴とする付記９乃至１３のいずれかに記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１４４】
【図１】半導体装置の一例の部分断面模式図である。
【図２】ビアホール形成工程の要部断面模式図である。
【図３】バリアメタル層形成工程の要部断面模式図である。
【図４】シード層形成工程の要部断面模式図である。
【図５】めっき層形成後の一例の要部断面模式図である。
【図６】めっき層形成後の別例の要部断面模式図である。
【図７】第１実施例のビアホール形成工程の要部断面模式図である。
【図８】第１実施例のバリアメタル層形成工程の要部断面模式図である。
【図９】第１実施例のシード層形成工程の要部断面模式図である。
【図１０】第１実施例のめっき層形成工程の要部断面模式図である。
【図１１】第１実施例のＣＭＰ工程の要部断面模式図である。
【図１２】第２実施例のシード層形成工程の要部断面模式図である。
【図１３】第２実施例のめっき層形成工程の要部断面模式図である。
【図１４】第２実施例の熱処理工程の要部断面模式図である。
【図１５】第２実施例のＣＭＰ工程の要部断面模式図である。
【図１６】第３実施例のシード層形成工程の要部断面模式図である。
【図１７】第３実施例のめっき層形成工程の要部断面模式図である。
【図１８】第３実施例の熱処理工程の要部断面模式図である。
【図１９】ビアホール側壁部におけるバリア層の形成状態の説明図である。
【図２０】バリアメタル層及びシード層形成後の状態の一例を示す図である。
【図２１】めっき層形成初期段階の一例を示す図である。
【図２２】めっき層形成後の状態の一例を示す図である。
【図２３】熱処理後の状態の一例を示す図である。
【図２４】ＣＭＰ後の状態の一例を示す図である。
【図２５】配線溝形成工程の要部断面模式図である。
【図２６】めっき層形成初期段階の要部断面模式図である。
【図２７】めっき層形成工程の要部断面模式図である。
【図２８】熱処理工程の要部断面模式図である。
【図２９】ＣＭＰ工程の要部断面模式図である。
【図３０】層間絶縁膜のボーイングの説明図である。
【図３１】スパッタリング法によるシード層の膜厚の違いを説明する図であって、（Ａ）はノンバイアス・スパッタリング法を用いた場合の説明図、（Ｂ）はバイアス・スパッタリング法を用いた場合の説明図である。
【図３２】エッチ量と配線溝側壁部のシード層膜厚との関係の一例を示す図である。
【図３３】シード層の溶解の程度を評価する方法の説明図であって、（Ａ）は配線溝の断面模式図、（Ｂ）は配線溝側壁部の部分拡大図である。
【図３４】エッチ量とシード層溶解率との関係の一例を示す図である。
【図３５】シード層溶解率とボイド発生数との関係の一例を示す図である。
【符号の説明】
【０１４５】
１ 半導体装置
２ 半導体基板
３ 素子分離絶縁膜
４ ＭＯＳトランジスタ
４ａ ゲート絶縁膜
４ｂ ゲート電極
４ｃ 側壁絶縁膜
４ｄ，４ｅ ソース・ドレイン領域
５，６，７，７６ 配線
８，４６ ビア
９，１２，１６，１９，４２，７２ 層間絶縁膜
１０，１１ 導電プラグ
１３，１４，１７，２０，３４，４５，７５ バリアメタル層
１５，１８，３１，４１，７１ キャップ層
３０ 下層配線
３２ 絶縁層
３３，４４ ビアホール
３５ａ，４６ａ，４６ｃ，７６ａ シード層
３５ｂ，４６ｂ，７６ｂ めっき層
４０ 下層配線
４３，７３ ハードマスク
４５ａ 変質バリアメタル層
５０ バリア層
７０ ＴＥＯＳ膜
７２ａ ボーイング
７３ａ ＳｉＣ膜
７３ｂ ＳｉＯ膜
７４ 配線溝
７４ａ 所定領域
７６ｃ 堆積成分
７７ めっき液
１００，１０４，３０１ ボイド
１０１ａ，１０１ｂ オーバーハング
１０２，２００，３００ 未形成領域
１０３ 極薄領域
ｈ 高さ
ｗ 幅
Ｗ，Ｗ１，Ｗ２，Ｗ３ 開口径
Ｗ３ 最小径
Δｄ エッチ量
【特許請求の範囲】
【請求項１】
絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、
前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１金属層の形成前に、前記凹部内を含む前記絶縁層上に、前記凹部に開口を残して、バリア層を形成する工程をさらに含み、
前記バリア層上に前記第１金属層を形成し、
前記バリア層及び前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるように前記第１金属層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁層に開口寸法７０ｎｍの前記凹部を形成する場合に、前記バリア層形成後で前記第１金属層形成前の前記凹部の開口寸法が５０ｎｍ以上となるように前記バリア層を形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１金属層は、複数種の元素を含み、
前記第１金属層に含まれる前記複数種の元素のうち、所定の元素を、前記第１金属層に隣接する他層との界面に拡散させる熱処理を行う工程をさらに含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１金属層を、スパッタリング法、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
絶縁層にボーイング形状を有する凹部を形成する工程と、
前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１金属層を形成する際には、スパッタリング法を用い、前記凹部の底部に前記第１金属層を形成しつつ、前記凹部の底部に形成された前記第１金属層の一部を除去して前記凹部の側壁部に付着させることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１金属層を形成する際には、形成された前記第１金属層の除去速度に対する、前記第１金属層の形成速度の比を、２．０以上５．０以下とすることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１】
絶縁層に開口寸法５０ｎｍ以上７０ｎｍ以下の凹部を形成する工程と、
前記凹部内壁及び前記絶縁層の上方に第１金属層を形成し、前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるようにする工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１金属層の形成前に、前記凹部内を含む前記絶縁層上に、前記凹部に開口を残して、バリア層を形成する工程をさらに含み、
前記バリア層上に前記第１金属層を形成し、
前記バリア層及び前記第１金属層形成後の前記凹部の開口寸法が２０ｎｍ以上となるように前記第１金属層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記絶縁層に開口寸法７０ｎｍの前記凹部を形成する場合に、前記バリア層形成後で前記第１金属層形成前の前記凹部の開口寸法が５０ｎｍ以上となるように前記バリア層を形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１金属層は、複数種の元素を含み、
前記第１金属層に含まれる前記複数種の元素のうち、所定の元素を、前記第１金属層に隣接する他層との界面に拡散させる熱処理を行う工程をさらに含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１金属層を、スパッタリング法、ＰＶＤ法、ＣＶＤ法又はＡＬＤ法により形成し、
前記第２金属層を、前記第１金属層を用いた電解めっき法により形成することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
絶縁層にボーイング形状を有する凹部を形成する工程と、
前記凹部内を含む前記絶縁層の上方に、前記凹部の側壁部における膜厚が１０ｎｍ以上で、かつ、前記凹部に開口を残して、第１金属層を形成する工程と、
前記第１金属層上に前記凹部を埋める第２金属層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１金属層を形成する際には、スパッタリング法を用い、前記凹部の底部に前記第１金属層を形成しつつ、前記凹部の底部に形成された前記第１金属層の一部を除去して前記凹部の側壁部に付着させることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１金属層を形成する際には、形成された前記第１金属層の除去速度に対する、前記第１金属層の形成速度の比を、２．０以上５．０以下とすることを特徴とする請求項７記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１０−１０３１６２（Ｐ２０１０−１０３１６２Ａ）
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願番号】特願２００８−２７０９５９（Ｐ２００８−２７０９５９）
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年５月６日（２０１０．５．６）
【国際特許分類】
【出願日】平成２０年１０月２１日（２００８．１０．２１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]