無電解堆積の触媒作用にイオン注入による表面改質を用いて金属膜を堆積する技術を開示する。１つの特定の例示的な実施形態では、この技術は、金属膜を堆積する方法として実現されうる。当該方法は、基板と、基板上の誘電体層と、誘電体層上のレジスト層とを含み、誘電体層及びレジスト層は１以上の開口を有する構造上に、触媒材料を堆積することを含みうる。当該方法は更に、レジスト層を剥離することを含む。当該方法は更に、１以上の開口を充填すべく構造の１以上の開口内の触媒材料上に金属膜を堆積することを含む。 （もっと読む）

【課題】絶縁層の段差部、及び当該段差部近傍の上層を被覆する導電層が、電気的に段切れしてショートすることを抑制することができる薄膜積層基板等を提供すること。
【解決手段】本発明の一態様に係る薄膜積層基板は、基板上に、段差構造部を有する絶縁層と、前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板であって、前記段差構造部は、前記基板から離れるに従って段差部の底辺の幅が狭くなるように形成された順テーパー形状をなしており、少なくとも前記絶縁層の前記段差構造部に、少なくとも１種類の不純物がドーピングされている。 （もっと読む）

【課題】高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供する。
【解決手段】 本発明は、半導体基板１１に複数の絶縁膜を堆積させ、絶縁膜にコンタクト部２１を形成する半導体素子の製造方法であって、半導体基板１１の上面に下地絶縁膜１２を形成し、下地絶縁膜１２における、コンタクト部に相当する位置にコンタクト孔１２ａを形成し、下地絶縁膜１２を覆うように上側絶縁膜１３をＣＶＤ法によって形成し、且つ、上側絶縁膜１３におけるコンタクト孔１２ａの上方に位置する面１３ａを順テーパ化するため表面改質処理を施すことで、１つ又は複数の上側絶縁膜１３を形成し、表面改質処理後に、コンタクト孔１２ａをウェットエッチングによって開口させることでコンタクト部２１を形成する。 （もっと読む）

【課題】 密着性を高める機能を併せ持つバリア層が形成されるまでの期間に、配線部材の十分な密着性を確保し、配線部材の剥離を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に、凹部が設けられた層間絶縁膜を形成する。（ｂ）凹部の内面及び層間絶縁膜の上面に密着層を形成する。（ｃ）密着層の表面を、第１の金属元素を含むＣｕ合金からなる補助膜で被覆する。（ｄ）凹部内に、第１の金属元素以外の第２の金属元素を含む導電部材を充填すると共に、補助膜の上に導電部材を堆積させる。（ｅ）熱処理を行うことにより、補助膜内の第１の金属元素の原子を、凹部の内面に偏析させる。この密着層は、層間絶縁膜の表面上に補助膜を直接堆積させた場合に比べて、補助膜の密着性を高める元素を含む。 （もっと読む）

【課題】ウェットメッキによらないで導電体層を形成する。
【解決手段】半導体基板１０の表面に導電性薄膜２５の主成分物質２４を打ち込んでから（図１（ｃ））、その上に導電性薄膜２５を真空雰囲気中で重ね（図１（ｄ１））、これらを重ねたままで高圧雰囲気に曝す（図１（ｄ２））。これにより、導電性薄膜２５が下層物１１，１２の表面に密着する。 （もっと読む）

【課題】温度が上昇するほど電子又はホールの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板中のＰウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｐウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ負の膨張係数を有しチャネル領域に引っ張り応力を加える第１絶縁層２０を備えたＮ型の絶縁ゲート型電界効果トランジスタＮ１と、半導体基板中のＮウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｎウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ正の膨張係数を有しチャネル領域に圧縮応力を加える第２絶縁層３０を備えたＰ型の絶縁ゲート型電界効果トランジスタＰ１とを具備する。 （もっと読む）

【課題】 半導体基板上に形成された配線に密の領域と疎の領域とがあったとしても、研磨によって、配線上に形成された層間絶縁膜上における各領域上の段差を少なくすることができる、半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１２上の、アルミ配線１４が密集して形成された第１領域１６とアルミ配線１４が形成されていない第２領域１７と、の上に形成された第１層間絶縁膜１３上に、第２層間絶縁膜１５を形成する工程と、第２層間絶縁膜１５上における第１領域１６の上方の凸状の部分１５ｂに、研磨速度を上げるべく不純物２３の注入及び拡散を行う工程と、凸状の部分１５ｂを含む第２層間絶縁膜１５の上面をＣＭＰ研磨によって平坦化する工程と、を有する。 （もっと読む）

【課題】ビアホールが形成された低誘電率膜の上に、化学増幅型レジストを用いたリソグラフィーにより、所望のトレンチパターンを持つレジスト膜を形成できるようにする。
【解決手段】炭素含有シリコン酸化膜５にビアホ−ル８を形成した後、少なくともビアホ−ル８の壁面に露出した炭素含有シリコン酸化膜５に電子受容体を吸着させ又は注入する。その後、化学増幅型レジストを用いたリソグラフィーにより、ビアホ−ル８が形成された領域を含むトレンチ形成領域に開口部を持つレジストパターン１０ａを形成する。 （もっと読む）

【課題】
ウエハレベルで層間絶縁膜の厚さの均一性に優れた半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）シリコン基板上方に配線を形成する工程と、（ｂ）配線を埋め込んで、ＨＤＰ−ＣＶＤにより第１の絶縁膜を堆積する工程と、（ｃ）ＨＤＰ−ＣＶＤ以外の堆積方法により、第１の絶縁膜上方に第２の絶縁膜を堆積する工程と、（ｄ）２酸化セリウム砥粒を含む研磨剤を用いた化学的機械的研磨により第２の絶縁膜を平坦化する工程と、を含む。 （もっと読む）

【課題】 銅イオンの拡散防止機能を持つ低誘電率の層間絶縁膜の成膜初期における銅配線からの銅イオンの拡散を防止する。
【解決手段】 半導体装置の製造方法は、基板上の絶縁膜（１）に形成された銅配線（３ｂ）における露出部位に、窒素を含む層（４ａ）を形成する。その後、シロキサン（Ｓｉ−Ｏ−Ｓｉ）結合を有する有機シリコン化合物を原料として用いて、プラズマＣＶＤ法により、窒素を含む層（４ａ）の上に層間絶縁膜（５）を形成する。 （もっと読む）

【課題】 フォトリソグラフィプロセスの解像限界未満のビア径をもつビアホールを径ばらつきを少なくして形成する。
【解決手段】 SiO₂膜１０上に形成されるカーボン膜２と、カーボン膜２上に形成されるSOG３と、SOG３上に形成されるレジスト４とからなる積層膜を備えたサンプル基板を用いて、ビアホール５を形成する。サンプル基板のレジスト４を露光処理によりパターニングしてビアパターン部６を形成し、このビアパターン部６に斜めにシリコンイオンを注入して、レジスト４およびSOG３の一部にSOG３やカーボン膜２との選択比を十分に取れるイオン注入領域１７を形成した後にエッチングを行ってSOG３とカーボン膜２を選択的に除去するため、フォトリソグラフィプロセスの解像限界未満の微細なビア径をもつビアホールを形成できる。 （もっと読む）

【課題】引張応力膜と圧縮応力膜とを形成し、重なり合った応力膜について必要でない応力膜の応力を緩和することで、ＰＭＩＳトランジスタ上には圧縮応力膜を、ＮチャネルＭＩＳ型トランジスタ上には引張応力膜を形成することを可能とする。
【解決手段】基板（半導体基板１１）上にＮＭＩＳトランジスタ２１とＰＭＩＳトランジスタ３１とを備えた半導体装置１において、ＮＭＩＳトランジスタ２１上に形成された引張応力を有する第１層間膜４１と、第１層間膜４１上およびＰＭＩＳトランジスタ上に形成された圧縮応力を有する第２層間膜４２とを備え、第１層間膜４１上の第２層間膜４２は圧縮応力が緩和された応力緩和膜からなるものである。 （もっと読む）

【課題】大きなディボットやコンタクト接続不良の発生を回避しつ半導体基板にストレスをかけることにより、キャリアの移動度を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３を介してゲート電極４が形成されている。ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。素子分離用溝２の内壁から、ソース・ドレイン領域８上およびゲート電極４上まで連続してライナー膜１１が形成されている。ひとつなぎにしたライナー膜１１により、半導体基板１にストレスをかけて、キャリアの移動度を向上させる。ライナー膜１１は、コンタクト１３の形成のためのエッチングストッパとしての役割ももつ。 （もっと読む）

【課題】 半導体装置製造においてにおいて、界面準位を低減するための手段として、水素を含む雰囲気中での熱処理が採用されているが、金属配線のバリアメタル層にチタンを使用した場合、チタンが水素を吸着するために、水素熱処理を行っても界面準位が低減しない問題があった。本発明では、バリアメタルにチタンを含む膜を使用した場合であっても、界面準位を低減することができる半導体装置の製造方法を提案する。
【解決手段】 シリコン基板上に、層間絶縁膜を形成する工程と、バリアメタル層にチタンを含む金属配線を形成する工程有する半導体装置の製造方法において、前記層間絶縁膜を形成する工程の後で、かつ前記バリアメタル層にチタンを含む金属配線を形成する工程の前に、水素を含む雰囲気での熱処理を行うこととした。 （もっと読む）

本発明は、低誘電率を有する材料(60)を生成する方法に関し、ヘリウム及びネオン以外の希ガスの注入で二酸化ケイ素中に空孔(66)を形成するステップを含む。本発明は、また、１０¹⁶原子／ｃｍ² より多い注入量でのヘリウム及びネオン以外の希ガスの注入により形成された空孔(66)を有し、低誘電率を有する二酸化ケイ素を含む領域が互いを隔てるところの複数の金属トラックを備える素子に関する。
（もっと読む）

【課題】 半導体装置を構成する絶縁膜の比誘電率を低下させることができる方法を提供する。
【解決手段】 半導体装置を構成する絶縁膜２に不活性ガス、窒素および水素の内の少なくとも一種のイオン６を注入して絶縁膜２中に多数の空隙８を形成し、絶縁膜２の比誘電率をイオン注入前よりも低下させ、これによって低誘電率絶縁膜１０を得る。 （もっと読む）

【課題】 ＨＤＰ−ＣＶＤなどにより層間絶縁膜を形成するに際に発生する水素イオンを除去し、デバイスへの水素イオンの影響を解消する。
【解決手段】 ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える半導体装置であって、層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。 （もっと読む）

【課題】ＳｉＯＣＨの組成からなる材料で形成された層間絶縁膜に、アスペクト比の高い凹部を形成する際、凹部の加工初期から加工終期にかけてＯラジカル量に対してＣＦ系ラジカル量が過剰になることが防止された絶縁膜の加工方法を提供する。
【解決手段】ＣＦ系ラジカルをエッチング種として用いたドライエッチングにより、基板１１上に設けられた層間絶縁膜１６に、同一のエッチング条件下で接続孔１８を形成する絶縁膜の加工方法において、層間絶縁膜１６の表面側に向かってＯ含有率が高くなるように層間絶縁膜１６の膜質を膜厚方向に変化させることで、ドライエッチングの進行により接続孔１８のアスペクト比が高くなるのにともない、エッチング底面へのＣＦ系ラジカルの入射量が減少するのに合わせて、層間絶縁膜１６から放出されるＯラジカル量を減少させることを特徴とする絶縁膜の加工方法である。 （もっと読む）

【課題】銅配線から絶縁膜へのＣｕイオンの電界拡散を抑制させること。
【解決手段】第１の銅導体３３と、第１の銅導体より低い電位にある第２の導体３０と、第１の銅導体３３と第２の導体３０との間に位置する第１の絶縁膜３１と、第１の銅導体３３と第１の絶縁膜３１との間に、膜厚と抵抗率が第１の絶縁膜３１よりも小さな第２の絶縁膜３２を備えた半導体装置を提供する。第２の絶縁膜３２の抵抗率は、第１の絶縁膜３１の抵抗率の１／１０以下であることが好ましい。 （もっと読む）

【課題】絶縁膜の平坦性を向上させるとともに、生産性を向上させ、製造コストを抑えることが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】基板１１上に設けられたサイドウォール１５を備えたゲート電極１２による段差を有する基板１１上に下地絶縁膜１８を形成する第１工程と、段差下部よりも段差上部を覆う下地絶縁膜１８上に成膜される膜の成長が抑制されるように、段差上部を覆う下地絶縁膜１８に選択的に表面処理を行う第２工程と、表面処理が施された下地絶縁膜１８上に、絶縁膜１９を形成する第３工程とを有することを特徴とする半導体装置の製造方法およびこれによって得られる半導体装置である。 （もっと読む）