【課題】異なる種類の絶縁体が積層された構造を有する絶縁膜に、高精度の加工形状を有するビアホールを形成することができるビアホールの形成方法を提供する。
【解決手段】
ドライエッチングによって第２の絶縁層に第１の貫通孔を形成する工程と、第１の絶縁層及び第２の絶縁層の第１の貫通孔からの露出部分を同一組成からなる絶縁体にする同一化工程と、第１の貫通孔から露出する第１の絶縁層をドライエッチングにより除去して下層配線に達するビアホールを形成する工程と、を有すること。 （もっと読む）

【課題】信頼性の高いドレインコンタクトを有する半導体装置の製造方法を提供する。
【解決手段】第１ドレインコンタクト１４を形成する工程と、第１ドレインコンタクト１４に接続された第２ドレインコンタクト１５を形成する工程と、第２ドレインコンタクト１５に接続された配線１６を形成する工程と、配線１６をマスクとして自己整合的に、少なくとも第２ドレインコンタクト１５の近傍の第２層間絶縁膜３３に、第１層間絶縁膜１３と第２層間絶縁膜３３との界面３４より深い位置まで不純物イオンを注入し、界面３４に残置されている異物３２をアモルファス化する工程と、不純物イオンが注入された第１および第２層間絶縁膜１３、３３をエッチングして異物３２を露出させ、異物３２を除去する工程と、第１絶縁膜１３上に配線１６を覆うように第３層間絶縁膜３６を形成する工程と、を具備する。 （もっと読む）

【課題】新規な半導体装置の製造方法を提供する。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ₂Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。 （もっと読む）

【課題】汎用性が高く、低コストで省資源である方法を採用し、実用性に富み、任意の場所、任意の形状に金属又は半導体を二次元的又は三次元的に形成できる半導体素子及びその製造装置を提供する。
【解決手段】炭素材料と金属酸化物材料又は半導体酸化物材料とを有する還元反応構造１Ａを持つ層構造３０Ａを準備し、還元反応構造１Ａに対して局所的にエネルギーを集中することが可能で、かつ還元反応構造１Ａに対して２次元的又は３次元的に走査することが可能な熱源を用い、この熱源によって酸化還元反応が起こる温度以上に還元反応構造１Ａの一部を走査しつつ選択的に加熱して、炭素材料により金属酸化物材料又は半導体酸化物材料をそれぞれ金属又は半導体に還元し、所望の形状の金属領域又は半導体領域（金属層又は半導体層３Ａ）を形成することによって製造されることを特徴とする半導体素子４０Ａとすることにより上記課題を解決する。 （もっと読む）

【課題】絶縁膜の表面に対するダメージを防ぎ、配線膜厚を均一に制御することにより、配線間ショート及び信頼性劣化を防止できるようにする。
【解決手段】半導体基板１０１の上に絶縁膜１０２を形成し、絶縁膜１０２の内部にイオン注入法によりイオン注入層１０３を形成し、絶縁膜１０２に少なくともイオン注入層１０３に達する深さの配線溝１０４を形成し、配線溝１０４に導電膜１０７Ａを形成し、絶縁膜１０２及び導電膜１０７Ａにおけるイオン注入層１０３よりも上に形成されている領域を除去する。 （もっと読む）

【課題】平坦な表面を有する層間絶縁膜を短時間で形成することができ、また、層間絶縁膜の厚さの増大を招くことなく、金属イオンによる半導体基板の汚染に対する長期信頼性を保証することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１は、半導体基板２と、半導体基板２上に形成された層間絶縁膜８とを備えている。そして、層間絶縁膜８は、半導体基板２側から順に、ＨＤＰ膜１０、ゲッタリング層１２およびＮＳＧ膜１１が積層された構造を有している。ゲッタリング層１２は、金属イオン、とくに可動イオンを捕獲する性質を有している。 （もっと読む）

【課題】温度が上昇するほどキャリアの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、素子形成面が（１１０）面方位の半導体基板上にチャネル長方向が＜−１１０＞方向に沿って配置される第１絶縁ゲート型電界効果トランジスタｐＭＯＳ１と、前記半導体基板上にチャネル長方向が＜−１１０＞方向に沿って配置され、前記第１絶縁ゲート型電界効果トランジスタと前記チャネル長方向に隣接する第２絶縁ゲート型電界効果トランジスタｎＭＯＳ１と、前記第１，第２絶縁ゲート型電界効果トランジスタ上を覆うように設けられ、正の膨張係数を有し、前記第１，第２絶縁ゲート型電界効果トランジスタに、動作熱によりチャネル長方向に沿って圧縮応力を加えピエゾ材料を含む第１ライナー絶縁膜１１−１とを具備する。 （もっと読む）

【課題】本発明は、しきい値電圧のばらつきが大きいトランジスタのしきい値電圧を調整してしきい値電圧のばらつきを低減することを可能にする。
【解決手段】基板１１と絶縁層１２とシリコン層１３が積層されてなるＳＯＩ基板１０の該シリコン層１３の表面側にトランジスタ２０を形成する工程と、ＳＯＩ基板１０上に、トランジスタ２０を被覆する第１絶縁膜３０と、トランジスタ２０に電気的に接続される配線部４０とを形成する工程と、配線部４０を通じてトランジスタ２０のしきい値電圧を測定する工程と、第１絶縁膜３０表面に第２絶縁膜を介して支持基板を形成する工程と、ＳＯＩ基板１０の裏面側の基板１１と絶縁層１２の少なくとも一部を除去する工程と、測定されたしきい値電圧に基づいてトランジスタ２０のしきい値電圧を調整する工程を有する。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１５を被覆するゲート絶縁層３７と、ゲート絶縁層３７上においてゲート電極１５と端部が重畳し、第２酸化物半導体層４０と導電層４１が積層された一対の第１配線層３８及び第２配線層３９と、少なくともゲート電極１５と重畳しゲート絶縁層３７及び該第１配線層３８及び該第２配線層３９における導電層４１の側面部及び上面部の一部と第２酸化物半導体層４０の側面部と接する第１酸化物半導体層３６とを有する非線形素子３０ａを用いて保護回路を構成する。
ゲート絶縁層３７上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子３０ａの特性を向上させることができる。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】接合リーク電流の低減が図られる半導体装置の製造方法を提供する。
【解決手段】半導体基板１に所定の深さのトレンチが形成され、そのトレンチ５内に分離酸化膜６が形成される。不純物イオンを注入することにより、分離酸化膜６の表面に、分離酸化膜６のエッチング特性とは異なるエッチング特性を有する改質層７が形成される。半導体基板の領域に、トランジスタ等の所定の半導体素子が形成される。半導体基板１上に、エッチングストッパ膜１０および層間絶縁膜１６が形成される。その層間絶縁膜１６およびエッチングストッパ膜に、金属シリサイド９の表面を露出するコンタクトホール１６ａ，１６ｂが形成される。コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。 （もっと読む）

【課題】絶縁耐性を向上することが可能な半導体装置の製造装置を提供する。
【解決手段】半導体基板上に形成され、トレンチが形成された層間絶縁膜と、前記トレンチの内面に成膜された第１の拡散防止膜と、前記トレンチ内に前記第１の拡散防止膜を介して埋め込まれたＣｕ配線層と、前記層間絶縁膜上および前記Ｃｕ配線層上に形成された第２の拡散防止膜と、前記Ｃｕ配線層と前記第２の拡散防止膜との間の第１の界面に形成され、Ｃｕを主成分とする合金層と、Ｃｕ以外の前記合金層を構成する元素と同じ種類の元素が前記層間絶縁膜の上層部と反応して前記層間絶縁膜と前記第２の拡散防止膜との間の第２の界面に形成された前記第１の反応層と、Ｃｕ以外の前記合金層を構成する元素と同じ種類の元素が前記第２の拡散防止膜の下層部と反応して前記第１の界面および前記第２の界面に形成された第２の反応層と、を備える。 （もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

【課題】ＭＩＳトランジスタを備える半導体装置の性能を向上させる。
【解決手段】シリコン基板１の主面ｓ１上のうち、ｎＭＩＳ領域ＲｎにｎＭＩＳ用ゲート電極ＧＥｎを形成し、ｐＭＩＳ領域ＲｐにｐＭＩＳ用ゲート電極ＧＥｐを形成し、それらの側方下部に、それぞれ、ｎ型ソース・ドレイン領域ｓｄｎおよびｐ型ソース・ドレイン領域ｓｄｐを形成する。続いて、シリコン基板１の主面ｓ１と両ゲート電極ＧＥｎ，ＧＥｐとを覆うようにして、引張応力を持つ第１応力膜Ｎ１ａを形成する。その後、ｐＭＩＳ領域Ｒｐの第１応力膜Ｎ１ａにイオン注入３００を施すことで応力を緩和させる。その後、熱処理を施すことで両ゲート電極ＧＥｎ，ＧＥｐを結晶化してから、第１応力膜Ｎ１ａを除去する。両ゲート電極ＧＥｎ，ＧＥｐを結晶化する工程では、第１応力膜Ｎ１ａの引張応力をｎＭＩＳ用ゲート電極ＧＥｎに記憶させる。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子と、半導体素子上の絶縁膜と、絶縁膜中に、欠陥の多い領域と欠陥の少ない領域とを有し、欠陥の多い領域は、金属元素が拡散され、絶縁膜の表面の一部と裏面の一部をつなぐ導電領域である半導体装置、及び、基板上に半導体素子を形成し、半導体素子上に絶縁膜を形成し、絶縁膜上に、半導体素子と電気的に接続された第１の導電膜を形成し、絶縁膜中にイオンを添加して、あるいはレーザビームを照射して、欠陥の多い領域を形成し、欠陥の多い領域上に、金属元素を含む導電材料を形成し、欠陥の多い領域に、金属元素を拡散させ、絶縁膜中に、第１の導電膜と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】Ｎチャネル領域内、およびＰチャネル領域内のチャネルに印加するストレスを制御でき、面積の増加抑制および歩留まりの低下を実現できる半導体装置およびその製造方法を提供する。
【解決手段】Ｎチャネル領域２０１内のコンタクトライナー５１３にＳｉより大きな元素イオンを注入して構成原子の結合を切断する。Ｐチャネル領域２０２内のコンタクトライナー５１３にＳｉより大きな元素イオンを注入して構成原子の結合を切断後、酸素などをイオン注入する。その後、熱処理を加えてＮチャネル領域２０１内のコンタクトライナー５１３を収縮させてｎチャネルコンタクトライナー５１８を形成し、Ｐチャネル領域２０２内のコンタクトライナー５１３を膨張させてｐチャネルコンタクトライナー５１９を形成する。 （もっと読む）

【課題】歪み技術を利用した性能のよい半導体装置を低コストで製造する。
【解決手段】シリコン基板１０上のｎＭＯＳ形成領域１２ａ及びｐＭＯＳ形成領域１２ｂにそれぞれゲート電極１５ａ，１５ｂを形成し、ｐＭＯＳ形成領域１２ｂを覆い、フォトレジストマスク１８を形成して、イオン注入によりｎＭＯＳのソース／ドレイン領域１７ａを形成するとともに、ゲート電極１５ａをアモルファス化し、フォトレジストマスク１８を除去した後に、シリコン基板１０上に、ゲート電極１５ａ，１５ｂを覆うように、引っ張り歪みを有するキャップ膜１９を形成し、ｎＭＯＳ形成領域１２ａを覆うようにフォトレジストマスク２０を形成し、ｐＭＯＳ形成領域１２ｂのキャップ膜１９に不純物をイオン注入し、フォトレジストマスク２０を除去した後に、アニール処理を行い、ｎＭＯＳのゲート電極１５ａ下のチャネルに対し、チャネル深さ方向の圧縮歪みを加える。 （もっと読む）

【課題】 本発明は、トンネル酸化膜の形成時に酸化膜に窒素を蓄積させた後、後続で酸素を注入するための工程を行ってＳｉ−Ｎ結合をＳｉ−Ｏ−Ｎ結合に変更することにより、窒素プロファイル(Ｎ profile)の変化による特性劣化の防止、電気的ストレスの緩和及び酸素密度の増加などを通じてサイクリング(cycling)及び電荷保存(retention)特性などの素子特性を向上させることができる半導体素子の製造方法を提供するものである。
【解決手段】 半導体基板上に第１の絶縁膜を形成する段階と、前記半導体基板と前記第１の絶縁膜の界面に窒素を蓄積させて第２の絶縁膜を形成する段階と、前記第２の絶縁膜に酸素を注入して第３の絶縁膜に変更させる段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】 低誘電性であり、かつ塗膜形成後の経時によって一旦上昇した誘電率を加熱処理によって回復させる能力（k値回復性）を良化させた絶縁膜形成用組成物を提供する。
【解決手段】 (A)少なくとも一種の有機ポリマーまたは２つ以上の不飽和基を置換基として有するカゴ型シルセスキオキサン化合物を重合させた高分子化合物、(B)溶剤、(C)下記一般式(C-1)〜(C-3)の何れかで表される少なくとも一種の有機シリコーン化合物を含有することを特徴とする。
【化１】


（R₁はメチル基等を表し、x₁は0〜95mol%, x₂は5〜100mol%、x₁+ x₂ = 100mol%であり、R₂, R₃はアルキル基等を、R₄はメチル基等を表し、X₃は5〜100mol%, x₄は0〜95mol%、x₃ +
x₄ = 100mol%であり、Rfはフルオロアルキル基を表し、x₅は0〜95mol%, yは5〜100mol%、x₅ + x₆ = 100mol%である。） （もっと読む）