半導体装置の製造方法
【課題】新規な半導体装置の製造方法を提供する。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に係る実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいて、プラズマガスを用いた異方性エッチングが広く用いられている。このような異方性エッチングにおいて、側壁の絶縁膜を残しながら、側壁の絶縁膜と同一の底部の絶縁膜のみをエッチングする場合がある。例えば、トランジスタのビット線を形成する際のＳＡＣプロセスがある。
【０００３】
特許文献１には、コンタクトホールの底部に露出するＳｉＮ層を選択的にエッチングする工程が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０７００１号公報
【特許文献２】特開２００９−０１０３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明に係る実施形態は、新規な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る半導体装置の製造方法は、
ＳｉＮ層にＰおよびＯを注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする。
【０００７】
本発明の他の一実施形態に係る半導体装置の製造方法は、
半導体基板にゲート電極を形成する工程と、
前記ゲート電極にＳｉＮサイドウォールを形成する工程と、
前記ＳｉＮサイドウォールが埋没するように前記半導体基板にＳｉＯを堆積する工程と、
前記ＳｉＯをプラズマガスによりエッチングする工程と、
前記ＳｉＯのエッチングにより露出した前記ＳｉＮサイドウォールにＰおよびＯを選択的に注入する工程と、
前記ＳｉＮサイドウォールに注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮサイドウォールをエッチングする工程と
を有することを特徴とする。
【０００８】
本発明の他の一実施形態に係る半導体装置の製造方法は、
半導体基板にホールを形成する工程と、
前記ホールの側面と底面にＳｉＮ層を堆積する工程と、
前記ホールの底面に堆積したＳｉＮ層にＰおよびＯを選択的に注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする。
【発明の効果】
【０００９】
本発明に係る実施形態によれば、新規な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１Ａ】第一の実施形態において、エッチング対象となる構造体を示す模式的断面図である。
【図１Ｂ】第一の実施形態において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図１Ｃ】第一の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図１Ｄ】第一の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図１Ｅ】第一の実施形態において、コンタクトプラグを堆積させた状態を示す模式的断面図である。
【図２Ａ】第一の実施形態において、溝底部のＳｉＮ層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｂ】第一の実施形態において、溝底部のＳｉＮ層の表面にＰＯ含有ＳｉＮ層が形成された状態を示す模式的断面図である。
【図２Ｃ】第一の実施形態において、溝底部のＰＯ含有ＳｉＮ層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図２Ｄ】第一の実施形態において、サイドウォール肩部のＳｉＮ層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｅ】第一の実施形態において、サイドウォール肩部のＳｉＮ層の表面にＰＯ含有ＳｉＮ層が形成された状態を示す模式的断面図である。
【図２Ｆ】第一の実施形態において、サイドウォール肩部のＰＯ含有ＳｉＮ層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図２Ｇ】第一の実施形態において、ポリシリコン層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｈ】第一の実施形態において、ポリシリコン層の表面にＰＯ含有ポリシリコン層が形成された状態を示す模式的断面図である。
【図２Ｉ】第一の実施形態において、ＰＯ含有ポリシリコン層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図３Ａ】第一の関連技術において、エッチング対象となる構造体を示す模式的断面図である。
【図３Ｂ】第一の関連技術において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図３Ｃ】第一の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図３Ｄ】第一の関連技術において、コンタクトプラグを堆積させた状態を示す模式的断面図である。
【図４Ａ】第二の実施形態において、半導体基板にホールを形成した状態を示す模式的断面図である。
【図４Ｂ】第二の実施形態において、半導体基板の表面にＳｉＮ層を堆積させた状態を示す模式的断面図である。
【図４Ｃ】第二の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図４Ｄ】第二の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図５】第二の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図６Ａ】第三の実施形態において、半導体基板にホールを形成した状態を示す模式的断面図である。
【図６Ｂ】第三の実施形態において、半導体基板の表面にＳｉＯ層およびＳｉＮ層を堆積させた状態を示す模式的断面図である。
【図６Ｃ】第三の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図６Ｄ】第三の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図６Ｅ】第三の実施形態において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図７】第三の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
＜第一の実施形態＞
本実施形態は、狭スペースで高アスペクト比の溝サイドウォールを形成した例である。以下、本実施形態について、図１Ａ〜１Ｅを用いて説明する。
【００１２】
まず、図１Ａに示すような構造体を形成する。図１Ａにおいては、半導体基板１上に、ゲート電極となるポリシリコン層１１、ＷＳｉ１２およびＷ層１３が形成されており、さらにその上にＳｉＮ層１４が形成されている。これらの層は所定の形状にパターニングされており、その表面にはＳｉＯ層２１およびＳｉＮ層２２が形成されている。その上には、層間絶縁膜であるＳｉＯ層３１が形成され、さらにＳｉＯ層３１のエッチングのためのマスクとなるポリシリコン層３２が形成されている。
【００１３】
次いで、ポリシリコン層３２をマスクとして、ＳｉＯ層３１をプラズマガスによりエッチングする（図１Ｂ）。本実施形態の一例では、市販の２周波型平行平板ＲＩＥ装置を用いて、Ｃ5Ｆ8／Ａｒ／Ｏ2ガスを総流量７００ｓｃｃｍ、圧力５０ｍＴｏｒｒで導入し、ＲＦを２０００Ｗ印加する。エッチングの終了は、波長４４０ｎｍの発光をモニタして検出することができる。このとき、サイドウォールのＳｉＮ層２２およびＳｉＯ層２１の一部もエッチングされる。
【００１４】
そして、ＳｉＮ層２２にＰおよびＯを注入する（図１Ｃ）。ここで、ＰおよびＯは水平方向に選択的に注入されるので、溝底部のＳｉＮ層２２の表面にＰＯ含有ＳｉＮ層３３ａが形成されるとともに、サイドウォール肩部のＳｉＮ層２２の上部にもＰＯ含有ＳｉＮ層３３ｂが形成される。また、ポリシリコン層３２の表面にもＰＯ含有ポリオシリコン層３４が形成される。
【００１５】
本実施形態の一例では、まず、市販の高電流型イオン注入装置にて、リン（Ｐ）を１０ＫｅＶで２．５×１０16（ａｔｏｍｓ／ｃｍ2）注入し、引き続き酸素（Ｏ）を１．５ＫｅＶで６×１０16（ａｔｏｍｓ／ｃｍ2）注入する。ここで、ＳｉＮ層に注入されたＰおよびＯの深さが等しくなるように、ＰおよびＯのイオンエネルギーを調整することが好ましい。
【００１６】
また、ＰおよびＯのイオンエネルギーを複数組み合わせて、ＳｉＮ層に注入されたＰおよびＯの量が均一になるように調整することが好ましい。例えば、まず、リン（Ｐ）を１０ＫｅＶで３×１０15（ａｔｏｍｓ／ｃｍ2）注入し、連続して５ＫｅＶで２×１０15（ａｔｏｍｓ／ｃｍ2）注入する。続けて、酸素（Ｏ）を１．５ＫｅＶで７．５×１０15（ａｔｏｍｓ／ｃｍ2）注入し、連続して７５ＫｅＶで５×１０15（ａｔｏｍｓ／ｃｍ2）で注入する。
【００１７】
これらの調整は、シミュレーションにより各イオンの注入エネルギーを計算して決定することで、行うことができる。
【００１８】
次いで、ＳｉＮ層２２に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層２２をエッチングする（図１Ｄ）。ＰおよびＯをＨ2Ｏと反応させると、以下のような反応によりリン酸（Ｈ3ＰＯ4）が生成する。
【００１９】
４Ｐ＋１０Ｏ＋６Ｈ2Ｏ→４Ｈ3ＰＯ4
Ｈ2Ｏがある一定温度以上であれば、ＳｉＮ層の表面から徐々にエッチングされる。Ｈ2Ｏの温度が高い程反応性が良いが、Ｈ2Ｏは１００℃で気化してしまうので、６０℃以上１００℃未満の温水が好ましく、８０℃以上１００℃未満の温水がより好ましい。ただし、高圧下であれば、例えば１００℃以上２００℃以下の高温水を用いることもできる。さらに、Ｈ2Ｏを気化させた水蒸気を用いることもできる。これにより、ＳｉＮ層の表面のリン酸を高濃度に維持することができる。十分に反応させた後には、表面に残ったエッチング生成物を洗い流す処理をすればよい。
【００２０】
エッチングされる量は、ＰおよびＯの注入量でコントロールされる。エッチング反応はＰおよびＯが注入された部分を中心に起こるので、注入分布起因で若干横に広がることがあるものの、ほぼ異方性エッチングが可能である。また、レジストマスクを設けることで、任意の場所をエッチングすることも可能である。
【００２１】
ここで、リン酸によって、ＳｉＯ層やポリシリコン層などの他の層はほとんどエッチングされない。したがって、ＳｉＮ層エッチングの高選択性のメリットを享受することができる。すなわち、図１Ｄにおいて、サイドウォールを形成しているＳｉＯ層２１がエッチングされてゲート電極が露出する問題は生じない。
【００２２】
次いで、ソース・ドレインとの電気的コンタクトを取るコンタクトプラグ４１が堆積される（図１Ｅ）。ゲート電極が露出する問題は生じていないので、ゲート電極とコンタクトプラグ４１がショートしてしまう問題も生じない。
【００２３】
本実施形態によれば、選択性が極めて高く、表面でも溝底部でもエッチングレートが同じであり、異方性の高いＳｉＮ層のエッチングが可能になる。これを狭スペースで高アスペクト比の溝に形成されているサイドウォールエッチバックに適用すれば、肩落ちやサイドエッチングを起こすことなく、高選択的にＳｉＮ層をエッチングすることができる。
【００２４】
また、本実施形態は、エッチング特性が優れているだけではなく、地球環境にも優しい。なぜなら、廃水がほとんど水だからである。すなわち、上記エッチングに用いたＨ2Ｏを単に廃棄すればよい。また、必要な部分が必要な量だけエッチングされるオートストップ機能を有するので、過剰なエッチングをして必要な構造物が壊れたり、液槽を汚染するリスクも小さい。
【００２５】
以下、本実施形態における表面反応について、図２Ａ〜２Ｉを用いて、さらに詳しく説明する。図２Ａ〜２Ｃは溝底部のＳｉＮ層２２の表面の状態、図２Ｄ〜２Ｆはサイドウォール肩部のＳｉＮ層２２の表面の状態、図２Ｇ〜２Ｉはマスクとなるポリシリコン層３２の表面の状態を示している。
【００２６】
溝底部のＳｉＮ層２２においては、その表面にＰおよびＯが注入される（図２Ａ）ことで、ＳｉＮ層２２の表面にＰ4Ｏ10が生成して、ＰＯ含有ＳｉＮ層３３ａが形成される（図２Ｂ）。この基板を温水に浸漬すると、Ｐ4Ｏ10が水と反応してＨ3ＰＯ4が生成し、それと同時にＳｉＮの溶解も始まる（図２Ｃ）。
【００２７】
Ｓｉ3Ｎ4＋４Ｈ3ＰＯ4＋１２Ｈ2Ｏ→３Ｓｉ（ＯＨ）4＋４ＮＨ4・Ｈ2ＰＯ4
引き続いて、脱水縮合反応により、ポリシロキサンが生成する。
【００２８】
Ｓｉ（ＯＨ）4→（（−Ｓｉ−Ｏ−）n）（ＯＨ）n-2
この反応は、Ｐ4Ｏ10がなくなるまで続く。このようにして、垂直方向にエッチングは進行する。一方、下地のＳｉＯ層に対して高い選択性を持つので、ＳｉＯ層は保持される。
【００２９】
サイドウォール肩部のＳｉＮ層２２においても、溝底部のＳｉＮ層２２と同様の反応が進行し（図２Ｄ〜２Ｆ）、垂直方向にエッチングは進行する。ただし、ＰＯ含有ＳｉＮ層３３ｂにおけるＰ4Ｏ10の濃度は低くなるので、溝底部のＳｉＮ層２２に比べてエッチング量は少なくなる。このことは、なるべくエッチングしたくない場所であるので、好都合である。一方、下地のＳｉＯ層に対して高い選択性を持つので、ＳｉＯ層は保持される。
【００３０】
ポリシリコン層３２においても、その表面にＰおよびＯが注入される（図２Ａ）ことで、ＳｉＮ層２２の表面にＰ4Ｏ10が生成して、ＰＯ含有ＳｉＮ層３３ａが形成されることは同じである（図２Ｂ）。この基板を温水に浸漬すると、Ｐ4Ｏ10が水と反応してＨ3ＰＯ4が生成するが、ポリシリコンはＨ3ＰＯ4に溶解しないので、そのままＨ3ＰＯ4が温水中に溶解した時点で反応は終了する（図２Ｃ）。したがって、ポリシリコン層３２はエッチングされない。
【００３１】
以下、溝底部のＳｉＮ層２２の厚さが１０ｎｍであるときのＰやＯの注入量を算出する例を示す。
（１）除去するＳｉＮ膜の容積［半導体基板の半径が１５ｃｍの場合］
１５×１５×３．１４×１０×１０-7＝７．０６×１０-4（ｃｍ3）
（２）ＳｉＮ膜の密度［成膜方法によらず概ね一定］
３（ｇ／ｃｍ3）
（３）除去するＳｉＮ膜の重量
（１）×（２）＝２．１２×１０-3（ｇ）
（４）Ｓｉ3Ｎ4の１ｍｏｌ当たり重量
２８．０３×３＋１４．０１×４＝１４０．３（ｇ）
（５）除去するＳｉＮ膜中のＳｉ3Ｎ4のモル数
（３）÷（４）＝１．５１×１０-5（ｍｏｌ）
（６）必要なＰの原子数［１ｍｏｌのＳｉ3Ｎ4に対して４ｍｏｌのＰが必要］
（５）×６．０２×１０23×４＝３．６４×１０19（ａｔｏｍｓ）
（７）必要なＯの原子数［１ｍｏｌのＳｉ3Ｎ4に対して１０ｍｏｌのＯが必要］
（５）×６．０２×１０23×１０＝９．０９×１０19（ａｔｏｍｓ）
（８）必要なＰの注入量
（６）÷（１５×１５×３．１４）＝５．１５×１０16（ａｔｏｍｓ／ｃｍ2）
（９）必要なＯの注入量
（７）÷（１５×１５×３．１４）＝１．２９×１０17（ａｔｏｍｓ／ｃｍ2）
＜第一の関連技術＞
本技術は、第一の実施形態において、異方性ドライエッチングにより溝底部のＳｉＮ層５をエッチングした例である。以下、本技術について、図３Ａ〜３Ｄを用いて説明する。
【００３２】
まず、第一の実施形態と同様にして、図３Ａに示すような構造体を形成する。次いで、第一の実施形態と同様にして、ポリシリコン層３２をマスクとして、層間絶縁膜であるＳｉＯ層３１をプラズマガスによりエッチングする（図３Ｂ）。このとき、サイドウォールを形成しているＳｉＮ層２２およびＳｉＯ層２１の一部もエッチングされる。
【００３３】
そして、サイドウォールを形成しているＳｉＯ層２１をマスクとして、溝底部のＳｉＮ層５をプラズマガスによりエッチングする（図３Ｃ）。本技術の一例では、市販の２周波型平行平板ＲＩＥ装置を用いて、ＣＨＦ3／Ａｒ／Ｏ2ガスを総流量４００ｓｃｃｍ、圧力３０ｍＴｏｒｒで導入し、ＲＦ１５００Ｗを印加する。エッチングの終了は、波長３８７ｎｍの発光をモニタして検出することができる。
【００３４】
このとき、マスクとして用いられるＳｉＯ層２１もエッチングされてしまい、ゲート電極が露出してしまう。肩部のように丸みを帯びている形状の場合、平坦である場合よりも物理的スパッタリング効果によりエッチングレートが速くなるからである。
【００３５】
また、狭スペースで高アスペクト比の溝底部のＳｉＮ層をドライエッチングにより除去するためには、極力デポジション性ガスを加えずに高いイオンエネルギーでエッチャントを溝底部に送り込む必要がある。そうすると、選択比が取れないために、ＳｉＮ層２２だけをエッチングしようとしても、ＳｉＯ層２１もエッチングされてしまうという問題が生じる。また、溝底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。
【００３６】
次いで、ソース・ドレインとの電気的コンタクトを取るコンタクトプラグ４１が堆積される（図５Ｄ）。しかし、ゲート電極が露出しているので、ゲート電極とコンタクトプラグ４１がショートしてしまう問題が生じる。
【００３７】
以上のように、本技術では、サイドウォールの絶縁膜もエッチングされてしまい、所望の構造を形成することが困難である。この問題は、半導体装置のプロセスルールが微細化すると起こりやすい。
【００３８】
＜第二の実施形態＞
本実施形態は、半導体基板に設けられたホールの側面に絶縁膜を形成した例である。このような工程は、例えば、特許文献２に開示されているような埋め込み型ビット線の形成に用いることができる。以下、本実施形態について、図４Ａ〜４Ｄを用いて説明する。
【００３９】
まず、半導体基板１上に形成されたマスク３を用いて異方性エッチングして、半導体基板１にホールを形成する（図４Ａ）。次いで、半導体基板１の表面にＳｉＮ層５を堆積させる（図４Ｂ）。
【００４０】
そして、ＳｉＮ層５にＰおよびＯを注入する（図４Ｃ）。ＰおよびＯの注入は、第一の実施形態に準じて行うことができる。ここで、ＰおよびＯは水平方向に選択的に注入されるので、ホール底部のＳｉＮ層５の表面にＰＯ含有ＳｉＮ層６ａが形成されるとともに、半導体基板１上部のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層６ｂが形成される。
【００４１】
次いで、ＳｉＮ層５に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層５をエッチングする（図４Ｄ）。Ｈ2Ｏとの反応は、第一の実施形態に準じて行うことができる。前述のように、ＰＯ含有ＳｉＮ層６ａおよび６ｂは、ホール底部および半導体基板１上部のＳｉＮ層５の表面に形成されているので、それらのＳｉＮ層を選択的にエッチングすることが可能となる。なお、ホール側壁のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層が形成される場合もあるが、ＰおよびＯの注入の選択性およびＳｉＮ層の厚みを考慮することにより、ホール側壁のＳｉＮ層のみを残存させることが可能である。
【００４２】
本実施形態では、ホール側壁にのみ絶縁膜を形成する例を示したが、半導体基板１上部の絶縁膜をあらかじめ厚めにしておけば、半導体基板１上部にも絶縁膜を形成させることもできる。
【００４３】
＜第二の関連技術＞
本技術は、第二の実施形態において、第一の関連技術に準じてＳｉＮ層５をエッチングした例である。本技術によりＳｉＮ層５をエッチングした状態を図５に示す。
【００４４】
狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去すると、ホール底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。エッチャントガスが高エネルギーのまま底部に届かないことによる抜け不良の問題も生じる。
【００４５】
＜第三の実施形態＞
第三の実施形態は、第二の実施形態における絶縁膜をＳｉＯ／ＳｉＮ層にした例である。以下、本実施形態について、図６Ａ〜６Ｅを用いて説明する。
【００４６】
まず、ＳｉＮ層２が堆積している半導体基板１上に形成されたマスク３を用いて異方性エッチングして、ＳｉＮ層２および半導体基板１にホールを形成する（図６Ａ）。次いで、ＳｉＮ層２および半導体基板１の表面にＳｉＯ層４を堆積させ、引き続きＳｉＮ層５を堆積させる（図６Ｂ）。
【００４７】
そして、ＳｉＮ層５にＰおよびＯを注入する（図６Ｃ）。ＰおよびＯの注入は、第一の実施形態に準じて行うことができる。ここで、ＰおよびＯは水平方向に選択的に注入されるので、ホール底部のＳｉＮ層５の表面にＰＯ含有ＳｉＮ層６ａが形成されるとともに、半導体基板１上部のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層６ｂが形成される。
【００４８】
次いで、ＳｉＮ層５に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層５をエッチングする（図６Ｄ）。Ｈ2Ｏとの反応は、第一の実施形態に準じて行うことができる。前述のように、ＰＯ含有ＳｉＮ層６ａおよび６ｂは、ホール底部および半導体基板１上部のＳｉＮ層５の表面に形成されているので、それらのＳｉＮ層を選択的にエッチングすることが可能となる。なお、ホール側壁のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層が形成される場合もあるが、ＰおよびＯの注入の選択性およびＳｉＮ層の厚みを考慮することにより、ホール側壁のＳｉＮ層のみを残存させることが可能である。
【００４９】
次いで、ホール側壁のＳｉＮ層５をマスクとして、ホール底部のＳｉＯ層４をエッチングする（図６Ｅ）。ＳｉＯ層４のエッチングは、異方性エッチングでもよいし、異方性エッチングが困難であればＨＦによるエッチングでもよい。
【００５０】
本実施形態では、ホール側壁にのみ絶縁膜を形成する例を示したが、半導体基板１上部の絶縁膜をあらかじめ厚めにしておけば、半導体基板１上部にも絶縁膜を形成させることもできる。
【００５１】
＜第三の関連技術＞
本技術は、第三の実施形態において、第一の関連技術に準じてＳｉＮ層５をエッチングした例である。本技術によりＳｉＮ層５をエッチングした状態を図７に示す。
【００５２】
狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去すると、ホール底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。エッチャントガスが高エネルギーのまま底部に届かないことによる抜け不良の問題も生じる。
【００５３】
さらに、狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去するためには、極力デポジション性ガスを加えずに高いイオンエネルギーでエッチャントをホール底部に送り込む必要がある。そうすると、選択比が取れないために、ＳｉＮ層だけをエッチングしようとしても、ＳｉＯ層もエッチングされてしまうという問題も生じる。
【符号の説明】
【００５４】
１ 基板
２ ＳｉＮ層
３ マスク
４ ＳｉＯ層
５ ＳｉＮ層
６ａ ＰＯ含有ＳｉＮ層
６ｂ ＰＯ含有ＳｉＮ層
７ マスク
１１ ポリシリコン層
１２ ＷＳｉ層
１３ Ｗ層
１４ ＳｉＮ層
２１ ＳｉＯ層
２２ ＳｉＮ層
３１ ＳｉＯ層
３２ ポリシリコン層
３３ａ ＰＯ含有ＳｉＮ層
３３ｂ ＰＯ含有ＳｉＮ層
３４ ＰＯ含有ポリシリコン層
４１ コンタクトプラグ
【技術分野】
【０００１】
本発明に係る実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいて、プラズマガスを用いた異方性エッチングが広く用いられている。このような異方性エッチングにおいて、側壁の絶縁膜を残しながら、側壁の絶縁膜と同一の底部の絶縁膜のみをエッチングする場合がある。例えば、トランジスタのビット線を形成する際のＳＡＣプロセスがある。
【０００３】
特許文献１には、コンタクトホールの底部に露出するＳｉＮ層を選択的にエッチングする工程が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０７００１号公報
【特許文献２】特開２００９−０１０３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明に係る実施形態は、新規な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態に係る半導体装置の製造方法は、
ＳｉＮ層にＰおよびＯを注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする。
【０００７】
本発明の他の一実施形態に係る半導体装置の製造方法は、
半導体基板にゲート電極を形成する工程と、
前記ゲート電極にＳｉＮサイドウォールを形成する工程と、
前記ＳｉＮサイドウォールが埋没するように前記半導体基板にＳｉＯを堆積する工程と、
前記ＳｉＯをプラズマガスによりエッチングする工程と、
前記ＳｉＯのエッチングにより露出した前記ＳｉＮサイドウォールにＰおよびＯを選択的に注入する工程と、
前記ＳｉＮサイドウォールに注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮサイドウォールをエッチングする工程と
を有することを特徴とする。
【０００８】
本発明の他の一実施形態に係る半導体装置の製造方法は、
半導体基板にホールを形成する工程と、
前記ホールの側面と底面にＳｉＮ層を堆積する工程と、
前記ホールの底面に堆積したＳｉＮ層にＰおよびＯを選択的に注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする。
【発明の効果】
【０００９】
本発明に係る実施形態によれば、新規な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００１０】
【図１Ａ】第一の実施形態において、エッチング対象となる構造体を示す模式的断面図である。
【図１Ｂ】第一の実施形態において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図１Ｃ】第一の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図１Ｄ】第一の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図１Ｅ】第一の実施形態において、コンタクトプラグを堆積させた状態を示す模式的断面図である。
【図２Ａ】第一の実施形態において、溝底部のＳｉＮ層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｂ】第一の実施形態において、溝底部のＳｉＮ層の表面にＰＯ含有ＳｉＮ層が形成された状態を示す模式的断面図である。
【図２Ｃ】第一の実施形態において、溝底部のＰＯ含有ＳｉＮ層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図２Ｄ】第一の実施形態において、サイドウォール肩部のＳｉＮ層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｅ】第一の実施形態において、サイドウォール肩部のＳｉＮ層の表面にＰＯ含有ＳｉＮ層が形成された状態を示す模式的断面図である。
【図２Ｆ】第一の実施形態において、サイドウォール肩部のＰＯ含有ＳｉＮ層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図２Ｇ】第一の実施形態において、ポリシリコン層の表面にＰおよびＯを注入している状態を示す模式的断面図である。
【図２Ｈ】第一の実施形態において、ポリシリコン層の表面にＰＯ含有ポリシリコン層が形成された状態を示す模式的断面図である。
【図２Ｉ】第一の実施形態において、ＰＯ含有ポリシリコン層をＨ2Ｏ処理している状態を示す模式的断面図である。
【図３Ａ】第一の関連技術において、エッチング対象となる構造体を示す模式的断面図である。
【図３Ｂ】第一の関連技術において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図３Ｃ】第一の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図３Ｄ】第一の関連技術において、コンタクトプラグを堆積させた状態を示す模式的断面図である。
【図４Ａ】第二の実施形態において、半導体基板にホールを形成した状態を示す模式的断面図である。
【図４Ｂ】第二の実施形態において、半導体基板の表面にＳｉＮ層を堆積させた状態を示す模式的断面図である。
【図４Ｃ】第二の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図４Ｄ】第二の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図５】第二の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図６Ａ】第三の実施形態において、半導体基板にホールを形成した状態を示す模式的断面図である。
【図６Ｂ】第三の実施形態において、半導体基板の表面にＳｉＯ層およびＳｉＮ層を堆積させた状態を示す模式的断面図である。
【図６Ｃ】第三の実施形態において、ＳｉＮ層にＰおよびＯを注入した状態を示す模式的断面図である。
【図６Ｄ】第三の実施形態において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【図６Ｅ】第三の実施形態において、ＳｉＯ層をエッチングした状態を示す模式的断面図である。
【図７】第三の関連技術において、ＳｉＮ層をエッチングした状態を示す模式的断面図である。
【発明を実施するための形態】
【００１１】
＜第一の実施形態＞
本実施形態は、狭スペースで高アスペクト比の溝サイドウォールを形成した例である。以下、本実施形態について、図１Ａ〜１Ｅを用いて説明する。
【００１２】
まず、図１Ａに示すような構造体を形成する。図１Ａにおいては、半導体基板１上に、ゲート電極となるポリシリコン層１１、ＷＳｉ１２およびＷ層１３が形成されており、さらにその上にＳｉＮ層１４が形成されている。これらの層は所定の形状にパターニングされており、その表面にはＳｉＯ層２１およびＳｉＮ層２２が形成されている。その上には、層間絶縁膜であるＳｉＯ層３１が形成され、さらにＳｉＯ層３１のエッチングのためのマスクとなるポリシリコン層３２が形成されている。
【００１３】
次いで、ポリシリコン層３２をマスクとして、ＳｉＯ層３１をプラズマガスによりエッチングする（図１Ｂ）。本実施形態の一例では、市販の２周波型平行平板ＲＩＥ装置を用いて、Ｃ5Ｆ8／Ａｒ／Ｏ2ガスを総流量７００ｓｃｃｍ、圧力５０ｍＴｏｒｒで導入し、ＲＦを２０００Ｗ印加する。エッチングの終了は、波長４４０ｎｍの発光をモニタして検出することができる。このとき、サイドウォールのＳｉＮ層２２およびＳｉＯ層２１の一部もエッチングされる。
【００１４】
そして、ＳｉＮ層２２にＰおよびＯを注入する（図１Ｃ）。ここで、ＰおよびＯは水平方向に選択的に注入されるので、溝底部のＳｉＮ層２２の表面にＰＯ含有ＳｉＮ層３３ａが形成されるとともに、サイドウォール肩部のＳｉＮ層２２の上部にもＰＯ含有ＳｉＮ層３３ｂが形成される。また、ポリシリコン層３２の表面にもＰＯ含有ポリオシリコン層３４が形成される。
【００１５】
本実施形態の一例では、まず、市販の高電流型イオン注入装置にて、リン（Ｐ）を１０ＫｅＶで２．５×１０16（ａｔｏｍｓ／ｃｍ2）注入し、引き続き酸素（Ｏ）を１．５ＫｅＶで６×１０16（ａｔｏｍｓ／ｃｍ2）注入する。ここで、ＳｉＮ層に注入されたＰおよびＯの深さが等しくなるように、ＰおよびＯのイオンエネルギーを調整することが好ましい。
【００１６】
また、ＰおよびＯのイオンエネルギーを複数組み合わせて、ＳｉＮ層に注入されたＰおよびＯの量が均一になるように調整することが好ましい。例えば、まず、リン（Ｐ）を１０ＫｅＶで３×１０15（ａｔｏｍｓ／ｃｍ2）注入し、連続して５ＫｅＶで２×１０15（ａｔｏｍｓ／ｃｍ2）注入する。続けて、酸素（Ｏ）を１．５ＫｅＶで７．５×１０15（ａｔｏｍｓ／ｃｍ2）注入し、連続して７５ＫｅＶで５×１０15（ａｔｏｍｓ／ｃｍ2）で注入する。
【００１７】
これらの調整は、シミュレーションにより各イオンの注入エネルギーを計算して決定することで、行うことができる。
【００１８】
次いで、ＳｉＮ層２２に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層２２をエッチングする（図１Ｄ）。ＰおよびＯをＨ2Ｏと反応させると、以下のような反応によりリン酸（Ｈ3ＰＯ4）が生成する。
【００１９】
４Ｐ＋１０Ｏ＋６Ｈ2Ｏ→４Ｈ3ＰＯ4
Ｈ2Ｏがある一定温度以上であれば、ＳｉＮ層の表面から徐々にエッチングされる。Ｈ2Ｏの温度が高い程反応性が良いが、Ｈ2Ｏは１００℃で気化してしまうので、６０℃以上１００℃未満の温水が好ましく、８０℃以上１００℃未満の温水がより好ましい。ただし、高圧下であれば、例えば１００℃以上２００℃以下の高温水を用いることもできる。さらに、Ｈ2Ｏを気化させた水蒸気を用いることもできる。これにより、ＳｉＮ層の表面のリン酸を高濃度に維持することができる。十分に反応させた後には、表面に残ったエッチング生成物を洗い流す処理をすればよい。
【００２０】
エッチングされる量は、ＰおよびＯの注入量でコントロールされる。エッチング反応はＰおよびＯが注入された部分を中心に起こるので、注入分布起因で若干横に広がることがあるものの、ほぼ異方性エッチングが可能である。また、レジストマスクを設けることで、任意の場所をエッチングすることも可能である。
【００２１】
ここで、リン酸によって、ＳｉＯ層やポリシリコン層などの他の層はほとんどエッチングされない。したがって、ＳｉＮ層エッチングの高選択性のメリットを享受することができる。すなわち、図１Ｄにおいて、サイドウォールを形成しているＳｉＯ層２１がエッチングされてゲート電極が露出する問題は生じない。
【００２２】
次いで、ソース・ドレインとの電気的コンタクトを取るコンタクトプラグ４１が堆積される（図１Ｅ）。ゲート電極が露出する問題は生じていないので、ゲート電極とコンタクトプラグ４１がショートしてしまう問題も生じない。
【００２３】
本実施形態によれば、選択性が極めて高く、表面でも溝底部でもエッチングレートが同じであり、異方性の高いＳｉＮ層のエッチングが可能になる。これを狭スペースで高アスペクト比の溝に形成されているサイドウォールエッチバックに適用すれば、肩落ちやサイドエッチングを起こすことなく、高選択的にＳｉＮ層をエッチングすることができる。
【００２４】
また、本実施形態は、エッチング特性が優れているだけではなく、地球環境にも優しい。なぜなら、廃水がほとんど水だからである。すなわち、上記エッチングに用いたＨ2Ｏを単に廃棄すればよい。また、必要な部分が必要な量だけエッチングされるオートストップ機能を有するので、過剰なエッチングをして必要な構造物が壊れたり、液槽を汚染するリスクも小さい。
【００２５】
以下、本実施形態における表面反応について、図２Ａ〜２Ｉを用いて、さらに詳しく説明する。図２Ａ〜２Ｃは溝底部のＳｉＮ層２２の表面の状態、図２Ｄ〜２Ｆはサイドウォール肩部のＳｉＮ層２２の表面の状態、図２Ｇ〜２Ｉはマスクとなるポリシリコン層３２の表面の状態を示している。
【００２６】
溝底部のＳｉＮ層２２においては、その表面にＰおよびＯが注入される（図２Ａ）ことで、ＳｉＮ層２２の表面にＰ4Ｏ10が生成して、ＰＯ含有ＳｉＮ層３３ａが形成される（図２Ｂ）。この基板を温水に浸漬すると、Ｐ4Ｏ10が水と反応してＨ3ＰＯ4が生成し、それと同時にＳｉＮの溶解も始まる（図２Ｃ）。
【００２７】
Ｓｉ3Ｎ4＋４Ｈ3ＰＯ4＋１２Ｈ2Ｏ→３Ｓｉ（ＯＨ）4＋４ＮＨ4・Ｈ2ＰＯ4
引き続いて、脱水縮合反応により、ポリシロキサンが生成する。
【００２８】
Ｓｉ（ＯＨ）4→（（−Ｓｉ−Ｏ−）n）（ＯＨ）n-2
この反応は、Ｐ4Ｏ10がなくなるまで続く。このようにして、垂直方向にエッチングは進行する。一方、下地のＳｉＯ層に対して高い選択性を持つので、ＳｉＯ層は保持される。
【００２９】
サイドウォール肩部のＳｉＮ層２２においても、溝底部のＳｉＮ層２２と同様の反応が進行し（図２Ｄ〜２Ｆ）、垂直方向にエッチングは進行する。ただし、ＰＯ含有ＳｉＮ層３３ｂにおけるＰ4Ｏ10の濃度は低くなるので、溝底部のＳｉＮ層２２に比べてエッチング量は少なくなる。このことは、なるべくエッチングしたくない場所であるので、好都合である。一方、下地のＳｉＯ層に対して高い選択性を持つので、ＳｉＯ層は保持される。
【００３０】
ポリシリコン層３２においても、その表面にＰおよびＯが注入される（図２Ａ）ことで、ＳｉＮ層２２の表面にＰ4Ｏ10が生成して、ＰＯ含有ＳｉＮ層３３ａが形成されることは同じである（図２Ｂ）。この基板を温水に浸漬すると、Ｐ4Ｏ10が水と反応してＨ3ＰＯ4が生成するが、ポリシリコンはＨ3ＰＯ4に溶解しないので、そのままＨ3ＰＯ4が温水中に溶解した時点で反応は終了する（図２Ｃ）。したがって、ポリシリコン層３２はエッチングされない。
【００３１】
以下、溝底部のＳｉＮ層２２の厚さが１０ｎｍであるときのＰやＯの注入量を算出する例を示す。
（１）除去するＳｉＮ膜の容積［半導体基板の半径が１５ｃｍの場合］
１５×１５×３．１４×１０×１０-7＝７．０６×１０-4（ｃｍ3）
（２）ＳｉＮ膜の密度［成膜方法によらず概ね一定］
３（ｇ／ｃｍ3）
（３）除去するＳｉＮ膜の重量
（１）×（２）＝２．１２×１０-3（ｇ）
（４）Ｓｉ3Ｎ4の１ｍｏｌ当たり重量
２８．０３×３＋１４．０１×４＝１４０．３（ｇ）
（５）除去するＳｉＮ膜中のＳｉ3Ｎ4のモル数
（３）÷（４）＝１．５１×１０-5（ｍｏｌ）
（６）必要なＰの原子数［１ｍｏｌのＳｉ3Ｎ4に対して４ｍｏｌのＰが必要］
（５）×６．０２×１０23×４＝３．６４×１０19（ａｔｏｍｓ）
（７）必要なＯの原子数［１ｍｏｌのＳｉ3Ｎ4に対して１０ｍｏｌのＯが必要］
（５）×６．０２×１０23×１０＝９．０９×１０19（ａｔｏｍｓ）
（８）必要なＰの注入量
（６）÷（１５×１５×３．１４）＝５．１５×１０16（ａｔｏｍｓ／ｃｍ2）
（９）必要なＯの注入量
（７）÷（１５×１５×３．１４）＝１．２９×１０17（ａｔｏｍｓ／ｃｍ2）
＜第一の関連技術＞
本技術は、第一の実施形態において、異方性ドライエッチングにより溝底部のＳｉＮ層５をエッチングした例である。以下、本技術について、図３Ａ〜３Ｄを用いて説明する。
【００３２】
まず、第一の実施形態と同様にして、図３Ａに示すような構造体を形成する。次いで、第一の実施形態と同様にして、ポリシリコン層３２をマスクとして、層間絶縁膜であるＳｉＯ層３１をプラズマガスによりエッチングする（図３Ｂ）。このとき、サイドウォールを形成しているＳｉＮ層２２およびＳｉＯ層２１の一部もエッチングされる。
【００３３】
そして、サイドウォールを形成しているＳｉＯ層２１をマスクとして、溝底部のＳｉＮ層５をプラズマガスによりエッチングする（図３Ｃ）。本技術の一例では、市販の２周波型平行平板ＲＩＥ装置を用いて、ＣＨＦ3／Ａｒ／Ｏ2ガスを総流量４００ｓｃｃｍ、圧力３０ｍＴｏｒｒで導入し、ＲＦ１５００Ｗを印加する。エッチングの終了は、波長３８７ｎｍの発光をモニタして検出することができる。
【００３４】
このとき、マスクとして用いられるＳｉＯ層２１もエッチングされてしまい、ゲート電極が露出してしまう。肩部のように丸みを帯びている形状の場合、平坦である場合よりも物理的スパッタリング効果によりエッチングレートが速くなるからである。
【００３５】
また、狭スペースで高アスペクト比の溝底部のＳｉＮ層をドライエッチングにより除去するためには、極力デポジション性ガスを加えずに高いイオンエネルギーでエッチャントを溝底部に送り込む必要がある。そうすると、選択比が取れないために、ＳｉＮ層２２だけをエッチングしようとしても、ＳｉＯ層２１もエッチングされてしまうという問題が生じる。また、溝底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。
【００３６】
次いで、ソース・ドレインとの電気的コンタクトを取るコンタクトプラグ４１が堆積される（図５Ｄ）。しかし、ゲート電極が露出しているので、ゲート電極とコンタクトプラグ４１がショートしてしまう問題が生じる。
【００３７】
以上のように、本技術では、サイドウォールの絶縁膜もエッチングされてしまい、所望の構造を形成することが困難である。この問題は、半導体装置のプロセスルールが微細化すると起こりやすい。
【００３８】
＜第二の実施形態＞
本実施形態は、半導体基板に設けられたホールの側面に絶縁膜を形成した例である。このような工程は、例えば、特許文献２に開示されているような埋め込み型ビット線の形成に用いることができる。以下、本実施形態について、図４Ａ〜４Ｄを用いて説明する。
【００３９】
まず、半導体基板１上に形成されたマスク３を用いて異方性エッチングして、半導体基板１にホールを形成する（図４Ａ）。次いで、半導体基板１の表面にＳｉＮ層５を堆積させる（図４Ｂ）。
【００４０】
そして、ＳｉＮ層５にＰおよびＯを注入する（図４Ｃ）。ＰおよびＯの注入は、第一の実施形態に準じて行うことができる。ここで、ＰおよびＯは水平方向に選択的に注入されるので、ホール底部のＳｉＮ層５の表面にＰＯ含有ＳｉＮ層６ａが形成されるとともに、半導体基板１上部のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層６ｂが形成される。
【００４１】
次いで、ＳｉＮ層５に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層５をエッチングする（図４Ｄ）。Ｈ2Ｏとの反応は、第一の実施形態に準じて行うことができる。前述のように、ＰＯ含有ＳｉＮ層６ａおよび６ｂは、ホール底部および半導体基板１上部のＳｉＮ層５の表面に形成されているので、それらのＳｉＮ層を選択的にエッチングすることが可能となる。なお、ホール側壁のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層が形成される場合もあるが、ＰおよびＯの注入の選択性およびＳｉＮ層の厚みを考慮することにより、ホール側壁のＳｉＮ層のみを残存させることが可能である。
【００４２】
本実施形態では、ホール側壁にのみ絶縁膜を形成する例を示したが、半導体基板１上部の絶縁膜をあらかじめ厚めにしておけば、半導体基板１上部にも絶縁膜を形成させることもできる。
【００４３】
＜第二の関連技術＞
本技術は、第二の実施形態において、第一の関連技術に準じてＳｉＮ層５をエッチングした例である。本技術によりＳｉＮ層５をエッチングした状態を図５に示す。
【００４４】
狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去すると、ホール底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。エッチャントガスが高エネルギーのまま底部に届かないことによる抜け不良の問題も生じる。
【００４５】
＜第三の実施形態＞
第三の実施形態は、第二の実施形態における絶縁膜をＳｉＯ／ＳｉＮ層にした例である。以下、本実施形態について、図６Ａ〜６Ｅを用いて説明する。
【００４６】
まず、ＳｉＮ層２が堆積している半導体基板１上に形成されたマスク３を用いて異方性エッチングして、ＳｉＮ層２および半導体基板１にホールを形成する（図６Ａ）。次いで、ＳｉＮ層２および半導体基板１の表面にＳｉＯ層４を堆積させ、引き続きＳｉＮ層５を堆積させる（図６Ｂ）。
【００４７】
そして、ＳｉＮ層５にＰおよびＯを注入する（図６Ｃ）。ＰおよびＯの注入は、第一の実施形態に準じて行うことができる。ここで、ＰおよびＯは水平方向に選択的に注入されるので、ホール底部のＳｉＮ層５の表面にＰＯ含有ＳｉＮ層６ａが形成されるとともに、半導体基板１上部のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層６ｂが形成される。
【００４８】
次いで、ＳｉＮ層５に注入されたＰおよびＯをＨ2Ｏと反応させることにより、リン酸を生成させて、そのリン酸によりＳｉＮ層５をエッチングする（図６Ｄ）。Ｈ2Ｏとの反応は、第一の実施形態に準じて行うことができる。前述のように、ＰＯ含有ＳｉＮ層６ａおよび６ｂは、ホール底部および半導体基板１上部のＳｉＮ層５の表面に形成されているので、それらのＳｉＮ層を選択的にエッチングすることが可能となる。なお、ホール側壁のＳｉＮ層５の表面にもＰＯ含有ＳｉＮ層が形成される場合もあるが、ＰおよびＯの注入の選択性およびＳｉＮ層の厚みを考慮することにより、ホール側壁のＳｉＮ層のみを残存させることが可能である。
【００４９】
次いで、ホール側壁のＳｉＮ層５をマスクとして、ホール底部のＳｉＯ層４をエッチングする（図６Ｅ）。ＳｉＯ層４のエッチングは、異方性エッチングでもよいし、異方性エッチングが困難であればＨＦによるエッチングでもよい。
【００５０】
本実施形態では、ホール側壁にのみ絶縁膜を形成する例を示したが、半導体基板１上部の絶縁膜をあらかじめ厚めにしておけば、半導体基板１上部にも絶縁膜を形成させることもできる。
【００５１】
＜第三の関連技術＞
本技術は、第三の実施形態において、第一の関連技術に準じてＳｉＮ層５をエッチングした例である。本技術によりＳｉＮ層５をエッチングした状態を図７に示す。
【００５２】
狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去すると、ホール底部よりも表面側の方がエッチングレートが大きいため、サイドウォールの肩落ちの問題が生じる。さらに、プラズマエッチングの場合には、バイアスパワーでイオンを引き込んではいるもののイオンを直進成分だけに揃えることは難しく、斜め入射するイオンが多数存在する。斜め入射したイオンは、局所的なサイドエッチングを生じさせる原因になる。エッチャントガスが高エネルギーのまま底部に届かないことによる抜け不良の問題も生じる。
【００５３】
さらに、狭スペースで高アスペクト比のホール底部のＳｉＮ層をドライエッチングにより除去するためには、極力デポジション性ガスを加えずに高いイオンエネルギーでエッチャントをホール底部に送り込む必要がある。そうすると、選択比が取れないために、ＳｉＮ層だけをエッチングしようとしても、ＳｉＯ層もエッチングされてしまうという問題も生じる。
【符号の説明】
【００５４】
１ 基板
２ ＳｉＮ層
３ マスク
４ ＳｉＯ層
５ ＳｉＮ層
６ａ ＰＯ含有ＳｉＮ層
６ｂ ＰＯ含有ＳｉＮ層
７ マスク
１１ ポリシリコン層
１２ ＷＳｉ層
１３ Ｗ層
１４ ＳｉＮ層
２１ ＳｉＯ層
２２ ＳｉＮ層
３１ ＳｉＯ層
３２ ポリシリコン層
３３ａ ＰＯ含有ＳｉＮ層
３３ｂ ＰＯ含有ＳｉＮ層
３４ ＰＯ含有ポリシリコン層
４１ コンタクトプラグ
【特許請求の範囲】
【請求項１】
ＳｉＮ層にＰおよびＯを注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとの反応によりリン酸が生成し、前記リン酸により前記ＳｉＮ層をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ＳｉＮ層に注入されたＰおよびＯの深さが等しくなるように、ＰおよびＯのイオンエネルギーを調整する工程をさらに有する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
ＰおよびＯのイオンエネルギーを複数組み合わせて、前記ＳｉＮ層に注入されたＰおよびＯの量が均一になるように調整する工程をさらに有する請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記Ｈ2Ｏとして、６０℃以上１００℃未満の温水を用いる請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記Ｈ2Ｏとして、水蒸気を用いる請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項７】
エッチングに用いたＨ2Ｏを廃棄する工程をさらに有する請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
半導体基板にゲート電極を形成する工程と、
前記ゲート電極にＳｉＮサイドウォールを形成する工程と、
前記ＳｉＮサイドウォールが埋没するように前記半導体基板にＳｉＯを堆積する工程と、
前記ＳｉＯをプラズマガスによりエッチングする工程と、
前記ＳｉＯのエッチングにより露出した前記ＳｉＮサイドウォールにＰおよびＯを選択的に注入する工程と、
前記ＳｉＮサイドウォールに注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮサイドウォールをエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板にホールを形成する工程と、
前記ホールの側面と底面にＳｉＮ層を堆積する工程と、
前記ホールの底面に堆積したＳｉＮ層にＰおよびＯを選択的に注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１】
ＳｉＮ層にＰおよびＯを注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯをＨ2Ｏと反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとの反応によりリン酸が生成し、前記リン酸により前記ＳｉＮ層をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ＳｉＮ層に注入されたＰおよびＯの深さが等しくなるように、ＰおよびＯのイオンエネルギーを調整する工程をさらに有する請求項１または２に記載の半導体装置の製造方法。
【請求項４】
ＰおよびＯのイオンエネルギーを複数組み合わせて、前記ＳｉＮ層に注入されたＰおよびＯの量が均一になるように調整する工程をさらに有する請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記Ｈ2Ｏとして、６０℃以上１００℃未満の温水を用いる請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記Ｈ2Ｏとして、水蒸気を用いる請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項７】
エッチングに用いたＨ2Ｏを廃棄する工程をさらに有する請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
半導体基板にゲート電極を形成する工程と、
前記ゲート電極にＳｉＮサイドウォールを形成する工程と、
前記ＳｉＮサイドウォールが埋没するように前記半導体基板にＳｉＯを堆積する工程と、
前記ＳｉＯをプラズマガスによりエッチングする工程と、
前記ＳｉＯのエッチングにより露出した前記ＳｉＮサイドウォールにＰおよびＯを選択的に注入する工程と、
前記ＳｉＮサイドウォールに注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮサイドウォールをエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板にホールを形成する工程と、
前記ホールの側面と底面にＳｉＮ層を堆積する工程と、
前記ホールの底面に堆積したＳｉＮ層にＰおよびＯを選択的に注入する工程と、
前記ＳｉＮ層に注入されたＰおよびＯとＨ2Ｏとを反応させ、前記ＳｉＮ層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図７】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図２Ｇ】
【図２Ｈ】
【図２Ｉ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図５】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図７】
【公開番号】特開２０１１−３８３８（Ｐ２０１１−３８３８Ａ）
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願番号】特願２００９−１４７７２１（Ｐ２００９−１４７７２１）
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]