【課題】レジスト層、中間層、レジスト層のパターン形状をさらに良好にする半導体装置の製造方法を提供する。
【解決手段】下層フォトレジスト７、無機材料の中間層８、上層フォトレジスト９を形成し、上層フォトレジスト９をパターニングして上層レジストパターン9aを形成し、半導体基板１をチャンバー内の下部電極上に設置し、チャンバー内に二酸化硫黄ガス、酸素ガスを有する第１反応ガスを導入してプラズマを発生させるとともに下部電極への高周波電力の供給を切断して上層レジストパターン9aをトリミングし、第１反応ガスを第２反応ガスに置換するとともに下部電極に高周波電力を供給して上層レジストパターン9aをマスクにして中間層８をエッチングして中間層パターン8aを形成し、第２反応ガスを第３反応ガスに置換してプラズマを発生させるとともに下部電極に高周波電力を供給して中間層パターン8aをマスクにして下層フォトレジスト層７をエッチングする。 （もっと読む）

【課題】チャネル移動度を高め、かつチャネル長のばらつきを抑制することができる炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】基板１には、基準面から５度以内のオフ角を有する主表面ＭＳが設けられている。基準面は、六方晶系の場合は｛０００−１｝面であり、立方晶系の場合は｛１１１｝面である。炭化珪素層は基板の主表面ＭＳ上にエピタキシャルに形成されている。炭化珪素層には、互いに対向する第１および第２の側壁２０ａ、２０ｂを有する溝６が設けられている。第１および第２の側壁２０ａ、２０ｂの各々はチャネル領域を含む。また第１および第２の側壁２０ａ、２０ｂの各々は、六方晶系の場合は実質的に{０−３３−８}面および｛０１−１−４｝面のいずれか一方を含み、立方晶系の場合は実質的に｛１００｝面を含む。 （もっと読む）

【課題】本発明は、ダミー材料の除去により形成される溝や孔に容易にトップラウンドを設けることができるドライエッチング方法を提供する。
【解決手段】本発明は、層間酸化膜に周囲を囲まれたダミー材料を除去することにより溝または孔を形成するドライエッチング方法において、前記ダミー材料を所定の深さまでエッチングし、前記エッチング後に等方性エッチングを行い、等方性エッチング後に前記ダミー材料の残りを除去することを特徴とするドライエッチング方法である。 （もっと読む）

【課題】チャネル移動度の低下を抑制しつつ閾値電圧の設定の自由度を高めることが可能な半導体装置を提供する。
【解決手段】炭化珪素層は、基板１の主表面上にエピタキシャルに形成されている。炭化珪素層には主表面に対して傾斜した側壁６を有する溝が設けられている。側壁６は｛０００１｝面に対して５０°以上６５°以下のオフ角を有する。ゲート絶縁膜８は炭化珪素層の側壁６上に設けられている。炭化珪素層は、ゲート絶縁膜８を介してゲート電極９と対向しかつ第１導電型を有するボディ領域３と、ボディ領域３によって互いに分離されかつ第２導電型を有する１対の領域２、４とを含む。ボディ領域３は５×１０¹⁶ｃｍ^-3以上の不純物密度を有する。 （もっと読む）

【課題】ヒートシンクに生じる不具合を低減すること。
【解決手段】半導体装置は、第１面及び第２面を有し、第１面と第２面とを貫通するバイアホールを有する半導体基板と、第１面上に、バイアホールの開口と少なくとも部分的に重複するように形成された配線又は電極と、第２面上に形成され、バイアホールの開口と少なくとも部分的に重複する開口を有する応力緩衝層と、応力緩衝層上からバイアホールの内壁面に沿って延在し、配線又は電極と電気的に接続されたヒートシンクと、を備える。バイアホールの第２面における開口の大きさは、第１面における開口の大きさよりも大きい。応力緩衝層の熱膨張係数は、ヒートシンクの熱膨張係数未満である。 （もっと読む）

【課題】被対象物を効率よく所望する形状となるようにエッチングすることが可能な異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスを得る。
【解決手段】異方性エッチング方法は、表面に所定形状のマスクを有した基板に対して、ＳＦ_６とＣ_４Ｆ_８とを含む混合ガス、又は、ＳＦ_６とＣ_４Ｆ_８とＯ_２とを含む混合ガスを用いた反応性イオンエッチングによって、所定条件下で結晶異方性エッチングを行う結晶異方性エッチング工程を有している。本方法と、Ｂｏｓｃｈ法による垂直異方性エッチングを行う垂直異方性エッチング工程とを用いて三次元構造体を製造し、該三次元構造体をデバイスに利用する。 （もっと読む）

【課題】高アスペクト比を有しながら内径が均一なパターンを形成することが可能なプラズマエッチング方法及びプラズマエッチング装置を提供すること。
【解決手段】本発明に係るプラズマエッチング方法は、表面にマスクパターンが形成された基板Ｗを真空槽２１内に配置し、真空槽２１内に導入したガスのプラズマを発生させ、基板Ｗに高周波電場を印加しながらプラズマを用いて基板Ｗをエッチングし、基板Ｗに対するエッチングの進行に応じて高周波電場の周波数を変化させる。これにより、エッチングの指向性（等方的か異方的か）を変化させることが可能となる。エッチングが等方的となる周波数とエッチングが異方的となる周波数を切り替えることにより、パターンの拡張と縮小を抑え、内径が均一なパターンを形成することが可能となる。 （もっと読む）

【課題】アモルファスＴｉＯ_２の表面に微細な表面構造を形成することができるプラズマエッチング方法を提供する。
【解決手段】本発明の一実施の形態に係るプラズマエッチング方法では、アモルファスＴｉＯ_２をエッチングするに際して、ラジカル反応が支配的な第１のエッチング工程と、イオン照射が支配的な第２のエッチング工程を含む。エッチング開始当初はエッチング圧力を比較的高めに設定した第１のエッチング工程を実施し、マスクパターンの開口領域を等方エッチングする。次いで、エッチング圧力を低くした第２のエッチング工程を実施し、アモルファスＴｉＯ_２をその表面に垂直な方向にエッチングする。これにより、マスクパターンに対応したエッチングパターンを高精度に形成でき、形状特性に優れた表面構造を形成することが可能となる。 （もっと読む）

【課題】配線の引き出し性が向上されているとともに、配線間の短絡などの電気的問題が生じるおそれが抑制されており、かつ、配線が形成される領域の省スペース化が図られた半導体装置を提供する。
【解決手段】半導体装置１が備える基板４上の所定の層内に、第１の配線３が複数本並べられて設けられている。各第１の配線３は、それらの並べられた方向に沿って一方の側から他方の側へ向かうに連れて長く延ばされて形成されているか、あるいは短く縮められて形成されている。それとともに、各第１の配線３は、隣接するそれぞれの一端部３ａが並べられた方向と直交する方向において互いにずれた位置に配置されている。 （もっと読む）

【課題】本発明は、微細パターンの形成工程に関する。
【解決手段】微細パターンの形成方法は、ｃ面六方晶系半導体結晶を設ける段階から始まる。上記半導体結晶上に所定のパターンを有するマスクを形成する。次いで、上記マスクを用いて上記半導体結晶をドライエッチングすることで上記半導体結晶上に１次微細パターンを形成し、上記１次微細パターンが形成された半導体結晶をウェットエッチングすることで上記１次微細パターンが水平方向に延びた２次微細パターンを形成する。ここで、上記ウェットエッチング工程から得られた２次微細パターンの底面と側壁は夫々固有の結晶面を有することができる。本微細パターンの形成工程は、半導体発光素子に非常に有益に採用されることができる。特に微細パターンが求められるフォトニック結晶構造または表面プラズモン共鳴原理を用いた構造に有益に採用されることができる。 （もっと読む）

【課題】エッチングパターンの形状または大きさによらずに、正確に制御された深さの凹部を形成することができる半導体基板のエッチング方法を提供すること。
【解決手段】半導体基板３をエッチングするに際し、まず、それぞれ独立に区画されたエッチング領域８７に対向する位置に同一パターンの開口８８を多数有するレジスト５９をマスクとして、異方性の深掘り反応性イオンエッチングする。これにより、半導体基板３の表面部に、深さがほぼ等しく揃った凹部８９が多数形成される。次いで、多数の凹部８９を区画する半導体基板３の側壁９０を、半導体基板３の表面に平行な横方向にエッチングして除去する。 （もっと読む）

【目的】マスクの厚さを所定の値にし、後退量とエッチング量の比を所定の値にしてトレンチの開口部の端部を丸めることで、ゲート酸化膜形成温度を９５０℃未満の低い処理温度にした場合でもゲート酸化膜の良好な耐圧特性と長期信頼性が得られる半導体装置の製造方法を提供すること。
【解決手段】マスクであるシリコン酸化膜２の端部１０をトレンチ８の開口部９の端部Ａから後退させる量Ｘと、等方性ドライエッチングによるエッチング量Ｙとの比（Ｘ／Ｙ）を２以上５以下に設定することで、Ｑｂｄの値を高くすることができて、良好なトレンチ８の開口部９の端部Ａと段差１２の端部Ｂの形状を丸めることができる。その結果、その後形成するゲート酸化膜１４の熱処理温度を、９５０℃未満、あるいは、９００℃以下で行った場合でも、ゲート酸化１４の良好な耐圧特性と長期信頼性を得ることが可能となる。 （もっと読む）

【課題】 低いトリミング速度でレジストトリミングを実施することにより、高精度で寸法をコントロールすることが可能なレジストトリミング方法を提供する。
【解決手段】 反応ガスのプラズマを生成するプラズマ生成工程と、生成したプラズマからイオン及び電子を除去し、ラジカルを選択的に取り出す除去工程と、イオン及び電子が除去されたプラズマをレジストパターンに照射することで、レジストパターンをトリミングするトリミング工程と、を含む。 （もっと読む）

【課題】少ない層間接続プロセス工程数で、コンタクト部分の面積を小さくすることのできる半導体装置及び製造方法を提供する。
【解決手段】多層導体配線１０は、スルーホール１５は、導体１３の一部は、ひさし部１３Ｃとしてスルーホール１５の内側に露出する。そして、スルーホール１５のスルーホール用孔の内側に埋め込まれた埋め込み金属１６とひさし部１３Ｃとで、側面コンタクト構造を形成することができる。 （もっと読む）

【課題】側壁転写技術により倒れにくいマスクパターンを形成するＮＡＮＤフラッシュメモリ等の製造方法を提供する。
【解決手段】非晶質シリコン膜２１上に第１膜のシリコン酸化膜２２を形成し（ａ）、所定のラインアンドスペースのパターンに加工して中間パターン２３を形成する（ｂ）。中間パターン２３は、パターン部２３ａを有するとともに、パターン部２３ａの間に残存部２３ｂを残してた状態で形成される。中間パターン２３をスリミング処理し、非晶質シリコン膜２１上に芯材パターン２４を形成する（ｃ）。残存部２３ｂは除去される。芯材パターン２４上に第２膜のシリコン窒化膜を形成し、エッチバック処理で側壁パターンを形成し、芯材パターン２４を除去してマスクパターンを得る。マスクパターンは、段差のない非晶質シリコン膜２１上に形成されるので応力差に起因した倒れの発生を抑制できる。 （もっと読む）

【課題】従来例に比べて結合容量が低下し、さらに機械的または電気的特性を向上させた導体トラック間のエアギャップの製造方法を提供する。
【解決手段】基材１、２と、少なくとも２つの導体トラック４と、空洞６と、導体トラック４を覆い、空洞６を塞ぐレジスト層５とを含む、導体トラック配列とする。導体トラック４の幅Ｂ１よりも小さい幅Ｂ２のキャリアトラックＴＢを形成することにより、結合容量と信号遅延を低減するためのエアギャップが、導体トラック４の下にその側面に沿ってセルフアライン技術により形成される。 （もっと読む）

【課題】個々の半導体発光装置を区画する素子分割溝を形成することによって表出した半導体膜の側面の所定位置で終端している保護膜を安定的に形成することにより、高い歩留りを確保する。
【解決手段】成長用基板の上に半導体膜２０を形成し、半導体膜２０に成長用基板に達する素子分割溝を形成し、素子分割溝を形成することによって表出した半導体膜２０の側面を部分的に覆い且つ成長用基板から離間している保護膜５０を形成する。素子分割溝を形成する工程は、エッチングによる表出面の半導体膜２０の主面に対する傾斜角が第１の傾斜角を有するように半導体膜２０をエッチングする第１エッチング工程と、第１エッチング工程の後に、エッチングによる表出面の半導体膜２０に対する傾斜角が第１の傾斜角よりも大きい第２の傾斜角を有するように半導体膜２０をエッチングして傾斜角が異なる表出面を形成する第２エッチング工程と、を含む。 （もっと読む）

【課題】マイクロローディング効果を抑えつつ開口幅の異なる溝を同時に形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工部材１上の第１のマスク膜２上に、第１のアスペクト比を有する溝４ａを含む小開口パターン領域５ａと第１のアスペクト比よりも小さい第２のアスペクト比を有する溝４ｂを含む大開口パターン領域５ｂを含むパターンを有する第２のマスク膜３を積層する工程と、第２のマスク膜３のパターンを第１のマスク膜２に転写する工程と、小開口パターン領域５ａの第２のマスク膜３を選択的に除去する工程と、小開口パターン領域５ａの第２のマスク膜３を選択的に除去した後、第１のマスク膜２および第２のマスク膜３をマスクとして用いて被加工部材１にエッチングを施し、溝を形成する工程と、を含む。 （もっと読む）

【課題】トレンチ内にエピタキシャル成長された半導体層を有する半導体装置の製造方法を提供する。
【解決手段】シリコン基板１１の主面にシリコン窒化膜３１を形成する工程と、シリコン窒化膜３１に開口３１ａを形成し、シリコン基板１１の主面を露出させる工程と、開口３１ａを通して、シリコン基板１１をエッチングし、トレンチ３３を形成する工程と、トレンチ３３の内面に、選択的にシリコン単結晶層をエピタキシャル成長させ、トレンチ３３をシリコン単結晶層３５ｃで埋め込む工程と、を具備する。 （もっと読む）

【課題】スペーサーを形成すべき凸部の相互間隔、溝の幅、又は孔の径が小さい場合に、基板保護膜を用いる必要がなく、かつノッチを生じさせずにスペーサーを形成する。
【解決手段】スペーサーを形成する時の異方性エッチングにおいて、「１−（異方性エッチングおける第２スペーサー形成膜５の垂直方向のエッチングレートに対する水平方向のエッチングレートの比）」を異方性度と定義し、「（第１スペーサー形成膜４の膜厚Ｔ１−第２スペーサー形成膜５の膜厚Ｔ２）／（第１スペーサー形成膜４の膜厚Ｔ１）」を第１スペーサー形成膜４の第２スペーサー形成膜５に対する膜厚増分率と定義した時に、第２スペーサー形成膜５の垂直方向のエッチングレートを第１スペーサー形成膜４の垂直方向のエッチングレートより小さく、かつ第１スペーサー形成膜４の垂直方向のエッチングレートに異方性度と膜厚増分率のうち小さい方を乗じた値より大きいエッチング条件にする。 （もっと読む）