【課題】高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）及びその製造方法に係り、該高電子移動度トランジスタは、基板と、基板から離隔された位置に備わった高電子移動度トランジスタ積層物と、基板と高電子移動度トランジスタ積層物との間に位置した疑似絶縁層と、を含み、該疑似絶縁層は、異なる相の少なくとも２つの物質を含む。前記異なる相の少なくとも２つの物質は、固体物質と非固体物質とを含む。前記固体物質は、半導体物質であり、前記非固体物質は、空気である。 （もっと読む）

【課題】少ない薬液で、かつ短時間で基板上の膜を良好にエッチングする。
【解決手段】フェムト秒レーザービームＬＢを膜Ｆの加工対象部位に照射し、フェムト秒レーザービームＬＢが照射された表面領域に凹凸形状を有する加工部ＷＲを形成する。この基板Ｗ上のレーザー処理済膜Ｆの表面に薬液が供給されてエッチング処理が実行される。このとき、加工部ＷＲの表面は凹凸形状を有しているため、薬液の接液面積が増大し、その結果、レーザー加工処理が施されていない場合に比べ、エッチング処理に要する時間および薬液量を削減することができる。 （もっと読む）

【課題】レジスト形状の制限が無く、またステップカバレッジの悪い成膜方法を用いなくても良いリフトオフ工程が行えるようにする。
【解決手段】レジスト２の上に被パターニング膜３を成膜したのち、イオン照射によって被パターニング膜３のコーナ部を選択的にエッチングすることでレジスト２を露出させるようする。そして、レジスト２を除去することで、レジスト２の上の被パターニング膜３をリフトオフさせ、被パターニング膜３をパターニングする。このようにしてリフトオフ工程を行えば、レジスト２の側面において被パターニング膜３が厚く形成されていたとしても、イオン照射によってレジスト２を露出させることができる。このため、レジスト２の側面での被パターニング膜３の厚みの制限を受けないため、あえてステップカバレッジの悪い成膜方法を用いなくても良くなり、ステップカバレッジの良い成膜方法を選択することもできる。 （もっと読む）

【課題】薬液の除去性能を高く維持することができる半導体装置の製造方法及び処理装置を提供する。
【解決手段】レジストパターン３をマスクとして絶縁膜２をドライエッチングすることにより開口部４を形成する。絶縁膜２のドライエッチングの際に開口部４の内面に付着した反応生成物５に波長が２００ｎｍ以下の紫外線を照射して、反応生成物５に含まれる有機成分を分解する。薬液を用いて、有機成分の分解後に開口部４の内面に残存している付着物６を除去する。付着物６が除去された開口部４内に導電膜７を形成する。 （もっと読む）

【課題】過剰なエッチングを抑制するとともに半導体表面の突起物を除去する半導体光素子の製造方法を提供する。
【解決手段】半導体光素子の製造方法は、エッチストップ層１３及び複数の半導体層を含み、半導体光素子のための半導体積層１０を半導体基板１１の主面１１ａにエピタキシャル成長させる半導体積層成長工程と、半導体積層１０の最表面から突出する突起物の先端部が露出するように、最表面にマスク層を形成するマスク層形成工程と、マスク層を用いて、ウェットエッチングにより突起物をエッチングするウェットエッチング工程と、ウェットエッチングの後に、ドライエッチングにより突起物を除去するドライエッチング工程と、突起物を除去した後に、最表面からマスク層を除去するマスク層除去工程と、マスク層を除去した後に、半導体積層１０に半導体光素子のための加工を行う加工工程と、を備えている。 （もっと読む）

【課題】バットジョイント構造を構成する第１及び第２の半導体積層部上に成長する半導体層に生じる結晶欠陥を低減する。
【解決手段】エッチングマスク３０を用いて第１の半導体積層部２０にエッチングを施す工程と、Ａｌを含む光吸収層４２、及び光吸収層４２上に設けられるＩｎＰクラッド層４４を有する第２の半導体積層部４０を、エッチングマスク３０を用いて選択的に成長させる第１の再成長工程と、エッチングマスク３０を除去するマスク除去工程と、第１及び第２の半導体積層部２０，４０上に第３の半導体積層部を成長させる第２の再成長工程とを行う。第１の再成長工程において、ＩｎＰに対してエッチング選択性を有するＩｎＰ系化合物半導体を含むキャップ層４６を第２の半導体積層部４０上に更に成長させる。マスク除去工程の前に、エッチングマスク３０上に生じたＩｎＰ系堆積物Ｄｅを除去する。 （もっと読む）

【課題】オン電流が大きい半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、単結晶シリコンからなり、上面が（１００）面であり、前記上面にトレンチが形成された基板と、少なくとも前記トレンチの内部に設けられたゲート電極と、前記基板における前記トレンチを挟む領域に形成されたソース・ドレイン領域と、前記基板と前記ゲート電極との間に設けられたゲート絶縁膜と、を備える。前記トレンチは、シリコンの（１００）面からなる底面、前記底面に接し、シリコンの（１１１）面からなる一対の斜面、及び前記斜面に接し、シリコンの（１１０）面からなる一対の側面により構成されており、前記ソース・ドレイン領域は、前記側面及び前記斜面に接し、前記底面の中央部には接していない。 （もっと読む）

【課題】マスクの微小黒欠陥の発生要因となるマスクブランクの潜在化した欠陥の発生を抑制する最適な処理液を選定する方法を提供する。
【解決手段】ドライエッチングが可能な材料からなる転写パターンとなる薄膜を有するマスクブランクを複数枚準備する工程１と、エッチング阻害物質の濃度が異なる複数種の処理液を準備する工程２と、前記処理液を用いて表面処理する工程３と、前記表面処理したマスクブランクの被処理面に対してレジストパターンを形成し、該レジストパターンをマスクにしてドライエッチングを行って薄膜パターンを形成してマスクを作製し、該マスク表面の欠陥情報を取得する工程４と、エッチング阻害物質の濃度と前記マスク表面の欠陥情報との対応関係から所望の仕様又は品質を満足する欠陥情報を選択して、対応する処理液のエッチング阻害物質の濃度を特定する工程５、該特定した濃度を有する処理液を選定する工程６から成る。 （もっと読む）

【課題】可能な限り従来の設備及び加工プロセスを継承してコストの上昇を抑制するも、Ｔａ含有の導電材料を難除去性の残留付着物を発生せしめることなく所望に加工し、容易且つ確実に信頼性の高い半導体装置を実現する。
【解決手段】半導体基板上に、Ｔａ含有層、ＴｉＮ層、及び多結晶シリコン膜等のドライエッチング可能な層を順次積層し、ＴｉＮ層をエッチングストッパーとして多結晶シリコン膜をドライエッチングして所定形状に残し、ＴｉＮ層及びＴａ含有層をＳＰＭ、ＡＰＭ等を用いてウェットエッチングして多結晶シリコン膜下で所定形状に残す。 （もっと読む）

【課題】マスク枚数を増加させることなく、積層構造の導電層の下層が露出した構造を有する半導体装置の作製方法を提供する。
【解決手段】ソース電極及びドレイン電極層を形成する導電膜を２層の積層構造で形成し、該導電膜上にエッチングマスクを形成し、該エッチングマスクを用いて該導電膜をエッチングし、該エッチングマスクを残した状態で該導電膜の上層をサイドエッチングして該導電膜の下層の一部を露出させてソース電極及びドレイン電極層とする。このように形成したソース電極及びドレイン電極層と画素電極層は、露出された下層の部分において接続される。ソース電極及びドレイン電極層を形成する導電膜は、例えば、下層をＴｉ層とし、上層をＡｌ層とすればよい。エッチングマスクに開口部が複数設けられていてもよい。 （もっと読む）

【課題】本発明は、微細パターンの形成工程に関する。
【解決手段】微細パターンの形成方法は、ｃ面六方晶系半導体結晶を設ける段階から始まる。上記半導体結晶上に所定のパターンを有するマスクを形成する。次いで、上記マスクを用いて上記半導体結晶をドライエッチングすることで上記半導体結晶上に１次微細パターンを形成し、上記１次微細パターンが形成された半導体結晶をウェットエッチングすることで上記１次微細パターンが水平方向に延びた２次微細パターンを形成する。ここで、上記ウェットエッチング工程から得られた２次微細パターンの底面と側壁は夫々固有の結晶面を有することができる。本微細パターンの形成工程は、半導体発光素子に非常に有益に採用されることができる。特に微細パターンが求められるフォトニック結晶構造または表面プラズモン共鳴原理を用いた構造に有益に採用されることができる。 （もっと読む）

【目的】マスクの厚さを所定の値にし、後退量とエッチング量の比を所定の値にしてトレンチの開口部の端部を丸めることで、ゲート酸化膜形成温度を９５０℃未満の低い処理温度にした場合でもゲート酸化膜の良好な耐圧特性と長期信頼性が得られる半導体装置の製造方法を提供すること。
【解決手段】マスクであるシリコン酸化膜２の端部１０をトレンチ８の開口部９の端部Ａから後退させる量Ｘと、等方性ドライエッチングによるエッチング量Ｙとの比（Ｘ／Ｙ）を２以上５以下に設定することで、Ｑｂｄの値を高くすることができて、良好なトレンチ８の開口部９の端部Ａと段差１２の端部Ｂの形状を丸めることができる。その結果、その後形成するゲート酸化膜１４の熱処理温度を、９５０℃未満、あるいは、９００℃以下で行った場合でも、ゲート酸化１４の良好な耐圧特性と長期信頼性を得ることが可能となる。 （もっと読む）

【課題】オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供する。
【解決手段】絶縁性基板上に、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。 （もっと読む）

【課題】厚みのある半導体基板に対し、正確な位置でのへき開を可能とするような十分な深さのガイド溝を形成する半導体基板の製造方法を提供する。
【解決手段】本発明に係る半導体基板の製造方法は、インジウムリン化合物半導体またはガリウムヒ素化合物半導体からなる基板本体の表面に、開口幅が略４０ｕｍ以下である開口部が形成されたマスクを、その開口部が基板本体のへき開線に沿って延びるように転写する工程と、基板本体の表面に臭素系のエッチング液を用いてウエットエッチング処理を施すことによって、縦断面で略Ｖ字型を有するガイド溝を形成する工程と、ガイド溝に反応性ガスを用いてドライエッチング処理を施すことによって、底部の縦断面形状を略Ｖ字型に保持したままガイド溝の溝深さを深くする工程と、を含むものである。 （もっと読む）

【課題】Ｚｎ極性面（＋ｃ面）を有する酸化亜鉛系基板中の不純物含有量を十分に低減できる酸化亜鉛系基板の処理方法、不純物含有量が十分に低減された酸化亜鉛結晶を含有する酸化亜鉛系薄膜、及び該薄膜の形成に好適な、不純物含有量が十分に低減された酸化亜鉛系基板の提供。
【解決手段】一般式「Ｚｎ_ｘＭｇ_１−ｘＯ（式中、ｘは、０＜ｘ≦１を満たす数である。）」で表される組成を有する酸化亜鉛系基板の処理方法であって、前記基板の表面のうち、Ｚｎ極性面（＋ｃ面）をドライエッチングすることにより、化学的に安定な第一の不純物含有層を除去する工程と、前記ドライエッチング面をさらにウェットエッチングすることにより、前記第一の不純物含有層よりも深い位置にある第二の不純物含有層を除去する工程と、を有することを特徴とする酸化亜鉛系基板の処理方法。 （もっと読む）

【課題】コンタクトホールをより微細に形成することができる薄膜のパターニング方法及び表示パネルの製造方法を提供する。
【解決手段】所定の段差部を有した絶縁層２５を形成する工程と、スパッタ法により前記段差部を覆うようにして前記絶縁層２５上に犠牲層２８を成膜する工程と、前記段差部に対応する領域における前記犠牲層２８のうちの少なくとも一部の除去と、前記除去により前記犠牲層２８から露出された領域における前記絶縁層２５の除去とを、ドライエッチングにより連続して行う工程と、前記ドライエッチングで残存した前記犠牲層２８の少なくとも一部をウェットエッチングにより除去する工程と、を有する。 （もっと読む）

【課題】配線構造や層間絶縁構造を損傷することなく、半導体基板上のプラズマエッチング残渣を十分に除去しうる洗浄組成物、及び前記洗浄組成物を用いた半導体装置の製造方法を提供すること。
【解決手段】５７〜９５重量％の（成分ａ）水、１〜４０重量％の（成分ｂ）第２級水酸基及び／又は第３級水酸基を有するヒドロキシ化合物、（成分ｃ）有機酸、並びに、（成分ｄ）第４級アンモニウム化合物、を含有し、ｐＨが５〜１０であることを特徴とする、半導体基板上に形成されたプラズマエッチング残渣除去用の洗浄組成物、並びに、前記洗浄組成物により、半導体基板上に形成されたプラズマエッチング残渣を洗浄する工程を含む、半導体装置の製造方法。 （もっと読む）

【課題】側壁転写技術により倒れにくいマスクパターンを形成するＮＡＮＤフラッシュメモリ等の製造方法を提供する。
【解決手段】非晶質シリコン膜２１上に第１膜のシリコン酸化膜２２を形成し（ａ）、所定のラインアンドスペースのパターンに加工して中間パターン２３を形成する（ｂ）。中間パターン２３は、パターン部２３ａを有するとともに、パターン部２３ａの間に残存部２３ｂを残してた状態で形成される。中間パターン２３をスリミング処理し、非晶質シリコン膜２１上に芯材パターン２４を形成する（ｃ）。残存部２３ｂは除去される。芯材パターン２４上に第２膜のシリコン窒化膜を形成し、エッチバック処理で側壁パターンを形成し、芯材パターン２４を除去してマスクパターンを得る。マスクパターンは、段差のない非晶質シリコン膜２１上に形成されるので応力差に起因した倒れの発生を抑制できる。 （もっと読む）

【課題】同一のレジストパターンにより、ドライエッチングおよびウエットエッチングを連続的に行なう際に、変質したレジスト表面層を剥がれなくするように改良された、半導体装置の製造方法を提供することを主要な目的とする。
【解決手段】半導体基板１の上に、絶縁膜２と導電層３を順次形成する。導電層３の上にレジストパターン４を形成する。レジストパターン４をマスクに用いて、導電層３をドライエッチングする。レジストパターン４の表層部を一部削る。レジストパターン４をマスクに用いて、絶縁膜２をウエットエッチングする。 （もっと読む）

【課題】本発明は、微細半導体素子の加工方法にかかわり、特に、通常high-k/メタルゲートと呼ばれる構造の素子の微細化に適した加工方法に関する。
【解決手段】Si基板上に形成されたHfあるいはZrを含む絶縁膜とその上層あるいは下層あるいは膜中に存在するMg,YあるいはAlとを含む堆積膜の除去を、ドライエッチングとウエットエッチングを、ウエットエッチングを先にして少なくとも1回繰り返して行う。 （もっと読む）