薄膜トランジスタの製造方法
【課題】オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供する。
【解決手段】絶縁性基板上に、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。
【解決手段】絶縁性基板上に、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量産効率の高い製造が可能となる薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
逆スタガ型薄膜トランジスタにおいて、ソース・ドレイン電極部のオーミックコンタクト層の加工にはドライエッチングが用いられる。
【０００３】
特許文献１などに記載されるドライエッチング方法ではオーミックコンタクト層であるリンドープアモルファスシリコン（ｎ＋ａ−Ｓｉ：Ｈ）層を六フッ化硫黄（ＳＦ６）、塩化水素（HCｌ）、およびヘリウム（Ｈｅ）の混合ガスを用いるプラズマエッチングとよばれるドライエッチングにより加工を行う方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記特許文献１に記載されているドライエッチング方法では、成膜されたオーミックコンタクト層の膜厚が均一でない場合やドライエッチング装置のエッチングレートが変化した場合、オーミックコンタクト層のエッチング残りが発生や下地半導体層のエッチング過多が発生し、所望のエッチングを行うことができない。その結果、薄膜トランジスタのＯｆｆ時にリーク電流が発生し、電流動作不良が起こるという課題がある。
【０００６】
本発明は、上記課題を解決するものであり、オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のエッチング終点の検出方法は絶縁性基板上に、ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備えることを特徴とするものである。
【発明の効果】
【０００８】
本発明の薄膜トランジスタのエッチング終点検出方法によれば、精度良くドライエッチングの終点を検出することができるため、ドライエッチングにおける加工精度が向上できる。その結果、Ｏｆｆ電流が低減された高性能な薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における薄膜トランジスタの概略図
【図２】本発明の第１実施形態における薄膜トランジスタの製造工程を表す概略図
【図３】本発明の第１実施形態における薄膜トランジスタのエッチング加工時のフッ素残留量を示すグラフ
【図４】本発明の第１実施形態における薄膜トランジスタのエッチング加工の時間を表すグラフ
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１１】
＜第１実施形態＞
１、薄膜トランジスタ
図１は、本発明の実施の形態１における薄膜トランジスタ１の構成を示す断面図である。
図１に示す薄膜トランジスタ１は、ボトムゲート型のｎ型の薄膜トランジスタ１である。
より具体的に説明すると、本実施の形態における薄膜トランジスタ１は、支持基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３、半導体層１０４、オーミックコンタクト層１０７、ソース・ドレイン電極１０８、がそれぞれこの順に積層されている。
１−１、ゲート電極
ゲート電極１０２は、ガラス等の絶縁性基板からなる支持基板１０１上に、たとえばモリブデン（Ｍｏ）からなる帯状のゲート電極１０２がパターン形成されている。ゲート電極１０２としては、モリブデン（Ｍｏ）以外であってもよい。薄膜トランジスタ１の製造過程で加熱の工程を含む場合、熱で変質しにくい高融点金属材料であることが好ましい。さらに、このゲート電極１０２は、シリコン酸化膜などからなるゲート絶縁膜１０３によって覆われる。
１−２、ゲート絶縁膜
ＳｉＯ２、ＳｉＮまたはＳｉＯＮなどの少なくとも一種からなる単層または二つ以上の材料からなる絶縁性材料の積層膜により形成される。ゲート絶縁膜１０３の成膜方法としては例えばプラズマＣＶＤ法を用い、厚さは７５〜５００ｎｍ程度とする。
１−３、半導体層
次に、本実施形態における半導体層１０４について説明する。半導体層１０４は、ゲート絶縁膜１０３上に、積層されている。半導体層１０４は、結晶質シリコン膜等によってパターン形成されている。半導体層１０４は結晶シリコンを含んだ結晶質シリコン膜であることはオン電流を高くする上で好ましい。結晶質シリコン膜は、結晶シリコン、微結晶シリコン、非晶質シリコン等によって形成される。薄膜トランジスタ１の性能向上のためには積層膜の一部が結晶化した半導体材料で形成されてもよい。半導体層１０４は、３０〜５００ｎｍのシリコン（Ｓｉ）を主成分とする半導体材料からなり、単層もしくは積層膜で形成される。
１−４、オーミックコンタクト層
ソース・ドレイン電極１０８と半導体層１０４とのコンタクトをオーミック接合で形成するために用いられ、非晶質シリコン膜に不純物がドープされた材料により形成される。不純物として、例えばリン（Ｐ）等のＶ族の金属や、III族の金属が挙げられる。
１−５、ソース・ドレイン電極１０８
さらに、ソース・ドレイン電極１０８は、オーミックコンタクト層１０７の上方に、互いに離間された状態で、パターン形成されている。ソース・ドレイン電極１０８は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属からなる単層または２つ以上の材料からなる積層膜の膜厚を５０〜１０００ｎｍ程度となるように形成される。ソース・ドレイン電極１０８の形成方法は、例えばスパッタリング法が用いられる。
２、薄膜トランジスタの製造方法
次に上述した図１の薄膜トランジスタ１の製造方法を説明する。具体的には、薄膜トランジスタ１の製造方法を積層工程とエッチング工程に分けて詳細に説明する。図２は、薄膜トランジスタ１の製造方法を示している。
２−１、積層工程
図２（ａ）に示すように、例えばスパッタリング法によって、絶縁性の支持基板１０１上に、モリブデン等で形成されたゲート電極１０２が例えば１００ｎｍの膜厚で形成される。そして、通常のフォトリソグラフィーとエッチングを行うことにより、基板１０１上にゲート電極１０２がパターン形成される。その後、ゲート電極１０２を覆う状態で、支持基板１０１上にプラズマＣＶＤ法により、シリコン酸化膜からなるゲート絶縁膜１０３が例えば２００ｎｍの膜厚に形成される。
【００１２】
次に、図２（ｂ）に示すように、ゲート絶縁膜１０３上に、例えば結晶質シリコン膜からなる半導体層１０４が３０ｎｍの膜厚で形成される。
【００１３】
なお、半導体層１０４の結晶質シリコン膜の製造方法としては、ＣＶＤ法で成膜する方法がある。また、ＣＶＤ法で結晶質シリコン膜を成膜し、その後、レーザあるいはランプによる加熱で結晶化する方法もある。その後、半導体層１０４のエッチング加工を行う。より具体的には、図２（ｃ）に示すように、半導体層１０４上にフォトレジストマスクをパターンニングする。そして、例えば塩素（Ｃｌ２）ガスや塩素（Ｃｌ２）ガスを含んだ混合ガス等用いて図２（ｄ）に示すようにドライエッチング加工を行う。さらに、図２（ｅ）に示すように、オーミックコンタクト層１０７の成膜は、例えばプラズマＣＶＤ法を用い、厚さは１０〜１００nm程度とする。その後、図２（ｆ）に示すように、ソース・ドレイン電極１０７として、Ｍｏ／Ａｌ／Ｍｏからなる３層金属層を５０ｎｍ／３００ｎｍ／５０ｎｍの膜厚で成膜した。さらに、図２（ｆ）に示すように、ソース・ドレイン電極１０７はソース電極、ドレイン電極が形成される部分に、レジストマスク１０９がマスクパターンとして形成されている。
２−２、ソース・ドレイン電極加工方法
マスクパターンが形成された後、例えば、ウェットエッチング方法でソース・ドレイン電極がエッチング加工される。この場合、薬液として、例えば燐酸、硝酸、酢酸の混合液を用いる。そして、マスクパターンが形成されたソース・ドレイン電極を残してエッチング除去される。
２−３、終点検出方法
例えば、フッ素系の三フッ化メタン（CHF3）等のガスでドライエッチングされる。次にオーミックコンタクト層の加工について説明する。
【００１４】
図２（ｇ）に示すように、レジストマスク１０９およびソース・ドレイン電極１０８の下部のオーミックコンタクト層１０７をドライエッチングにより加工する。
ドライエッチングガスとしては、三フッ化メタン（ＣＦ３）、酸素（Ｏ２）等の混合ガスを用いる。ドライエッチングガスに三フッ化メタン（ＣＦ３）などの炭素（Ｃ）を含むガスを用いることにより、エッチングレートを低エッチングレートにコントロールすることが可能となる。これにより、エッチング量をコントロールしやすくなる。
【００１５】
また、エッチングの終点を検出するために、７００〜７１０ｎｍの波長のプラズマ発光を用いる。この波長は、上記ドライエッチングガスを用いてドライエッチングを行った場合の波長である。よって、他のエッチングガスを用いる場合は、他の波長のプラズマ発光を用いる。
【００１６】
プラズマの発光波形は、オーミックコンタクト層１０７とゲート絶縁膜１０３のエッチングレートが異なることにより、ゲート絶縁膜１０３の表面が露出した段階でエッチングチャンバー内のフッ素（Ｆ）の量が変化するため変化する。
【００１７】
図３は、フッ素の発光スペクトルを示すグラフである。横軸は波長（ｎｍ）を示し、縦軸は発光強度（ａ．ｂ． ｕｎｉｔｓ）を示す。
【００１８】
フッ素の発光強度の変化は、図３に示すように６８５ｎｍ〜６９５ｎｍ、７００〜７１０ｎｍ、７１０ｎｍ〜７３５ｎｍ付近の波長の範囲においてピークが発生する。特に、７００〜７１０ｎｍにおいて、発光ピークはより大きいことがわかる。
【００１９】
よって、７００〜７１０ｎｍの範囲の波長を用いることで精度良くオーミックコンタクト層１０７が除去されたことを検出することがより好ましい。
【００２０】
図３に示すように、エッチング途中というのはオーミックコンタクト層をエッチングしている状態におけるフッ素の発光強度を示している。オーバーエッチ時間は、オーミックコンタクト層をエッチングした後、エッチング時間のマージン確保のために追加してエッチングするエッチングしている。オーバーエッチ時間において、面内均一性のばらつきを減らすために余分にエッチングしている。
【００２１】
より詳細に説明すると、エッチングの終点の検出は、ゲート絶縁膜１０３とオーミックコンタクト層１０７とのエッチング時の発光強度の差を用いることにより、半導体層１０４上のオーミックコンタクト層１０７を除去されるタイミングを検知することが可能となる。
【００２２】
エッチングの途中は、エッチングガスであるフッ素が消費され続けるが、オーミックコンタクト層１０７がエッチングされてゲート絶縁膜１０３が露出すると、フッ素は消費されなくなる。したがって、残存するフッ素が多くなるため、エッチング途中よりも発光強度が大きくなる。
【００２３】
図４は、オーミックコンタクト層がエッチングされる期間から、面内均一性のばらつきを減らすために余分にエッチングされるオーバーエッチングの期間までの信号強度を示した図である。
【００２４】
図４に示すように、横軸がエッチング時間、縦軸が信号強度（ａ．ｂ． ｕｎｉｔｓ）である。約５５分までは、オーミックコンタクト層１０７がエッチングされ続けるため、フッ素が消費され続けていることがわかる。しかし、約５５分を超えると、フッ素が急に消費されなくなり、発光強度が大きくなっている。この発光強度が大きくなる地点をエッチングエンドポイントとし、このエンドポイントを検出することで、エッチングを終了するタイミングを知ることができる。
【００２５】
そのため、エッチングレートの面内ばらつき、成膜時の膜厚ばらつきを見込んだエッチングを実施することができ、所望の加工形状にエッチングすることができる。
【産業上の利用可能性】
【００２６】
本発明は、エレクトロルミネッセンスおよび、液晶表示装置に用いられる薄膜トランジスタの製造に用いられる。
【符号の説明】
【００２７】
１０１ 支持基板
１０２ ゲート電極
１０３ ゲート絶縁膜
１０４ 半導体層
１０７ オーミックコンタクト層
１０８ ソース・ドレイン電極
１０９ レジストマスク
【技術分野】
【０００１】
本発明は、量産効率の高い製造が可能となる薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
逆スタガ型薄膜トランジスタにおいて、ソース・ドレイン電極部のオーミックコンタクト層の加工にはドライエッチングが用いられる。
【０００３】
特許文献１などに記載されるドライエッチング方法ではオーミックコンタクト層であるリンドープアモルファスシリコン（ｎ＋ａ−Ｓｉ：Ｈ）層を六フッ化硫黄（ＳＦ６）、塩化水素（HCｌ）、およびヘリウム（Ｈｅ）の混合ガスを用いるプラズマエッチングとよばれるドライエッチングにより加工を行う方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記特許文献１に記載されているドライエッチング方法では、成膜されたオーミックコンタクト層の膜厚が均一でない場合やドライエッチング装置のエッチングレートが変化した場合、オーミックコンタクト層のエッチング残りが発生や下地半導体層のエッチング過多が発生し、所望のエッチングを行うことができない。その結果、薄膜トランジスタのＯｆｆ時にリーク電流が発生し、電流動作不良が起こるという課題がある。
【０００６】
本発明は、上記課題を解決するものであり、オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のエッチング終点の検出方法は絶縁性基板上に、ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備えることを特徴とするものである。
【発明の効果】
【０００８】
本発明の薄膜トランジスタのエッチング終点検出方法によれば、精度良くドライエッチングの終点を検出することができるため、ドライエッチングにおける加工精度が向上できる。その結果、Ｏｆｆ電流が低減された高性能な薄膜トランジスタを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態における薄膜トランジスタの概略図
【図２】本発明の第１実施形態における薄膜トランジスタの製造工程を表す概略図
【図３】本発明の第１実施形態における薄膜トランジスタのエッチング加工時のフッ素残留量を示すグラフ
【図４】本発明の第１実施形態における薄膜トランジスタのエッチング加工の時間を表すグラフ
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について、図面を参照しながら説明する。
【００１１】
＜第１実施形態＞
１、薄膜トランジスタ
図１は、本発明の実施の形態１における薄膜トランジスタ１の構成を示す断面図である。
図１に示す薄膜トランジスタ１は、ボトムゲート型のｎ型の薄膜トランジスタ１である。
より具体的に説明すると、本実施の形態における薄膜トランジスタ１は、支持基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３、半導体層１０４、オーミックコンタクト層１０７、ソース・ドレイン電極１０８、がそれぞれこの順に積層されている。
１−１、ゲート電極
ゲート電極１０２は、ガラス等の絶縁性基板からなる支持基板１０１上に、たとえばモリブデン（Ｍｏ）からなる帯状のゲート電極１０２がパターン形成されている。ゲート電極１０２としては、モリブデン（Ｍｏ）以外であってもよい。薄膜トランジスタ１の製造過程で加熱の工程を含む場合、熱で変質しにくい高融点金属材料であることが好ましい。さらに、このゲート電極１０２は、シリコン酸化膜などからなるゲート絶縁膜１０３によって覆われる。
１−２、ゲート絶縁膜
ＳｉＯ２、ＳｉＮまたはＳｉＯＮなどの少なくとも一種からなる単層または二つ以上の材料からなる絶縁性材料の積層膜により形成される。ゲート絶縁膜１０３の成膜方法としては例えばプラズマＣＶＤ法を用い、厚さは７５〜５００ｎｍ程度とする。
１−３、半導体層
次に、本実施形態における半導体層１０４について説明する。半導体層１０４は、ゲート絶縁膜１０３上に、積層されている。半導体層１０４は、結晶質シリコン膜等によってパターン形成されている。半導体層１０４は結晶シリコンを含んだ結晶質シリコン膜であることはオン電流を高くする上で好ましい。結晶質シリコン膜は、結晶シリコン、微結晶シリコン、非晶質シリコン等によって形成される。薄膜トランジスタ１の性能向上のためには積層膜の一部が結晶化した半導体材料で形成されてもよい。半導体層１０４は、３０〜５００ｎｍのシリコン（Ｓｉ）を主成分とする半導体材料からなり、単層もしくは積層膜で形成される。
１−４、オーミックコンタクト層
ソース・ドレイン電極１０８と半導体層１０４とのコンタクトをオーミック接合で形成するために用いられ、非晶質シリコン膜に不純物がドープされた材料により形成される。不純物として、例えばリン（Ｐ）等のＶ族の金属や、III族の金属が挙げられる。
１−５、ソース・ドレイン電極１０８
さらに、ソース・ドレイン電極１０８は、オーミックコンタクト層１０７の上方に、互いに離間された状態で、パターン形成されている。ソース・ドレイン電極１０８は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属からなる単層または２つ以上の材料からなる積層膜の膜厚を５０〜１０００ｎｍ程度となるように形成される。ソース・ドレイン電極１０８の形成方法は、例えばスパッタリング法が用いられる。
２、薄膜トランジスタの製造方法
次に上述した図１の薄膜トランジスタ１の製造方法を説明する。具体的には、薄膜トランジスタ１の製造方法を積層工程とエッチング工程に分けて詳細に説明する。図２は、薄膜トランジスタ１の製造方法を示している。
２−１、積層工程
図２（ａ）に示すように、例えばスパッタリング法によって、絶縁性の支持基板１０１上に、モリブデン等で形成されたゲート電極１０２が例えば１００ｎｍの膜厚で形成される。そして、通常のフォトリソグラフィーとエッチングを行うことにより、基板１０１上にゲート電極１０２がパターン形成される。その後、ゲート電極１０２を覆う状態で、支持基板１０１上にプラズマＣＶＤ法により、シリコン酸化膜からなるゲート絶縁膜１０３が例えば２００ｎｍの膜厚に形成される。
【００１２】
次に、図２（ｂ）に示すように、ゲート絶縁膜１０３上に、例えば結晶質シリコン膜からなる半導体層１０４が３０ｎｍの膜厚で形成される。
【００１３】
なお、半導体層１０４の結晶質シリコン膜の製造方法としては、ＣＶＤ法で成膜する方法がある。また、ＣＶＤ法で結晶質シリコン膜を成膜し、その後、レーザあるいはランプによる加熱で結晶化する方法もある。その後、半導体層１０４のエッチング加工を行う。より具体的には、図２（ｃ）に示すように、半導体層１０４上にフォトレジストマスクをパターンニングする。そして、例えば塩素（Ｃｌ２）ガスや塩素（Ｃｌ２）ガスを含んだ混合ガス等用いて図２（ｄ）に示すようにドライエッチング加工を行う。さらに、図２（ｅ）に示すように、オーミックコンタクト層１０７の成膜は、例えばプラズマＣＶＤ法を用い、厚さは１０〜１００nm程度とする。その後、図２（ｆ）に示すように、ソース・ドレイン電極１０７として、Ｍｏ／Ａｌ／Ｍｏからなる３層金属層を５０ｎｍ／３００ｎｍ／５０ｎｍの膜厚で成膜した。さらに、図２（ｆ）に示すように、ソース・ドレイン電極１０７はソース電極、ドレイン電極が形成される部分に、レジストマスク１０９がマスクパターンとして形成されている。
２−２、ソース・ドレイン電極加工方法
マスクパターンが形成された後、例えば、ウェットエッチング方法でソース・ドレイン電極がエッチング加工される。この場合、薬液として、例えば燐酸、硝酸、酢酸の混合液を用いる。そして、マスクパターンが形成されたソース・ドレイン電極を残してエッチング除去される。
２−３、終点検出方法
例えば、フッ素系の三フッ化メタン（CHF3）等のガスでドライエッチングされる。次にオーミックコンタクト層の加工について説明する。
【００１４】
図２（ｇ）に示すように、レジストマスク１０９およびソース・ドレイン電極１０８の下部のオーミックコンタクト層１０７をドライエッチングにより加工する。
ドライエッチングガスとしては、三フッ化メタン（ＣＦ３）、酸素（Ｏ２）等の混合ガスを用いる。ドライエッチングガスに三フッ化メタン（ＣＦ３）などの炭素（Ｃ）を含むガスを用いることにより、エッチングレートを低エッチングレートにコントロールすることが可能となる。これにより、エッチング量をコントロールしやすくなる。
【００１５】
また、エッチングの終点を検出するために、７００〜７１０ｎｍの波長のプラズマ発光を用いる。この波長は、上記ドライエッチングガスを用いてドライエッチングを行った場合の波長である。よって、他のエッチングガスを用いる場合は、他の波長のプラズマ発光を用いる。
【００１６】
プラズマの発光波形は、オーミックコンタクト層１０７とゲート絶縁膜１０３のエッチングレートが異なることにより、ゲート絶縁膜１０３の表面が露出した段階でエッチングチャンバー内のフッ素（Ｆ）の量が変化するため変化する。
【００１７】
図３は、フッ素の発光スペクトルを示すグラフである。横軸は波長（ｎｍ）を示し、縦軸は発光強度（ａ．ｂ． ｕｎｉｔｓ）を示す。
【００１８】
フッ素の発光強度の変化は、図３に示すように６８５ｎｍ〜６９５ｎｍ、７００〜７１０ｎｍ、７１０ｎｍ〜７３５ｎｍ付近の波長の範囲においてピークが発生する。特に、７００〜７１０ｎｍにおいて、発光ピークはより大きいことがわかる。
【００１９】
よって、７００〜７１０ｎｍの範囲の波長を用いることで精度良くオーミックコンタクト層１０７が除去されたことを検出することがより好ましい。
【００２０】
図３に示すように、エッチング途中というのはオーミックコンタクト層をエッチングしている状態におけるフッ素の発光強度を示している。オーバーエッチ時間は、オーミックコンタクト層をエッチングした後、エッチング時間のマージン確保のために追加してエッチングするエッチングしている。オーバーエッチ時間において、面内均一性のばらつきを減らすために余分にエッチングしている。
【００２１】
より詳細に説明すると、エッチングの終点の検出は、ゲート絶縁膜１０３とオーミックコンタクト層１０７とのエッチング時の発光強度の差を用いることにより、半導体層１０４上のオーミックコンタクト層１０７を除去されるタイミングを検知することが可能となる。
【００２２】
エッチングの途中は、エッチングガスであるフッ素が消費され続けるが、オーミックコンタクト層１０７がエッチングされてゲート絶縁膜１０３が露出すると、フッ素は消費されなくなる。したがって、残存するフッ素が多くなるため、エッチング途中よりも発光強度が大きくなる。
【００２３】
図４は、オーミックコンタクト層がエッチングされる期間から、面内均一性のばらつきを減らすために余分にエッチングされるオーバーエッチングの期間までの信号強度を示した図である。
【００２４】
図４に示すように、横軸がエッチング時間、縦軸が信号強度（ａ．ｂ． ｕｎｉｔｓ）である。約５５分までは、オーミックコンタクト層１０７がエッチングされ続けるため、フッ素が消費され続けていることがわかる。しかし、約５５分を超えると、フッ素が急に消費されなくなり、発光強度が大きくなっている。この発光強度が大きくなる地点をエッチングエンドポイントとし、このエンドポイントを検出することで、エッチングを終了するタイミングを知ることができる。
【００２５】
そのため、エッチングレートの面内ばらつき、成膜時の膜厚ばらつきを見込んだエッチングを実施することができ、所望の加工形状にエッチングすることができる。
【産業上の利用可能性】
【００２６】
本発明は、エレクトロルミネッセンスおよび、液晶表示装置に用いられる薄膜トランジスタの製造に用いられる。
【符号の説明】
【００２７】
１０１ 支持基板
１０２ ゲート電極
１０３ ゲート絶縁膜
１０４ 半導体層
１０７ オーミックコンタクト層
１０８ ソース・ドレイン電極
１０９ レジストマスク
【特許請求の範囲】
【請求項１】
絶縁性基板上に、ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、
前記絶縁性基板上に、前記ゲート電極と、前記ゲート絶縁膜と、前記半導体層と、前記オーミックコンタクト層と、前記ソース・ドレイン電極と、がこの順に積層される積層ステップと、前記積層ステップによって積層された前記ソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、前記オーミックコンタクト層がエッチングされて前記ゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。
【請求項２】
前記エッチング終了検知ステップは、前記ゲート絶縁膜が露出したことでドライエッチングチャンバー内の前記エッチングガスの発光波形が変化する変化点をドライエッチングの終点として検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記エッチング終了検知ステップは、前記ドライエッチングチャンバー内に残存するエッチングガスの発光波形が変化する変化点をドライエッチングの終点として終点検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記エッチング終了検知ステップは、前記ソース・ドレイン電極がエッチングされて形成されたエッチング部に露出したオーミックコンタクト層がさらにエッチングされたことを示す請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
前記エッチング終了検知ステップは、フッ素原子を含むエッチングガスの発光波形が変化する変化点をドライエッチングの終点として終点検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記エッチングガスの発光波形の波長は７００ｎｍ以上７１０ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項１】
絶縁性基板上に、ゲート電極と、前記ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、
前記絶縁性基板上に、前記ゲート電極と、前記ゲート絶縁膜と、前記半導体層と、前記オーミックコンタクト層と、前記ソース・ドレイン電極と、がこの順に積層される積層ステップと、前記積層ステップによって積層された前記ソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、前記オーミックコンタクト層がエッチングされて前記ゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。
【請求項２】
前記エッチング終了検知ステップは、前記ゲート絶縁膜が露出したことでドライエッチングチャンバー内の前記エッチングガスの発光波形が変化する変化点をドライエッチングの終点として検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記エッチング終了検知ステップは、前記ドライエッチングチャンバー内に残存するエッチングガスの発光波形が変化する変化点をドライエッチングの終点として終点検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記エッチング終了検知ステップは、前記ソース・ドレイン電極がエッチングされて形成されたエッチング部に露出したオーミックコンタクト層がさらにエッチングされたことを示す請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
前記エッチング終了検知ステップは、フッ素原子を含むエッチングガスの発光波形が変化する変化点をドライエッチングの終点として終点検知することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記エッチングガスの発光波形の波長は７００ｎｍ以上７１０ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２４９３７８（Ｐ２０１１−２４９３７８Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１１７９９７（Ｐ２０１０−１１７９９７）
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]