【課題】 エレクトロマイグレーション耐性及び信頼性に優れた半導体装置及びその製造方法を提供する。
【解決手段】 基板上に絶縁膜を形成する工程と、前記絶縁膜をエッチングして配線溝を形成する工程と、前記配線溝内に銅膜を形成し、銅配線を形成する工程と、前記銅配線及び前記絶縁膜の表面を平坦化する工程と、平坦化された前記銅配線及び絶縁膜上に金属膜を形成する工程と、酸素を含んだ雰囲気中で加熱を行うことにより前記銅配線上の前記金属膜と前記銅配線とを選択的に反応させて合金膜を形成するとともに前記絶縁膜上の前記金属膜を酸化して絶縁性の膜に変化させる工程と、前記合金膜及び前記絶縁性の膜上にブロック膜を形成する工程とを備えた半導体装置の製造方法。 （もっと読む）

【課題】フォトリソグラフィでは形成が困難な超微細な導電体パターンを形成しうる導電体パターンの形成方法を提供する。
【解決手段】 基体上に、第１の比抵抗を有する金属酸化物膜を形成し、金属酸化物膜に電極を接触又は所定の距離まで近づけ、この状態で電極と金属酸化物膜との間に第１の電圧を印加することにより、金属酸化物膜の比抵抗を局所的に変化させ、金属酸化物膜の表面側に、第１の比抵抗よりも高い第２の比抵抗を有する高抵抗領域を形成し、金属酸化物膜に電極を接触又は所定の距離まで近づけ、この状態で電極と金属酸化物膜との間に第２の電圧を印加することにより、金属酸化物膜の比抵抗を局所的に変化させ、高抵抗領域の表面側に、第２の比抵抗よりも低い第３の比抵抗を有する導電体パターンを形成する。 （もっと読む）

【課題】側壁転写プロセスを用いて被加工膜を形成する場合に、従来に比して工程数を減少させ、製造コストの上昇を抑えることができる配線の形成方法を提供する。
【解決手段】実施形態によれば、まず、被加工膜１１上にマスク膜１２と所定の形状のパターンの芯材膜１３とを形成し、その上にスペーサ膜１４を形成する。ついで、スペーサ膜１４を後のエッチング時のマスクとして残す位置から所定の距離の範囲にスペーサ膜１４が位置するようにダミーのスペーサ膜１４３と、芯材膜１３の側壁に側壁パターンとをリソグラフィ技術とエッチング技術とを用いて形成する。その後、芯材膜１３を除去し、ダミーパターンが除去されるまでスペーサ膜１４をエッチングし、所定の範囲に他のスペーサ膜１４が存在しない位置にパターン変質部２１を生成する。そして、パターン変質部２１を除去し、スペーサ膜１４をマスクとしてマスク膜１２と被加工膜１１をエッチングする。 （もっと読む）

【課題】シリコン膜のエッチング時に膜厚方向中央部での括れの発生を防止する。
【解決手段】多結晶シリコン膜３の上部と下部はノンドープ層３ａ、３ｃにてそれぞれ構成され、多結晶シリコン膜３の中央部は不純物ドープ層３ｂにて構成され、多結晶シリコン膜３に凹部Ｍ１を形成した後、多結晶シリコン膜３の酸化処理にて凹部Ｍ１の表面にシリコン酸化膜６を形成し、凹部Ｍ１下の多結晶シリコン膜３を除去する。 （もっと読む）

【課題】微細電子回路を安価かつ簡便に作製する方法を提供することを課題とする。特に従来法では困難であった印刷法を利用する高精細な回路描画を達成することを課題とする。
【解決手段】特定の窒素原子含有オリゴマー鎖がπ共役縮合芳香環に結合した化合物を薄膜化し、光照射することにより、導電性またはキャリア移動特性を付与する。光照射をレーザー光線による走査あるいはフォトマスクを利用して実施することにより、微細回路を印刷法で形成可能である。 （もっと読む）

【課題】 コンタクト構造体を有する半導体素子の製造方法を提供する。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。 （もっと読む）

【課題】本発明は、簡素な工程で配線構造を形成することができ、簡素な構成で自由度の高い配線の取り出しが可能な配線構造の製造方法及び配線構造を提供することを目的とする。
【解決手段】接合界面に電荷蓄積が発生する異種材料を積層して積層体を形成し、該積層体の接合界面に２次元電子ガス層を形成する２次元電子ガス層形成工程と、
該２次元電子ガス層を選択的に加熱して該２次元電子ガス層に非導電性領域を選択的に形成し、非加熱の導電性領域とで所定の配線構造を形成する選択的加熱工程と、を含むことを特徴とする。 （もっと読む）

【課題】基板の内部であって、活性領域と素子分離領域との境界領域にコンタクトホールが形成された場合に、基板に流れるリーク電流を抑制できるようにする。
【解決手段】半導体基板１０の上部に形成された素子分離領域１０ａ及び活性領域１０ｂと、半導体基板１０の上に形成された絶縁膜１２と、絶縁膜１２に少なくとも活性領域１０ｂを露出するように形成され、且つ、素子分離領域１０ａにおける活性領域１０ｂとの境界領域を含む領域に形成されたコンタクトホール１３と、コンタクトホール１３における、活性領域１０ｂの上に位置する第１の底面の上に形成された第１のバリアメタル膜１４と、コンタクトホール１３における、最下端に位置する第２の底面と第１の底面とをつなぐ壁面上に形成された第２のバリアメタル膜１７とを備える。第２のバリアメタル膜１７は、第１のバリアメタル膜１４よりも比抵抗が高いことを特徴とする。 （もっと読む）

【課題】自己組織化材料を用いて制御性の良いコンタクトを形成可能なコンタクト形成方法及び半導体装置の製造方法が提供する。
【解決手段】基板上に形成され、異なる層を電気的に接続するコンタクトの形成方法であって、第一の層上に形成された層間絶縁膜をエッチングし、前記第一の層の一部を露出させるコンタクトホールを形成する工程と、前記コンタクトホール内に導電性高分子ブロック共重合体を含む高分子膜を形成する工程と、前記高分子膜を相分離させ、前記コンタクトホール内の露出した前記第一の層上に導電性の配列構造からなるコンタクトを形成する工程と、前記コンタクト上に第二の層を形成する工程と、を備える。 （もっと読む）

【課題】汎用性が高く、低コストで省資源である方法を採用し、実用性に富み、任意の場所、任意の形状に金属又は半導体を二次元的又は三次元的に形成できる半導体素子及びその製造装置を提供する。
【解決手段】炭素材料と金属酸化物材料又は半導体酸化物材料とを有する還元反応構造１Ａを持つ層構造３０Ａを準備し、還元反応構造１Ａに対して局所的にエネルギーを集中することが可能で、かつ還元反応構造１Ａに対して２次元的又は３次元的に走査することが可能な熱源を用い、この熱源によって酸化還元反応が起こる温度以上に還元反応構造１Ａの一部を走査しつつ選択的に加熱して、炭素材料により金属酸化物材料又は半導体酸化物材料をそれぞれ金属又は半導体に還元し、所望の形状の金属領域又は半導体領域（金属層又は半導体層３Ａ）を形成することによって製造されることを特徴とする半導体素子４０Ａとすることにより上記課題を解決する。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】外形寸法の異なる半導体チップまたは、予め側面に配線を形成されていない半導体チップにおいても、少ない工程で、容易に３次元に積層することを目的とする。
【解決手段】電極パッド２が形成される第１面、及び積層された半導体チップ１の側面全面に導電フィラー入り接着剤を供給し、第１面及び側面を通って所定の電極パッド２間を電気的に接続する再配線４ａ及び再配線４ｂを形成することにより、側面に積層された半導体チップ１間を接続するための電極パッドを形成していないような半導体チップ１を積層させた場合や半導体チップの外形寸法が異なる半導体チップを積層する場合であっても、再配線を同一材料で形成することで容易に、電気的に接続された半導体チップ積層モジュールを形成することができる。 （もっと読む）

【課題】ホールサイズが小さい場合でも、ホール底部の表面にＣＮＴを成長せしめることができるＣＮＴ成長用微細ホール形成方法、ＣＮＴ成長用基板及びＣＮＴ成長方法の提供。
【解決手段】ＣＮＴ成長用基板の主面上に母線層、ＣＮＴ成長用触媒層としての触媒金属の酸化物層、及び絶縁層をこの順番に設け、絶縁層をエッチングして絶縁層にＣＮＴ成長用の微細ホールを形成する。このＣＮＴ成長用微細ホールが形成されている基板。このＣＮＴ成長用微細ホールの底部表面に、ＣＶＤ法によりＣＮＴを成長せしめる。 （もっと読む）

【課題】材料費、工程数を低減しその結果歩留まりを向上させ、コストを低減する。
【解決手段】薄膜トランジスタと、薄膜トランジスタと電気的に接続される電極１０４を有する光制御素子と、を備えた光制御装置であって、薄膜トランジスタの半導体領域１０２と画素電極１０４とが同一の半導体層からなり、同一の半導体層はＩｎ，Ｇａ，Ｚｎから選択される元素の少なくとも一つを含む酸化物からなる非晶質層である。半導体層の画素電極となる部分は、半導体領域よりも抵抗率が低い。また、保持電荷蓄積容量部にも抵抗率の低い領域を用いることができる。加えて、電極を延設し配線として用いることもできる。光制御素子はエレクトロルミネッセンス素子、液晶セル、電気泳動型粒子セル等を用いることができる。 （もっと読む）

【課題】製造時に電荷蓄積層に電荷が蓄積されてしまうことを抑制することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、半導体基板１０上に設けられた電荷蓄積層２０と、電荷蓄積層２０に電荷をプログラムする際に用いられるゲート電極２２と、ゲート電極２２と接続するヒューズ５６と、を有し、ヒューズ５６は、ゲート電極２２に電圧が印加される際は電気的に切断されている半導体装置およびその製造方法である。 （もっと読む）

【課題】本発明は、ポリチオフェン誘導体を用いた導電性パターンを有する導電性パターン基板およびその製造方法であって、ポリチオフェン誘導体の特性が劣化しにくい導電性パターン基板およびその製造方法を提供することを主目的とする。
【解決手段】本発明は、基板と、上記基板上に形成され、導電性を有するポリチオフェン誘導体を含有するポリチオフェン層とを有し、上記ポリチオフェン層が、導電性を有する導電性部と、導電性を有さない非導電性部とを有することを特徴とする導電性パターン基板を提供することにより、上記目的を達成する。 （もっと読む）

【課題】平坦化を考慮することなく絶縁層の形成が行われる半導体装置においても、絶縁層に形成された凹凸状の段差の影響を受けることなく絶縁層に確実に開口を形成して導通不良の発生を抑制可能なワイヤーレスＣＳＰタイプの半導体装置及び半導体装置の製造方法を提供する。
【解決手段】複数の電極１１が設けられた半導体チップ上に絶縁膜を形成する工程と、絶縁膜の上面に前記の各電極１１とそれぞれ電気的に接続した再配線１７ｃを形成する工程と、再配線１７ｃと電気的に接続した外部接続端子を形成する工程とを有する半導体装置の製造方法及びこの方法で製造された半導体装置であって、外部接続端子が接続される再配線１７ｃは、絶縁膜上にポリイミド膜を製膜する工程と、製膜されたポリイミド膜を所定パターンにパターンニングする工程と、パターニングされたポリイミド膜の上面を炭化させて導電層を形成して再配線１７ｃとする工程とにより形成する。 （もっと読む）

本発明は、焼結により構造を形成するための焼結方法に関するものである。また、本発明は、焼結による製品に係り、電子モジュールおよび新用途に関するものである。本発明の方法では、カプセルに包んだ導体または半導体ナノ粒子を含む粉末材料を焼結し、該粉末材料に電圧を印加することによって、その電気伝導性を向上させる。本発明の方法では、通常、回路基板を使用し、該回路基板の一表面は、少なくとも一部にナノ粒子を包含した層を具える。本発明の方法は、電圧フィードおよびナノ粒子間の熱フィードバックに基づく。本発明の方法により、室温、大気圧下で導体および半導体の構造および要素の製造を行うことができる。
（もっと読む）

【課題】
低温プロセスで良質の絶縁膜を孔の側壁に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板に形成された孔の側壁に酸化物が絶縁性を有する金属薄膜を形成し、この金属薄膜を酸化して絶縁性の金属酸化膜を形成する工程を有することを特徴とする。 （もっと読む）

第１誘電体層（１１８）内に埋め込んだ第１相互接続層（１２３）を形成するステップと、この第１相互接続（１２３）の表面上に原子層堆積によって誘電性の窒化タンタルバリア（１５０）を形成するステップと、第１相互接続（１２３）およびバリア（１５０）上に第２誘電体層（１３４）を堆積させるステップと、この第２誘電体層（１３４）においてバリア（１５０）に達するビアホール（１５４）をエッチングするステップとを有する相互接続構造形成方法。このとき、バリア（１５０）に対して、ビアホール（１５４）を経て処理を加え、このビアホール（１５４）を誘電体相から導電体相（１８０）に相変化させ、またこの後ビアホール（１５４）を導電材料（１２３）で充填する。
（もっと読む）