コンタクト構造体を有する半導体素子の製造方法
【課題】 コンタクト構造体を有する半導体素子の製造方法を提供する。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。
【解決手段】 この製造方法は半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。さらに、格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記第３工程は前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、特に、コンタクト構造体を有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子は特定の機能を持つ集積回路を備え、前記集積回路は半導体基板の限られた面積内に数多い個別素子等（ｄｉｓｃｒｅｔｅ ｄｅｖｉｃｅｓ）を形成して構成される。前記個別素子等はトランジスタのような能動素子等と抵抗体及びキャパシタのような受動素子等を含む。
前記個別素子等は半導体基板又は前記半導体基板上に形成される絶縁膜上に構成される。この場合に、前記個別素子等は前記絶縁膜を貫通する導電性のコンタクトプラグ等及びコンタクトプラグ等と接触する配線等を通じて電気的に接続される。前記コンタクトプラグ等を形成することは、前記絶縁膜を貫通するコンタクトホール等を形成することと、前記コンタクトホール等を埋める導電性のパターンを形成することを含む。
【０００３】
前記半導体素子の集積度が増加することにより、前記コンタクトホール等のアスペクト比率はだんだん増加する。その結果、前記コンタクトホール等を導電膜でボイドなしに埋めることは難しい。前記コンタクトプラグ内にボイドが形成されると、前記ボイドは前記コンタクトホール内のコンタクトプラグ及び前記コンタクトプラグと接触する配線との間のコンタクト抵抗を急に増加させる。これに加えて、前記ボイドは半導体素子の信頼性を低下させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許第２００１−００９４３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、コンタクト抵抗の増加を抑制し、信頼性が向上される高集積の半導体素子（ｈｉｇｈｌｙ ｉｎｔｅｇｒａｔｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）に好適な微細コンタクト構造体の形成方法を提供することである。
【課題を解決するための手段】
【０００６】
請求項１に記載の本発明は半導体素子の製造方法を提供する。前記製造方法は、半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。また、前記格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記熱処理は、前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する（ｑｕｅｎｃｈｉｎｇ）段階を含む。
【０００７】
請求項２に記載の発明によると、前記絶縁膜は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜からなる。
【０００８】
請求項３に記載の発明によると、前記第２工程は、前記不純物イオンを注入するとき、前記絶縁膜上に開口部を有するマスクパターンを形成するとともに、前記開口部は前記所定領域を露出させ、前記開口部を通じて前記所定領域内に不純物イオンを注入し、前記マスクパターンを除去することを含む。
【０００９】
請求項４に記載の発明によると、前記不純物イオンはリン（ｐｈｏｓｐｈｏｒｕｓ）イオン、砒素（ａｒｓｅｎｉｃ）イオン、ホウ素（ｂｏｒｏｎ）イオン、フッ素イオン、または電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を含む。
【００１０】
請求項５に記載の発明によると、前記第３工程は、前記絶縁膜を急冷するとき、前記絶縁膜を有する半導体基板を脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）に浸漬することを含む。
【００１１】
請求項６に記載の発明によると、前記第３工程は、前記絶縁膜を熱処理するとき、前記不純物イオンが注入された絶縁膜を有する半導体基板を拡散炉（ｆｕｒｎａｃｅ）内にローディングし、前記拡散炉内で前記絶縁膜を加熱し、前記加熱された絶縁膜をアンローディングすることを含む。前記加熱された絶縁膜をアンローディングするとき、前記絶縁膜は少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷されるよう前記加熱された絶縁膜を有する半導体基板の移動速度を調節することを含む。
【００１２】
請求項７に記載の発明によると、前記半導体素子の製造方法は、前記導電性の領域を有する絶縁膜上に導電膜を形成するとき、前記導電膜をパターニングして前記導電性の領域と接触する配線を形成することをさらに含む。
【００１３】
請求項８に記載の発明によると、前記半導体素子の製造方法は、前記絶縁膜を形成する前に、前記半導体基板にゲート電極、ソース領域及びドレイン領域を含むＭＯＳトランジスタを形成することをさらに含む。前記格子欠陥が生成された領域は、前記ゲート電極、前記ソース領域及び前記ドレイン領域の中で何れか１つと接触する。
【００１４】
請求項９に記載の発明によると、前記不純物イオンは、互いに異なるイオン注入エネルギーを有する複数のイオン注入工程を利用して前記絶縁膜内に注入される。
【発明の効果】
【００１５】
上述した本発明によると、絶縁膜を貫通するコンタクトホールの形成なしに前記絶縁膜内に格子欠陥を生成させ、格子欠陥を有する領域を急冷して格子欠陥の生成をさらに加速する。その結果、前記絶縁膜の所定領域内に格子欠陥を通じて電流が流れる導電性の領域が形成される。従って、高集積の半導体素子に好適かつ信頼性を有するコンタクト構造体を形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体素子の製造方法を説明するための断面図である。
【図２】本発明の半導体素子の製造方法を説明するための断面図である。
【図３】本発明の半導体素子の製造方法を説明するための断面図である。
【図４】本発明の半導体素子の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１７】
以下に、添付した図面等を参照しながら、本発明の一実施形態を詳しく説明する。しかし、本発明は説明される実施形態等に限定されず、他の形態で実施され得る。ここで開示される実施形態等はその内容が徹底かつ完全になるように、そして、当業者らに本発明の思想を十分に伝えるためのものである。図面等において、層及び領域等の厚さは明確にするために誇張されている。本明細書の全体にわたって同じ符号は同じ構成要素等を示す。
図１から図４は本発明の一実施形態による半導体素子の製造方法を説明するための断面図等である。
【００１８】
図１を参考にすると、半導体基板１の一部分に素子分離膜３を形成して活性領域３ａを限定する。前記活性領域３ａにゲート電極７、ソース領域９ｓ及びドレイン領域９ｄを有するＭＯＳトランジスタを形成する。前記ゲート電極７はゲート絶縁膜５により活性領域３ａから電気的に絶縁される。前記ＭＯＳトランジスタを有する半導体基板１の全面上に絶縁膜１１を形成する。前記絶縁膜１１はシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）及びシリコン酸窒化膜（ＳｉＯＮ）の中で少なくとも何れか１つを含む。
【００１９】
図２を参考にすると、前記絶縁膜１１上にマスクパターン１３を形成する。前記マスクパターン１３はフォトレジスト膜で形成される。前記マスクパターン１３はマスクパターン１３の一部分を貫通する少なくとも１つの開口部を含む。例えば、前記マスクパターン１３は図２に示したように第１から第３開口部１３ｇ、１３ｓ、１３ｄを含む。本実施形態において、前記第１から第３開口部１３ｇ、１３ｓ、１３ｄは各々前記ゲート電極７、前記ソース領域９ｓ及び前記ドレイン領域９ｄの上部に位置するよう形成される。
【００２０】
前記マスクパターン１３をイオン注入用のマスクとして使用して前記絶縁膜１１内に不純物イオン１５を注入する。その結果、前記第１から第３開口部１３ｇ、１３ｓ、１３ｄの下部の絶縁膜１１内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を有する第１から第３イオン注入損傷領域１１ｇ、１１ｓ、１１ｄが形成される。前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥は電流が流れる電流通路を形成する。
【００２１】
一般に、ソース／ドレイン領域のような不純物領域を形成するために半導体基板又は半導体膜内に不純物イオンが注入されると、半導体基板又は半導体膜内に格子欠陥が生成される。格子欠陥はソース／ドレイン領域の接合リーク電流の通路（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｐａｔｈ）として作用して半導体素子の誤動作を誘発する。従って、イオン注入の工程により生成される格子欠陥は後の熱処理工程等を通じて必ず除去しなければならない。しかし、本実施形態は前記絶縁膜内の格子欠陥を利用してコンタクトプラグに対応する電流通路を人為的に形成する方法を提供する。即ち、本実施形態は前記格子欠陥をもっと増加させることによって絶縁膜内に導電性の領域を形成する方法を提供する。
【００２２】
前記不純物イオン１５は、半導体素子の製造に使用されるイオン注入装備（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｅｑｕｉｐｍｅｎｔ）を利用して前記絶縁膜１１内に注入される。前記不純物イオン１５はリン（ｐｈｏｓｐｈｏｒｕｓ）イオン、砒素（ａｒｓｅｎｉｃ）イオン、ホウ素（ｂｏｒｏｎ）イオン又はフッ素イオン等を含む。その他に、前記不純物イオン１５は電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を含む。
【００２３】
前記不純物イオン１７は前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄが前記ゲート電極７、前記ソース領域９ｓ及び前記ドレイン領域９ｄの表面と接触するように適切なエネルギーで注入される。例えば、前記絶縁膜１１が数千Åより大きい厚さを有する場合、前記不純物イオン１７は互いに異なるイオン注入エネルギーを有する複数のイオン注入の工程を利用して前記絶縁膜１１内に注入される。これは前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥を前記絶縁膜１１の上面から前記絶縁膜１１の下面まで 均一に分布させるためのものである。
【００２４】
図３を参考にすると、前記マスクパターン１３を除去する。続いて、前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄを有する半導体基板１に熱処理工程１７を経て前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥の生成をさらに加速化させる。
本実施形態において、前記熱処理工程１７は格子欠陥を除去するための一般的な熱処理工程とは異なる方法を含む。例えば、前記熱処理工程１７は前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥の生成を加速するために前記基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。
【００２５】
前記マスクパターン１３がフォトレジスト膜である場合、前記マスクパターン１３は酸素プラズマ工程を利用して除去することができる。前記酸素プラズマ工程は、前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄを有する半導体基板１を常温より高い温度で加熱する。この場合に、前記熱処理工程１７は前記加熱された基板を冷却水、例えば、常温又はそれより低い温度を有する脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）内に浸漬することを含む。
結果的に、前記イオン注入損傷領域等１１ｇ、１１ｓ、１１ｄは上述した熱処理工程１７を通じて低い電気抵抗を有する導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′に変換されて導電性のコンタクトプラグ等に作用する。
【００２６】
図４を参考にすると、前記熱処理工程１７を行なった後、前記絶縁膜１１及び前記導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′上に導電膜を形成する。続いて、前記導電膜をパターニングして前記導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′と電気的に接続される配線等１９ｇ、１９ｓ、１９ｄを形成する。
【００２７】
異なる実施形態においては、熱処理工程はマスクパターンが除去された基板を拡散炉（ｆｕｒｎａｃｅ）内にローディングする段階と、前記拡散炉内で半導体基板を加熱する段階と、前記加熱された半導体基板を前記拡散炉の外部にアンローディングする段階を含む。この場合に、前記アンローディング段階は前記加熱された半導体基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷するために前記半導体基板の移動速度を調節する。
【００２８】
（他の実施形態）
熱処理工程は、上述した実施形態により限定されるものではない。即ち、熱処理工程はイオン注入損傷領域を有する基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷することができる熱処理工程であれば良い。
【００２９】
以上、上述した実施形態等を例として本発明を説明したが、本発明は、実施形態によって限定されず、本発明の技術思想の範囲内で様々に変形して実施できる。
【符号の説明】
【００３０】
１ ・・・半導体基板、
３ ・・・素子分離膜、
３ａ ・・・活性領域、
５ ・・・ゲート絶縁膜、
７ ・・・ゲート電極、
９ｓ ・・・ソース領域、
９ｄ ・・・ドレイン領域、
１１ｇ、１１ｓ、１１ｄ ・・・イオン注入損傷領域（所定領域）、
１１ ・・・絶縁膜、
１３ ・・・マスクパターン、
１５ ・・・不純物イオン。
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、特に、コンタクト構造体を有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子は特定の機能を持つ集積回路を備え、前記集積回路は半導体基板の限られた面積内に数多い個別素子等（ｄｉｓｃｒｅｔｅ ｄｅｖｉｃｅｓ）を形成して構成される。前記個別素子等はトランジスタのような能動素子等と抵抗体及びキャパシタのような受動素子等を含む。
前記個別素子等は半導体基板又は前記半導体基板上に形成される絶縁膜上に構成される。この場合に、前記個別素子等は前記絶縁膜を貫通する導電性のコンタクトプラグ等及びコンタクトプラグ等と接触する配線等を通じて電気的に接続される。前記コンタクトプラグ等を形成することは、前記絶縁膜を貫通するコンタクトホール等を形成することと、前記コンタクトホール等を埋める導電性のパターンを形成することを含む。
【０００３】
前記半導体素子の集積度が増加することにより、前記コンタクトホール等のアスペクト比率はだんだん増加する。その結果、前記コンタクトホール等を導電膜でボイドなしに埋めることは難しい。前記コンタクトプラグ内にボイドが形成されると、前記ボイドは前記コンタクトホール内のコンタクトプラグ及び前記コンタクトプラグと接触する配線との間のコンタクト抵抗を急に増加させる。これに加えて、前記ボイドは半導体素子の信頼性を低下させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許第２００１−００９４３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、コンタクト抵抗の増加を抑制し、信頼性が向上される高集積の半導体素子（ｈｉｇｈｌｙ ｉｎｔｅｇｒａｔｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）に好適な微細コンタクト構造体の形成方法を提供することである。
【課題を解決するための手段】
【０００６】
請求項１に記載の本発明は半導体素子の製造方法を提供する。前記製造方法は、半導体基板上に絶縁膜を形成する第１工程と、前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の所定領域内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を生成する第２工程とを含む。また、前記格子欠陥を有する絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速する第３工程を含む。その結果、前記所定領域内に電流通路（ｃｕｒｒｅｎｔ ｐａｔｈｓ）を有する導電性の領域が形成される。前記熱処理は、前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する（ｑｕｅｎｃｈｉｎｇ）段階を含む。
【０００７】
請求項２に記載の発明によると、前記絶縁膜は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜からなる。
【０００８】
請求項３に記載の発明によると、前記第２工程は、前記不純物イオンを注入するとき、前記絶縁膜上に開口部を有するマスクパターンを形成するとともに、前記開口部は前記所定領域を露出させ、前記開口部を通じて前記所定領域内に不純物イオンを注入し、前記マスクパターンを除去することを含む。
【０００９】
請求項４に記載の発明によると、前記不純物イオンはリン（ｐｈｏｓｐｈｏｒｕｓ）イオン、砒素（ａｒｓｅｎｉｃ）イオン、ホウ素（ｂｏｒｏｎ）イオン、フッ素イオン、または電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を含む。
【００１０】
請求項５に記載の発明によると、前記第３工程は、前記絶縁膜を急冷するとき、前記絶縁膜を有する半導体基板を脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）に浸漬することを含む。
【００１１】
請求項６に記載の発明によると、前記第３工程は、前記絶縁膜を熱処理するとき、前記不純物イオンが注入された絶縁膜を有する半導体基板を拡散炉（ｆｕｒｎａｃｅ）内にローディングし、前記拡散炉内で前記絶縁膜を加熱し、前記加熱された絶縁膜をアンローディングすることを含む。前記加熱された絶縁膜をアンローディングするとき、前記絶縁膜は少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷されるよう前記加熱された絶縁膜を有する半導体基板の移動速度を調節することを含む。
【００１２】
請求項７に記載の発明によると、前記半導体素子の製造方法は、前記導電性の領域を有する絶縁膜上に導電膜を形成するとき、前記導電膜をパターニングして前記導電性の領域と接触する配線を形成することをさらに含む。
【００１３】
請求項８に記載の発明によると、前記半導体素子の製造方法は、前記絶縁膜を形成する前に、前記半導体基板にゲート電極、ソース領域及びドレイン領域を含むＭＯＳトランジスタを形成することをさらに含む。前記格子欠陥が生成された領域は、前記ゲート電極、前記ソース領域及び前記ドレイン領域の中で何れか１つと接触する。
【００１４】
請求項９に記載の発明によると、前記不純物イオンは、互いに異なるイオン注入エネルギーを有する複数のイオン注入工程を利用して前記絶縁膜内に注入される。
【発明の効果】
【００１５】
上述した本発明によると、絶縁膜を貫通するコンタクトホールの形成なしに前記絶縁膜内に格子欠陥を生成させ、格子欠陥を有する領域を急冷して格子欠陥の生成をさらに加速する。その結果、前記絶縁膜の所定領域内に格子欠陥を通じて電流が流れる導電性の領域が形成される。従って、高集積の半導体素子に好適かつ信頼性を有するコンタクト構造体を形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体素子の製造方法を説明するための断面図である。
【図２】本発明の半導体素子の製造方法を説明するための断面図である。
【図３】本発明の半導体素子の製造方法を説明するための断面図である。
【図４】本発明の半導体素子の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１７】
以下に、添付した図面等を参照しながら、本発明の一実施形態を詳しく説明する。しかし、本発明は説明される実施形態等に限定されず、他の形態で実施され得る。ここで開示される実施形態等はその内容が徹底かつ完全になるように、そして、当業者らに本発明の思想を十分に伝えるためのものである。図面等において、層及び領域等の厚さは明確にするために誇張されている。本明細書の全体にわたって同じ符号は同じ構成要素等を示す。
図１から図４は本発明の一実施形態による半導体素子の製造方法を説明するための断面図等である。
【００１８】
図１を参考にすると、半導体基板１の一部分に素子分離膜３を形成して活性領域３ａを限定する。前記活性領域３ａにゲート電極７、ソース領域９ｓ及びドレイン領域９ｄを有するＭＯＳトランジスタを形成する。前記ゲート電極７はゲート絶縁膜５により活性領域３ａから電気的に絶縁される。前記ＭＯＳトランジスタを有する半導体基板１の全面上に絶縁膜１１を形成する。前記絶縁膜１１はシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）及びシリコン酸窒化膜（ＳｉＯＮ）の中で少なくとも何れか１つを含む。
【００１９】
図２を参考にすると、前記絶縁膜１１上にマスクパターン１３を形成する。前記マスクパターン１３はフォトレジスト膜で形成される。前記マスクパターン１３はマスクパターン１３の一部分を貫通する少なくとも１つの開口部を含む。例えば、前記マスクパターン１３は図２に示したように第１から第３開口部１３ｇ、１３ｓ、１３ｄを含む。本実施形態において、前記第１から第３開口部１３ｇ、１３ｓ、１３ｄは各々前記ゲート電極７、前記ソース領域９ｓ及び前記ドレイン領域９ｄの上部に位置するよう形成される。
【００２０】
前記マスクパターン１３をイオン注入用のマスクとして使用して前記絶縁膜１１内に不純物イオン１５を注入する。その結果、前記第１から第３開口部１３ｇ、１３ｓ、１３ｄの下部の絶縁膜１１内に格子欠陥（ｌａｔｔｉｃｅ ｄｅｆｅｃｔｓ）を有する第１から第３イオン注入損傷領域１１ｇ、１１ｓ、１１ｄが形成される。前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥は電流が流れる電流通路を形成する。
【００２１】
一般に、ソース／ドレイン領域のような不純物領域を形成するために半導体基板又は半導体膜内に不純物イオンが注入されると、半導体基板又は半導体膜内に格子欠陥が生成される。格子欠陥はソース／ドレイン領域の接合リーク電流の通路（ｊｕｎｃｔｉｏｎ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｐａｔｈ）として作用して半導体素子の誤動作を誘発する。従って、イオン注入の工程により生成される格子欠陥は後の熱処理工程等を通じて必ず除去しなければならない。しかし、本実施形態は前記絶縁膜内の格子欠陥を利用してコンタクトプラグに対応する電流通路を人為的に形成する方法を提供する。即ち、本実施形態は前記格子欠陥をもっと増加させることによって絶縁膜内に導電性の領域を形成する方法を提供する。
【００２２】
前記不純物イオン１５は、半導体素子の製造に使用されるイオン注入装備（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ ｅｑｕｉｐｍｅｎｔ）を利用して前記絶縁膜１１内に注入される。前記不純物イオン１５はリン（ｐｈｏｓｐｈｏｒｕｓ）イオン、砒素（ａｒｓｅｎｉｃ）イオン、ホウ素（ｂｏｒｏｎ）イオン又はフッ素イオン等を含む。その他に、前記不純物イオン１５は電子ビーム（ｅｌｅｃｔｒｏｎ ｂｅａｍ）を含む。
【００２３】
前記不純物イオン１７は前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄが前記ゲート電極７、前記ソース領域９ｓ及び前記ドレイン領域９ｄの表面と接触するように適切なエネルギーで注入される。例えば、前記絶縁膜１１が数千Åより大きい厚さを有する場合、前記不純物イオン１７は互いに異なるイオン注入エネルギーを有する複数のイオン注入の工程を利用して前記絶縁膜１１内に注入される。これは前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥を前記絶縁膜１１の上面から前記絶縁膜１１の下面まで 均一に分布させるためのものである。
【００２４】
図３を参考にすると、前記マスクパターン１３を除去する。続いて、前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄを有する半導体基板１に熱処理工程１７を経て前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥の生成をさらに加速化させる。
本実施形態において、前記熱処理工程１７は格子欠陥を除去するための一般的な熱処理工程とは異なる方法を含む。例えば、前記熱処理工程１７は前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄ内の格子欠陥の生成を加速するために前記基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷する段階を含む。
【００２５】
前記マスクパターン１３がフォトレジスト膜である場合、前記マスクパターン１３は酸素プラズマ工程を利用して除去することができる。前記酸素プラズマ工程は、前記イオン注入損傷領域１１ｇ、１１ｓ、１１ｄを有する半導体基板１を常温より高い温度で加熱する。この場合に、前記熱処理工程１７は前記加熱された基板を冷却水、例えば、常温又はそれより低い温度を有する脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）内に浸漬することを含む。
結果的に、前記イオン注入損傷領域等１１ｇ、１１ｓ、１１ｄは上述した熱処理工程１７を通じて低い電気抵抗を有する導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′に変換されて導電性のコンタクトプラグ等に作用する。
【００２６】
図４を参考にすると、前記熱処理工程１７を行なった後、前記絶縁膜１１及び前記導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′上に導電膜を形成する。続いて、前記導電膜をパターニングして前記導電性の領域等１１ｇ′、１１ｓ′、１１ｄ′と電気的に接続される配線等１９ｇ、１９ｓ、１９ｄを形成する。
【００２７】
異なる実施形態においては、熱処理工程はマスクパターンが除去された基板を拡散炉（ｆｕｒｎａｃｅ）内にローディングする段階と、前記拡散炉内で半導体基板を加熱する段階と、前記加熱された半導体基板を前記拡散炉の外部にアンローディングする段階を含む。この場合に、前記アンローディング段階は前記加熱された半導体基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷するために前記半導体基板の移動速度を調節する。
【００２８】
（他の実施形態）
熱処理工程は、上述した実施形態により限定されるものではない。即ち、熱処理工程はイオン注入損傷領域を有する基板を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷することができる熱処理工程であれば良い。
【００２９】
以上、上述した実施形態等を例として本発明を説明したが、本発明は、実施形態によって限定されず、本発明の技術思想の範囲内で様々に変形して実施できる。
【符号の説明】
【００３０】
１ ・・・半導体基板、
３ ・・・素子分離膜、
３ａ ・・・活性領域、
５ ・・・ゲート絶縁膜、
７ ・・・ゲート電極、
９ｓ ・・・ソース領域、
９ｄ ・・・ドレイン領域、
１１ｇ、１１ｓ、１１ｄ ・・・イオン注入損傷領域（所定領域）、
１１ ・・・絶縁膜、
１３ ・・・マスクパターン、
１５ ・・・不純物イオン。
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を形成する第１工程と、
前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥を生成する第２工程と、
格子欠陥を有する前記絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速することによって、前記所定領域内に電流通路を有する導電性の領域を形成する第３工程を含み、
前記第３工程において前記熱処理は、前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷することを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁膜は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜からなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２工程は、
前記絶縁膜の前記所定領域内に選択的に前記不純物イオンを注入するとき、
前記絶縁膜上に開口部を有するマスクパターンを形成するとともに、前記開口部は、前記所定領域を露出させ、
前記開口部を通じて前記所定領域内に前記不純物イオンを注入し、前記マスクパターンを除去することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記不純物イオンは、リンイオン、砒素イオン、ホウ素イオン、フッ素イオン、または電子ビームを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記第３工程は、前記絶縁膜を急冷するとき、
前記絶縁膜を有する前記半導体基板を脱イオン水内に浸漬することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記第３工程は、前記絶縁膜を熱処理するとき、
前記不純物イオンが注入された前記絶縁膜を有する前記半導体基板を拡散炉内にローディングし、前記拡散炉内で前記絶縁膜を加熱し、加熱された前記絶縁膜をアンローディングすることを含み、
加熱された前記絶縁膜をアンローディングするとき、
前記絶縁膜が少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷するように加熱された前記絶縁膜を有する前記半導体基板の移動速度を調節することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記導電性の領域を有する前記絶縁膜上に導電膜を形成するとき、
前記導電膜をパターニングして前記導電性の領域と接触する配線をさらに形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記絶縁膜を形成する前に、前記半導体基板にゲート電極、ソース領域及びドレイン領域を含むＭＯＳトランジスタを形成し、
格子欠陥が形成された領域は、前記ゲート電極、前記ソース領域及び前記ドレイン領域の中で何れか１つと接触することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記不純物イオンは、互いに異なるイオン注入エネルギーを有する複数のイオン注入工程を利用して注入されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１】
半導体基板上に絶縁膜を形成する第１工程と、
前記絶縁膜の所定領域内に選択的に不純物イオンを注入して前記絶縁膜の前記所定領域内に格子欠陥を生成する第２工程と、
格子欠陥を有する前記絶縁膜を熱処理して前記所定領域内の格子欠陥の生成を加速することによって、前記所定領域内に電流通路を有する導電性の領域を形成する第３工程を含み、
前記第３工程において前記熱処理は、前記絶縁膜を少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷することを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁膜は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜からなることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２工程は、
前記絶縁膜の前記所定領域内に選択的に前記不純物イオンを注入するとき、
前記絶縁膜上に開口部を有するマスクパターンを形成するとともに、前記開口部は、前記所定領域を露出させ、
前記開口部を通じて前記所定領域内に前記不純物イオンを注入し、前記マスクパターンを除去することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記不純物イオンは、リンイオン、砒素イオン、ホウ素イオン、フッ素イオン、または電子ビームを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記第３工程は、前記絶縁膜を急冷するとき、
前記絶縁膜を有する前記半導体基板を脱イオン水内に浸漬することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記第３工程は、前記絶縁膜を熱処理するとき、
前記不純物イオンが注入された前記絶縁膜を有する前記半導体基板を拡散炉内にローディングし、前記拡散炉内で前記絶縁膜を加熱し、加熱された前記絶縁膜をアンローディングすることを含み、
加熱された前記絶縁膜をアンローディングするとき、
前記絶縁膜が少なくとも２０℃／ｍｉｎ以上の温度変化率で急冷するように加熱された前記絶縁膜を有する前記半導体基板の移動速度を調節することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記導電性の領域を有する前記絶縁膜上に導電膜を形成するとき、
前記導電膜をパターニングして前記導電性の領域と接触する配線をさらに形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記絶縁膜を形成する前に、前記半導体基板にゲート電極、ソース領域及びドレイン領域を含むＭＯＳトランジスタを形成し、
格子欠陥が形成された領域は、前記ゲート電極、前記ソース領域及び前記ドレイン領域の中で何れか１つと接触することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記不純物イオンは、互いに異なるイオン注入エネルギーを有する複数のイオン注入工程を利用して注入されることを特徴とする請求項１に記載の半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１３５０７０（Ｐ２０１１−１３５０７０Ａ）
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願番号】特願２０１０−２７６７３１（Ｐ２０１０−２７６７３１）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２３年７月７日（２０１１．７．７）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]