【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置は、ｎ型領域を有するシリコン基板と、前記ｎ型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極両側の前記シリコン基板内に形成されたｐ型ソース／ドレイン領域と、酸化シリコンを用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、前記凹部を埋める、下地のバリア層とその上の銅領域を含む銅配線と、前記銅配線を覆って、前記層間絶縁膜上に形成された炭化シリコン層と、を有する。 （もっと読む）

【課題】いかなる位置に形成されたトランジスタに対してもダミーパターンを形成することを可能にして、トランジスタ特性の変動を抑制することを可能にする。
【解決手段】半導体基板１１のアクティブ領域１２上にゲート絶縁膜１４を介して形成された複数のゲート電極１５と、前記アクティブ領域１２上の少なくとも前記ゲート電極１５間の一部に形成されたダミーパターン１６とを有し、前記ゲート電極１５同士が隣接するゲート電極１５−１、１５−２間の間隔、および前記ダミーパターン１６−１とそれと隣接する前記ゲート電極１５−２、１５−３との間隔が所定の範囲内となるように前記ダミーパターン１６−１が形成されていることを特徴とする。 （もっと読む）

【課題】本発明は、集積回路装置を形成するための製造方法および対応する集積回路装置を提供する。
【解決手段】集積回路装置を形成するための製造方法は、基板上に第１レベルを形成するステップと、第１レベル上に第２レベルを形成するステップと、第２レベル上にキャップ層を形成するステップであって、キャップ層が第２レベルの第１領域を被覆し、第２領域を被覆せずに残すステップと、第１領域の第１コンタクトホールと第２領域の第２コンタクトホールとを同時にエッチングするステップであって、エッチングは第２領域のキャップ層に対して選択的であり、第１領域のより深くまで進行するステップとを備える。 （もっと読む）

【課題】高精度のドライエッチング加工とＬＥＲの低減をともに実現することのできる被エッチング膜の加工方法を提供する。
【解決手段】被エッチング膜の上部に、下層より順に有機マスク層４０、シリコン含有層５０およびレジスト層７０を形成する工程と、フォトリソグラフィー法により前記レジスト層７０に所定のパターンを形成する工程と、前記レジスト層７０をマスクとして、第一エッチングガスを用いて前記シリコン含有層５０をエッチングする工程と、前記エッチングされたシリコン含有層５０をマスクとして、第二エッチングガスを用いて前記有機マスク層４０をエッチングする工程と、前記エッチングされた有機マスク層４０をマスクとして、第三エッチングガスを用いて前記被エッチング膜をエッチングする工程と、を含み、前記第一エッチングガスがＣＦ_３Ｉを含むことを特徴とする被エッチング膜の加工方法。 （もっと読む）

【課題】半導体基板とのショートを防止した貫通電極を有する半導体装置を製造する手段を提供する。
【解決手段】半導体基板１のおもて面上に形成された層間絶縁膜２と、層間絶縁膜上に形成されたパッド３と、保護膜４の開口部７に上部端子９を形成する。半導体基板の裏面のパッド下の領域に、層間絶縁膜に達する環状溝３２を形成する。環状溝内に環状絶縁層３３を形成すると共に、半導体基板の裏面に裏面絶縁膜１３を形成する。裏面絶縁膜上の環状絶縁層に囲まれた領域に、パッドに達する電極形成穴１６を形成する。電極形成穴に導電材料を埋込んでパッドに電気的に接続する貫通電極１５を形成する。裏面絶縁膜上に貫通電極に電気的に接続する下部端子を形成する。 （もっと読む）

【課題】配線構造の機械的強度を低下させることなく、エアギャップによる配線間容量の低減を図ることができる半導体装置および半導体製造装置の製造方法を提供する。
【解決手段】銅ダマシン下配線８上には、拡散防止膜９が積層される。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。銅ダマシン下配線８Ｃ，８Ｄ間には、エアギャップは形成されていない。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間には、拡散防止膜９を支持するための支持膜２０が複数形成されている。各支持膜２０は、銅ダマシン下配線８におけるビア接続位置に隣接して設けられている。 （もっと読む）

【課題】外部接続用のパッドが形成される表層より一層下の配線層の配線密度を下げることなく、パッド下の層間絶縁膜のクラックを防止できる半導体装置を提供する。
【解決手段】表層より一層下の層に形成された配線のうち、パッド１の領域下を通過する配線３ａの厚さを、パッド１の領域下から外れて配置される配線３ｂの厚さよりも薄くする。 （もっと読む）

【課題】ダイシング時の応力やクラックがシールリング及びチップ領域に達して半導体装置の信頼性が低下するのを防ぐ。
【解決手段】半導体装置は、基板１１に形成された素子と、基板１１上に形成された絶縁膜１３〜１８と、絶縁膜１３〜１８中に、素子の形成された領域上を取り囲み且つ絶縁膜１３〜１８を貫通するように形成されたシールリング１０３と、絶縁膜１３〜１８中に素子から見てシールリング１０３よりも外側に形成され、応力吸収体７１〜７３を含む応力吸収壁８１ａと、素子から見て応力吸収壁８１ａよりも外側に位置する部分の絶縁膜１３〜１８に形成され、少なくとも１つの空隙４１を含む空隙領域１０５とを備える。 （もっと読む）

【課題】 半導体回路装置の面積を増大させることなく、電源電圧安定化のための十分な容量を確保することができる半導体回路装置を実現する。
【解決手段】 トランジスタセル１の一方の端部は、グランド線６、絶縁層９、電源線７の順に半導体基板８の一の面に積層されてなるため、グランド線６および電源線７の配線方向の長さに対応した容量Ｃ１を形成することができるので、電源安定化に必要な十分な容量を確保することができる。また、グランド線６の上方に電源線７が積層されているため、容量を形成するための領域をトランジスタセル１間に確保する必要がない。さらに、グランド線６および電源線７を配置するために必要な面積を、グランド線６および電源線７を並列して配置する構造よりも小さくすることができる。 （もっと読む）

【課題】 ＮＢＴＩ劣化を抑制することのできるトランジスタ構造を有する半導体装置を提供する。
【解決手段】 半導体装置は、ｎ型領域を有するシリコン基板と、前記ｎ型領域上に、窒素を含む酸化シリコンを用いて形成されたゲート絶縁膜と、ホウ素を含むシリコンを用いて、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極両側の前記シリコン基板内に形成されたｐ型ソース／ドレイン領域と、酸化シリコンを用いて、前記ゲート電極の側壁上に形成されたサイドウォールスペーサと、前記ゲート電極、サイドウォールスペーサを覆い、平坦化された表面を有する層間絶縁膜と、前記層間絶縁膜の平坦化された表面から内部に向って形成された配線用凹部と、前記凹部を埋める、下地のバリア層とその上の銅領域を含む銅配線と、前記銅配線を覆って、前記層間絶縁膜上に形成された炭化シリコン層と、を有する。 （もっと読む）

【課題】低抵抗及び高信頼性の金属配線構造を提供する。
【解決手段】配線構造は、下層配線（２）上に形成された層間絶縁膜（４）と、層間絶縁膜（４）に形成され、下層配線（２）を露出する接続口（５）と、接続口（５）の底部に形成された複数のカーボンナノチューブ（８）と、複数のカーボンナノチューブ（８）間を充填するように、接続口（５）の内部に埋設された配線金属（１０、１１）と、接続口（５）の上部に形成された上層配線（１５）とを備える。複数のカーボンナノチューブ（８）と上層配線（１５）との間には、Ti層９が形成されている。 （もっと読む）

【課題】 電子装置及びその製造方法に関し、エッチングストッパ膜となる絶縁膜に過度のダメージを与えることなく、塗布系の低誘電率膜との密着性をバラツキなく改善する。【解決手段】 基板９上に形成されたＳｉ−ＣＨ₂ −Ｓｉ構造を１０〜９０重量％含有するシリコンオキシカーバイドからなる第１の絶縁膜１と、第１の絶縁膜１上に形成されたポーラスシリカ系の第２の絶縁膜３とを有し、第１の絶縁膜１と第２の絶縁膜３の界面において、第１の酸素４と二重結合している炭素５を介して、第１の珪素６と、第２の珪素７と結合した第２の酸素８とが連結された構造を形成する。 （もっと読む）

【課題】Ｓｉ系絶縁膜との密着性向上が図られたＣＦ_ｘ膜を用いた半導体装置の層間絶縁膜構造を提供する。
【解決手段】半導体装置の層間絶縁膜構造は、下側のＳｉ系絶縁膜と、上側のＳｉ系絶縁膜と、下側及び上側のＳｉ系絶縁膜に挟まれ、厚さ方向の中間のＦ組成ｘよりもＳｉ系絶縁膜との界面のＦ組成ｘが小さいＣＦ_ｘ絶縁膜とを有する。 （もっと読む）

【課題】半導体チップのサイズを拡大せずに、高機能化を実現可能な半導体チップを提供すること。
【解決手段】本発明の一態様に係る半導体チップは、半導体基板５上に多層配線、及びシールリング１構造を備える半導体チップ１０１であって、シールリング１より内側に区画される内部領域２のみならず、内部領域２より外側に区画される額縁領域３に、チップ内部回路として動作可能な信頼性が確保された半導体素子１２が配設されている。 （もっと読む）

【課題】信号処理速度が速く、電流リークが起き難くて信頼性が高い半導体装置を低廉なコストで提供することである。
【解決手段】半導体装置の配線における絶縁膜の構造であって、前記絶縁膜は、下層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜より機械的強度に富む上層ＣＶＤ型絶縁膜と、前記下層ＣＶＤ型絶縁膜と前記上層ＣＶＤ型絶縁膜との間に設けられた塗布型絶縁膜とを具備する。 （もっと読む）

【課題】 一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含む半導体装置の製造方法を提供すること。
【解決手段】 パターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。 （もっと読む）

【課題】ｎ型ＭＩＳトランジスタのゲート電極、及びｐ型ＭＩＳトランジスタのゲート電極の双方を精度良く実現する。
【解決手段】第１のＭＩＳトランジスタと第２のＭＩＳトランジスタとを備えた半導体装置において、第１のＭＩＳトランジスタは、半導体基板１０における第１の活性領域１０ａ上に形成された第１のゲート絶縁膜１３ａと、第１のゲート絶縁膜１３ａ上に形成され、シリコン膜１４ａとシリコン膜１４ａ上に形成された第１の金属シリサイド膜２０ａとからなる第１のゲート電極２６ａとを備え、第２のＭＩＳトランジスタは、半導体基板１０における第２の活性領域１０ｂ上に形成された第２のゲート絶縁膜１３ｂと、第２のゲート絶縁膜１３ｂ上に形成され、フルシリサイド化された第２の金属シリサイド膜２０Ｂからなる第２のゲート電極２６ｂとを備え、第１の金属シリサイド膜２０ａは、第２の金属シリサイド膜２０Ｂに比べて膜厚が薄い。 （もっと読む）

【課題】誘電率が低く、且つ、良好な品質を有する絶縁膜を備え、配線間の寄生容量が抑制された半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成され、第１の溝（第２の配線溝２８）を有し、高さ方向において組成比が異なる第１の絶縁膜（第３の絶縁膜２４）と、第１の溝（第２の配線溝２８）を埋める第１の金属配線（第２の金属配線２５）とを備えている。第１の絶縁膜（第３の絶縁膜２４）では、上部における機械的強度がその他の部分における機械的強度に比べて大きくなっている。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法、研磨装置、及び研磨パッドを提供すること。
【解決手段】シリコン基板３０の上にトランジスタTR₁〜TR₃を形成する工程と、シリコン基板３０とトランジスタTR₁〜TR₃の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】素子分離絶縁膜上に形成されたキャパシタを有する半導体装置において、寄生容量を抑制すること。
【解決手段】本発明は半導体基板１０に設けられた素子分離絶縁膜１２と、素子分離絶縁膜上に設けられた導電層２２と、導電層を覆うように設けられた層間絶縁膜３０と、層間絶縁膜内であって導電層上に接触して設けられた金属からなる下層電極４２と、層間絶縁膜内であって下層電極上に設けられた誘電体層４９と、層間絶縁膜内であって誘電体層上に設けられた金属からなる上層電極５２と、を具備する半導体装置およびその製造方法である。 （もっと読む）