【課題】導電パターンにクラックが入ることを抑制できる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、絶縁膜１０上に設けられた直線状の第１の導電パターン１２と、絶縁膜１０上に設けられ、第１の導電パターン１２の端部に、第１の導電パターン１２に対して９０°を成す向きで接合している直線状の第２の導電パターン１４と、第１の導電パターン１２と第２の導電パターン１４の接合部分の内角側に位置する絶縁膜１０上に設けられ、第１の導電パターン１２及び第２の導電パターン１４それぞれに接続する直角三角形状の補助パターン１６と、パッシベーション膜２０とを具備する。補助パターン１６は、直角部分を挟む２辺が、それぞれ第１の導電パターン１２及び第２の導電パターン１４に線接触している。 （もっと読む）

【課題】シグナルパッドおよびリングパッドを半導体パッケージの基板面上において偏りのないように配置する設計処理を演算処理装置により効率的に実行するボンディングパッド配置方法を実現する。
【解決手段】半導体パッケージの基板面上におけるシグナルパッドもしくはリングパッドの位置を半導体パッケージの基板面上に相当する仮想平面上において設計する配置処理を、演算処理装置により実行するボンディングパッド配置方法は、仮想平面上の位置を決定すべき位置決定対象シグナルパッドが、設計データにより規定された配置順に従って位置決定対象シグナルパッドよりも１つ先に既に仮想平面上の位置を決定した位置決定済シグナルパッドとは設計データの規定上異なる列に属するか否かを判定する判定ステップＳ１００と、判定ステップＳ１００の判定結果に基づき、位置決定対象シグナルパッドの仮想平面上の位置を決定する決定ステップＳ２００と、を備える。 （もっと読む）

【課題】時間を費やさない簡便な手順でエッチング量を正確に確定することのできる半導体デバイスのエッチング量判定方法を提供する。
【解決手段】エッチング量判定方法は基板上にステップ状の複数の区域を有するモニター部を備えた擬似電極を形成する。次いで、試料の電極と同時にモニター部の第１区域および第２区域をエッチングし、このとき現われる基板の露出面積に基づいてエッチング量を確定する（１次判定）。次いで、電極と同時にモニター部の第２区域をエッチングし、このとき現われる基板の露出面積に基づいてエッチング量を確定する（最終判定）。 （もっと読む）

【課題】配線端に挟まれた信号配線について、細りによる断線を防止し、デバイスの製造歩留まりの向上を図る。
【解決手段】標準セルにおいて、信号配線１１は第１の方向に延伸している。信号配線１２，１３は、第１の方向と実質的に垂直な第２の方向に延伸し、信号配線１１を挟んで対向している。そして、信号配線１２，１３の配線幅は、信号配線１１の配線幅よりも大きい。 （もっと読む）

【課題】有機半導体層の形成に印刷法を適用しても高スループットでアライメント精度良く、高いオンオフ比を有し、素子間でのばらつきが小さい薄膜トランジスタアレイを提供する。
【解決手段】薄膜トランジスタアレイの配置を（１）半導体層１２の電流が流れる方向をソース配線２８の方向と同じにする、（２）ソース・ドレイン電極２７、２６をクシ型形状の電極とする、等の最適化を行い、印刷法による有機半導体層１２をストライプ形状とする。 （もっと読む）

【課題】トランジスタのソース及びドレインを形成する導体材料の配列は、特別に設計されたマスクによってコントロールされる。マスクの設計には費用と時間がかかる可能性があるが、それは即ち、トランジスタを含む回路の試験にも費用と時間がかかり、回路の開発と試験を効率的に行うための妨げとなる可能性があることを意味する。
【解決手段】そこで本発明は、多数整列した導電アイランドを含む汎用パターンを提供する。前記パターンは、薄膜トランジスタ形成用のソース及びドレイン端子として、またその他の電子部品を前記多数整列した導電アイランド上に形成するための導電源として用いられる。 （もっと読む）

【課題】ダミーパターンの一部を削除することにより、ダミーパターン挿入量を最小化しつつ、かつチップ内の凹凸を抑制することができる半導体装置の平坦化方法および半導体装置の平坦化システムを提供する。
【解決手段】半導体装置の製造において、シミュレーションサーバを用いて、配線として形成される溝以外に電気的に機能しないダミーパターンを導入する半導体装置の平坦化方法であって、ダミーパターンを設計データ上にて、配線またはその他の電気的に機能するパターンが存在する場所以外の全ての領域に規定の間隔で導入した後、ＣＭＰプロセス後の膜厚が厚くなると予測される場所から設計データ上のダミーパターンを削除し、ダミーパターンが削除された後の設計データを用いてシャドウマスクを製造する。 （もっと読む）

【課題】従来の半導体装置においては、配線の伝送特性が不安定となってしまう。
【解決手段】半導体装置１は、高周波配線１０、ダミー導体パターン２０、配線３０、およびダミー導体パターン４０を備えている。高周波配線１０の近傍には、ダミー導体パターン２０が配置されている。配線３０の近傍には、ダミー導体パターン４０が配置されている。高周波配線１０とダミー導体パターン２０との間の距離の最小値ｄ１は、配線３０とダミー導体パターン４０との間の距離の最小値ｄ２よりも大きい。 （もっと読む）

【課題】素子の製造工程で導電部が収縮し素子性能が影響を受けるのを防止するための、小さな面積で導電部の収縮を防ぐことができる構造を提供する。
【解決手段】半導体素子の導電部１００に対し、その一部を延長する延長部１１０と、延長部と一体となって構成するシールド部１２０とを有している。このような構成にすることにより、導電部が受ける外周部の収縮をシールド部が代わりに受け、導電部の収縮を防ぐことができる。シールド部は、導電部より小さいため微細化の妨げとならず、また、シールド部の形状は自由に選択することができるため、複雑な外周形状を有する半導体素子にも適用可能である。 （もっと読む）

【課題】実装基板の配線が半導体チップの高周波配線に及ぼす影響を小さく抑えることが可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ１０、および実装基板３０を備えている。半導体チップ１０は、半導体基板１２、配線層１４、および高周波配線１６を有している。半導体基板１２上には、配線層１４が設けられている。配線層１４中には、高周波配線１６が形成されている。半導体チップ１０は、実装基板３０上にフェイスダウンで実装されている。高周波配線１６と実装基板３０の配線３４との間には、電磁遮蔽層４０が設けられている。 （もっと読む）

【課題】ワイヤボンディングの密着性の信頼性向上を確保した上で、小型化された半導体装置を提供する。
【解決手段】ワイヤボンディング用のボンディング領域５５と、ボンディング領域５５に隣接して配置され、試験用プローブを上方斜め方向から進入させて、ボンディング領域５５と同一平面上で異なる２方向から試験用プローブを測定可能に接触させるプロービング領域５３と、を含むボンディングパッド５１を備える。 （もっと読む）

【課題】プローブ針から異物を除去する際に研磨紙を用いる必要がない半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１上又は上方に、絶縁膜１０を形成する工程と、絶縁膜１０上に、導電パッド１２ａ及びダミー導電パッド１２ｂを形成する工程と、絶縁膜１０上、導電パッド１２ａ上、及びダミー導電パッド１２ｂ上に、保護膜１４を形成する工程と、保護膜１４にパッド開口部１４ａ及びダミーパッド開口部１４ｂを形成する工程と、ダミー導電パッド１４ｂ上に、プローブ針研磨パターン１６ａを形成する工程と、プローブ針６０を導電パッド１２ａに押圧して半導体装置の検査を行う工程と、プローブ針６０をプローブ針研磨パターン１６ａに押し当てることにより、プローブ針６０に付着した異物６０ａを除去する工程とを具備する。 （もっと読む）

【課題】研磨工程などを削減するとともに素子分離領域の上に微細なゲートスペースパターンを有する。
【解決手段】半導体装置は、半導体基板１００と、素子分離絶縁膜１０１と、第１および第２電極１０７ａ，１０７ｂと、ゲート絶縁膜パターン１０４と、側壁絶縁膜１０８とを備えている。素子分離絶縁膜１０１は半導体基板１００の上に設けられており、第１および第２電極１０７ａ，１０７ｂはゲート絶縁膜パターン１０４を挟むようにして素子分離絶縁膜１０１の上に設けられている。側壁絶縁膜１０８は、第１および第２電極１０７ａ，１０７ｂの側面のうちゲート絶縁膜パターン１０４に接している部分以外の部分に設けられている。 （もっと読む）

【課題】エアギャップによる配線間寄生容量の低減による効果及び弊害、並びに歩留まりを考慮し必要最低限のエアギャップを生成するための半導体集積回路装置の配線構造並びにその設計方法及び設計装置を提供する。
【解決手段】工程Ｓ７００３において、配線後の入力レイアウトデータ７００１の配線パターンの配線毎の配線幅を検出したり、配線領域毎の配線密度を検出する。そして、工程Ｓ７００４において、前記工程Ｓ７００３の検出結果に基づいて、プロセスによって決まる配線幅・配線密度条件７００５を用いて、ＣＭＰの際に段差が発生しやすい太幅配線や配線密度の高い領域を特定する。その後、工程Ｓ７００６において、前記工程Ｓ７００４により特定された太幅配線や配線領域の周辺領域に存在し、円錐部の高いエアギャップが形成される配線間隔箇所を検出し、工程Ｓ７００７において、その検出結果に基づいてエアギャップ生成領域を生成又は削除する。 （もっと読む）

【課題】本発明の目的は、樹脂層及びその上に形成した配線から構成された外部端子を、破損しないようにプローブ検査を行えるようにすることにある。
【解決手段】半導体装置は、集積回路１２が形成され、集積回路１２に電気的に接続された電極１４を有する半導体基板１０を有する。樹脂層が半導体基板１０の電極１４が形成された面に形成されている。配線４０は、電極１４上に位置して電極１４に電気的に接続する接続部４２と、樹脂層上に位置して外部端子を構成する端子部４４と、接続部４２及び端子部４４を介して電極１４に電気的に接続するパッド４６と、を含む。接続部４２及びパッド４６の間に端子部４４が位置する。パッド４６の表面には、端子部４４から遠い方向に低くなる段差５０が形成されている。 （もっと読む）

【課題】上部配線層が半導体素子に与えるストレスの影響を低減すると共に、ダミー配線パターンを設けてＣＭＰ技術を適用した効果を維持し得る半導体装置を提供する。
【解決手段】
半導体基板１の主面上及びゲート電極５の上面上には、ＭＯＳＦＥＴ（半導体素子）１００を被覆する第一層間絶縁膜７が形成され、その上面上の前記ＭＯＳＦＥＴ１００のチャネル領域６の上方以外の領域には第一配線層９が形成されている。また、前記第一層間絶縁膜７の上面上及び前記第一配線層９の上面上には、前記第一配線層９を被覆する第二層間絶縁膜１０が形成され、前記第二層間絶縁膜１０の上面上には第二配線層ダミーパターン（第一ダミー配線パターン）１１が形成されている。ここで、前記第二配線層ダミーパターン１１は、前記第一配線層９と同様に、前記チャネル領域６の上部領域に重ならない領域に配置される。 （もっと読む）

【課題】ＷＬＣＳＰとして製造される半導体装置において、半導体チップにおいて発生する熱を外方に効率よく放出できるようにする。
【解決手段】パッド電極２１，２３，２５を形成した半導体チップ３と、パッド電極２１，２３，２５を避けて半導体チップ３の表面に配された第１の絶縁層５と、半導体チップ３の表面側に位置する接続電極部７及び放熱用電極部９と、第１の絶縁層５の表面に配され、パッド電極２１，２３，２５及び接続電極部７を相互に電気接続する第１の配線部１１，１３と、放熱用電極部９に接続する第２の配線部１５と、電極部７，９を半導体チップ３の表面側に露出させて、電極部７，９及び配線部１１，１３，１５を封止する第２の絶縁層とを備え、第２の配線部１５が、半導体チップ３の発熱部分に隣接し、第１の配線部１１，１３の配置領域を除く第１の絶縁層５の表面の領域に配されている半導体装置１を提供する。 （もっと読む）

【課題】キャパシタの信頼性や品質を確保しつつ、ウェハ工程完了後にキャパシタの容量を調整できる半導体装置を提供する。
【解決手段】容量調整用キャパシタを、同一の半導体基板に対して複数備え、容量調整用キャパシタがパッシベーション膜によって被覆された半導体装置であって、複数の容量調整用キャパシタは、同一層の電極間がそれぞれ層内繋ぎ配線によって連結されて１つのキャパシタブロックを構成しており、層内繋ぎ配線によって連結された各層の電極のうち、少なくとも１層の電極と当該電極間を繋ぐ層内繋ぎ配線とが、同一の導電材料からなる薄膜抵抗体として構成され、薄膜抵抗体のうち、層内繋ぎ配線に相当する部位の少なくとも１箇所に光を選択的に照射して部位を断線させることにより、キャパシタブロックの容量が調整可能である。 （もっと読む）

【課題】 ボンディングパッド周辺においては、ワイヤボンディング時の衝撃によりボンディングパッドのずれ、周辺配線とのショートが発生する。このためパッド周辺のパターン設計基準の縮小化ができず、チップサイズが大きくなるという問題がある。
【解決手段】 ボンディングパッドからの柱形状引き出し配線により、パッドと同電位の導電性パターンを設ける。導電性パターンとパッド間に柱形状引き出し配線と絶縁膜を設けることでボンディング時の衝撃を弱め、導電性パターンのずれを抑制する。本発明のパッド構造によれば、パッド周辺のパターン設計基準の縮小が可能となり、小さなチップサイズの半導体集積回路が得られる。 （もっと読む）

【課題】ソース線の電位上昇を防止して、複数のメモリセル間での電位差のばらつきを低減する。
【解決手段】複数のメモリセル１１を第１の方向と第２の方向とに並べ、ワード線２４を第１の方向に平行に配置し、ソース線２５とビット線２６とを第２の方向に平行に配置する。第２の方向に並んで隣り合う第１のソース線２５Ａと、第２のソース線２５Ｂとは、第１の方向にも接続してよい。また、第２の方向に延びる同一直線上にあって互いに隣接するメモリセル１１同士は、それぞれの一方の主電極であるドレイン電極１３と、他方の主電極であるソース電極１２とが隣り合うようにするとよい。 （もっと読む）