【課題】平坦化工程またはエッチング工程でのパターン依存性に起因した工程不良を改善する効果に優れたダミーパターンを含む半導体素子及びその製造方法を提供する。
【解決手段】基板に形成されたデバイスパターンと、前記デバイスパターンの一側に互いに異なる大きさの垂直断面積を有して複数個形成されたダミーパターンとを含んで半導体素子を構成する。 （もっと読む）

【課題】製造工程時間の増加を招くことなく、複数の凹部に埋め込まれた部材表面の平坦性を向上することのできる技術を提供する。
【解決手段】相対的に面積の大きい第１ダミーパターンＤＰ_１と相対的に面積の小さい第２ダミーパターンＤＰ_２とをダミー領域ＦＡに配置することによって、素子形成領域ＤＡとダミー領域ＦＡとの境界ＢＬ近くまでダミーパターンを配置することができる。これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域ＦＡの全域において向上することができる。さらに、ダミー領域ＦＡのうち相対的に広い領域を上記第１ダミーパターンＤＰ_１で占めることで、マスクのデータ量の増加を抑えることができる。 （もっと読む）

【課題】テストコストの低減に資することができる半導体装置を提供する。
【解決手段】半導体装置（１）の外部端子を相対的に径とピッチが大きなバンプ（Ｐｕ，Ｐｓ，Ｐｕｓ）と小さなバンプ（Ｐ）に分け、前者よりも後者を半導体装置の中央寄りに配置する。大きなバンプの一部（Ｐｕ，Ｐｕｓ）は実装基板との接続に用いられ、大きなバンプの残り（Ｐｓ）は実装基板への接続に用いないがスクリーニングテスタへの接続に用いられる。小さなバンプ（Ｐ）は実装基板との接続にもスクリーニングテスタとの接続に用いられない。小さなバンプがアンダーフィル樹脂で覆われていても、表面を削ることによって容易に露出させることができる。スクリーニングテスタと接続される外部端子はピッチと径が共に大きくされているのでスクリーニングテストに特別なピンピッチ変換アダプタ等を必要とせず、プローブに対する位置決めにも特に高精度を要しない。 （もっと読む）

【課題】 ダミーパターンの配置に伴う光学的影響によってＯＰＣ処理の負担（特にバイアス処理の負担）が増大している。
【解決手段】 パターン配置装置５０は、複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置する。パターン配置装置５０は、ダミーパターンが配置されるべき配置領域を、互いに隣り合う配線パターンの中間領域に、かつ両隣の配線パターンに対する間隔が実質的に一定になるように設定する配置領域設定部５４と、ダミーパターンを配置領域に配置するパターン配置部５５と、を備える。 （もっと読む）

【課題】デザインルールエラーやショートの発生を抑制しながら、設計ＴＡＴを短縮すること。
【解決手段】半導体集積回路の設計方法は、（Ａ）配線パターンが配置されたレイアウト領域ＲＬを、複数の分割領域ＲＤに分割することと、（Ｂ）複数の分割領域ＲＤの各々に関して、各分割領域ＲＤに包含されるダミーパターン配置領域ＲＰを決定することと、（Ｃ）各分割領域ＲＤのダミーパターン配置領域ＲＰに、ダミーパターンを追加することと、（Ｄ）ダミーパターンが追加された複数の分割領域ＲＤ同士を結合することと、を有する。ダミーパターン配置領域ＲＰは、各分割領域ＲＤと隣接する分割領域との間の境界のうち少なくとも１つから離れている。 （もっと読む）

【課題】 パッドを有する配線構造において、配線面積を小さくし、素子の高集積化を図ることのできる配線構造及び該配線構造を有する集積回路並びに該配線構造を有する固体撮像素子、さらには該固体撮像素子を有する撮影装置を提供する。
【解決手段】 複数本の配線が平面上に並列されてなり、前記配線は、左右方向に一定間隔で配置された複数のパッドと、隣り合うパッド同士を接続する該パッドよりも細幅の導線とからなり、一のパッドから互いに反対方向且つ平行に二本の導線が延出し、該二本の導線において、一の導線の上辺は該一のパッドの最上端部と同一直線上にあり、他の導線の下辺は該一のパッドの最下端部と同一直線上にあり、一の配線における全パッドの重心を結ぶ線は前記導線の延出方向と非平行な直線をなし、前記重心を結ぶ線同士は互いに平行であり、隣り合う配線同士が最小配線間隔以上であることを特徴とする配線構造である。 （もっと読む）

【課題】ワード線間のリーク電流を低減できるようにする。
【解決手段】セルユニットＵＣの形成領域Ｒ１のＸ方向外側領域Ｒ２に各ワード線ＷＬの分断部ＷＬｃ１、ＷＬｃ２が設けられており、ダミーワード線ＤＷＬがワード線ＷＬの端部ＷＬａ、ＷＬｂ（コンタクト領域ＲＣ）脇にＹ方向に離間して浮遊状態に設けられている。 （もっと読む）

【課題】素子パターン寸法が微細化されたときでも、ヒューズ層を適切に、かつ、容易に切断することができ、生産性を向上させることが可能な半導体装置、及びその製造方法を提供する。
【解決手段】絶縁膜２と、絶縁膜２上で所定の間隔をおいて互いに平行に形成されるとともに、レーザー光が照射されることによって切断可能に各々構成された複数のヒューズ層４を備えた半導体集積回路装置（半導体装置）１であって、絶縁膜２において、複数の各ヒューズ層４における、レーザー光が照射される照射部分の少なくとも下方に凹部２ｂを形成し、この凹部２ｂを跨ぐように、複数の各ヒューズ層４を形成するとともに、当該凹部２ｂの上方に、凹部２ｂの形状に応じた凹み４ｄを各ヒューズ層４に形成する。 （もっと読む）

【課題】 半導体集積回路の入出力端子に接続される入出力配線数を削減して、入出力配線の配線パターンをシンプルな配線パターンとし、入出力配線の配線パターンの自由度を向上させる。
【解決手段】 液晶表示パネルと、前記液晶表示パネルを駆動制御する半導体集積回路とを具備する液晶表示装置であって、前記液晶表示パネルは、一対の絶縁基板を備え、前記半導体集積回路は、前記一対の絶縁基板の一方の絶縁基板上に搭載され、また、前記半導体集積回路は、前記半導体集積回路の動作中に電源電位あるいは基準電位に固定されるモード端子と、前記半導体集積回路の内部で電源電位あるいは基準電位に接続される電源ダミー端子とを備え、前記一対の絶縁基板上に形成された配線パターンにより、前記モード端子が前記電源ダミー端子と接続される。 （もっと読む）

【課題】バッティング・ディフュージョン構造を有する半導体素子を備えた半導体装置の製造歩留まりを向上させる。
【解決手段】半導体基板１の主面に、素子分離領域２で囲まれたｐＭＩＳ用の活性領域３ａと、Ｖｄｄ電位給電部用の活性領域３ｂと、ｐＭＩＳ結合用の活性領域３ｃとの３つの活性領域が規定されており、２入力ＮＡＮＤゲートＣＭＯＳ論理回路で２つのｐＭＩＳ（Ｑｐ）に共有されるソース用のｐ^＋型半導体領域７ｂとＶｄｄ電位給電部用のｎ^＋型半導体領域６ｂとの境界部８が、ｐＭＩＳ結合用の活性領域３ｃには設けられておらず、ｐＭＩＳ用の活性領域３ａ内に設けられている。これにより、境界部８の全てに沿ったｐＭＩＳ（Ｑｐ）のソース用のｐ^＋型半導体領域７ｂおよびＶｄｄ電位給電部用のｎ^＋型半導体領域６ｂの表面に形成されたシリサイド層の断線がなくなる。 （もっと読む）

【課題】本発明は、一対の領域それぞれに配列された端子の数が異なる場合であっても、樹脂層のつぶれる量の差を小さくすることを目的とする。
【解決手段】半導体装置は、複数の第１の電極１４上から第１の樹脂層２０上に至るように形成された、複数でｎ_１個の第１の配線２８と、複数の第２の電極１６上から第２の樹脂層２２上に至るように形成された、複数でｎ_２個（ｎ_２＜ｎ_１）の第２の配線３０と、を有する。第１の樹脂層２０と第２の樹脂層２２は、同じ材料からなり、同じ幅を以て長手方向に延びる形状をなす。第１の配線２８は、第１の樹脂層２０の長手軸に交差するように延び、第１の樹脂層２０上で第１の幅Ｗ_１を有する。第２の配線３０は、第２の樹脂層２２の長手軸に交差するように延び、第２の樹脂層２２上で第２の幅Ｗ_２（Ｗ_１＜Ｗ_２）を有する。Ｗ_１×ｎ_１＝Ｗ_２×ｎ_２の関係を有する。 （もっと読む）

【課題】ユニバーサル配線ラインを含む半導体チップ、半導体パッケージ、カード及びシステムを提供する。
【解決手段】半導体基板上の集積回路部と、半導体基板上に集積回路部と電気的に連結されるように配された一つ以上の導電性パッドと、半導体基板上に一つ以上の導電性パッドと離隔されて配され、集積回路部と電気的に絶縁された複数のユニバーサル配線ラインと、を備える半導体チップである。 （もっと読む）

【課題】ＥＳＤ保護回路の数を低減しつつ、内部回路をＥＳＤ破壊から十分に保護することが可能な半導体装置を提供する。
【解決手段】ヒューズの切断部位が露出することで発生するＥＳＤ破壊から内部回路を保護するために、従来のようにヒューズ毎に個別のＥＳＤ保護回路を設けるのではなく、複数のヒューズで共用される部位、例えば複数のヒューズが接続される共通配線や帯電した冶具等の物体の半導体チップとの接触面の大きさに応じて設定される単位格子毎に配置されるパッドにＥＳＤ保護回路を接続し、少ないＥＳＤ保護回路によって内部回路を効率的に保護する。 （もっと読む）

【課題】多層配線構造を有する半導体デバイスにおいて、樹脂層の平坦性を容易に確保できるようにする。
【解決手段】集積回路を有する半導体基板１１と、半導体基板１１上に設けられた第１樹脂層１２と、第１樹脂層１２上に設けられた第１配線層１３と、第１配線層１３の一部を露呈する開口部１５を有し第１樹脂層１２及び第１配線層１３を覆う第２樹脂層１４と、第２樹脂層１４上に設けられ開口部１５を通じて第１配線層１３と導通する第２配線層１６とを少なくとも備える半導体デバイスにおいて、第１配線層１３の近傍を除く半導体基板１１の全域にわたり、第１配線層１３と略同一の高さを有する構造体１８を配する。 （もっと読む）

【課題】表面電極の収縮応力を低減してマイクロクラック等の発生が抑制される太陽電池の製造方法、太陽電池および印刷用スクリーンを提供する。
【解決手段】印刷用スクリーン２には、バスバー電極のパターンに対応した露出したメッシュのスクリーンの領域Ｓ１における所定の領域に第２遮蔽部５が形成されている。銀ペーストをスキージによって押し広げることで銀ペーストパターンが印刷され、印刷用スクリーンを取外すと、第２遮蔽部５によって銀ペーストパターンが印刷されなかった領域に、銀ペーストの粘性によって銀ペーストがだれて流れ込み、銀ペーストパターンの幅方向の端部の厚みがより薄くなる。これにより、銀ペーストパターンの幅方向の端部と中央付近とで厚みの差が小さくなって、バスバー電極の収縮応力が大幅に低減される。 （もっと読む）

【課題】チップサイズの拡大なしに低電圧特性を達成し、十分な電源供給を可能にし、製造時間及びコストを節減できる半導体パッケージを提供する。
【解決手段】半導体パッケージは、電源供給用パッド１０２ａを含んだ多数のボンディングパッド１０２が中央部に配列され、外部に露出するように内部配線１０４が備えられた半導体チップ１００と、前記半導体チップ上に前記電源供給用パッド及び内部配線を露出させるように形成された絶縁膜１１０と、前記絶縁膜上に前記露出した電源供給用パッドと内部配線部分を連結するように形成された再配線１２０とを含む。 （もっと読む）

【課題】ＣＭＰプロセスによって生じるディッシングおよびエロージョン現象を抑制するためのダミーパターンを最適密度かつ最適配置で形成するダミーパターン設計方法を提供する。
【解決手段】デバイス図形データ部と空白部をチップ領域に有する半導体装置において、前記チップ領域をＣＭＰプロセスにより平坦化する前に前記空白部に形成するダミーパターンの設計方法であって、前記チップ領域全面にべたダミー部を設定し、前記べたダミー部全面にメッシュ部を設定した後に、前記べたダミー部を前記メッシュ部により分割することにより、前記チップ領域全面に複数の矩形ダミーパターンを形成する矩形ダミーパターン形成工程と、前記矩形ダミーパターンの一部を削除もしくは変形することにより、前記チップ領域におけるダミーパターンの密度を均一にするダミーパターン均一化工程を有するダミーパターンの設計方法を提供することによって、上記課題を解決できる。 （もっと読む）

【課題】低誘電率膜でのパターン差を低減して均一な加工を行なうため、低誘電率膜の吸湿量と吸湿物質の脱離量を考慮した半導体装置の製造方法を提供する。
【解決手段】まず、マスクの初期開口率α_０を算出する（ステップＳ５１）。続いて、低誘電率膜からの吸湿物質の脱離量Ｘと吸湿時間の関係を算出する（ステップＳ５２）。そして、算出した吸湿物質の脱離量Ｘと吸湿時間の関係に基づいて、脱離量Ｆ（α）（＝Ｘ）と開口率との関係を求める。次に、脱離量Ｆ（α）（＝Ｘ）と開口率との関係から、脱離量が許容値以下となる許容開口率α_１を算出する（ステップＳ５３）。続いて、初期開口率α_０と許容開口率α_１とを比較する（ステップＳ５４）。このとき、初期開口率α_０が許容開口率α_１よりも小さい場合には、マスクパターンにダミーパターンを追加する（ステップＳ５６）。 （もっと読む）

【課題】誤動作の原因となる電源・ＧＮＤノイズを低減し、信号に対する電源及びＧＮＤ双方のリターンパスを確保する。
【解決手段】パッケージ１００の上に半導体素子１０４が実装され、ボンディングワイヤ１０１〜１０３によってパッケージ１００と半導体素子１０４の電気的接続をとる。半導体素子１０４においては、信号用パッド２０１の外側と内側にＧＮＤ用パッド２０２と電源用パッド２０３が配置され、パッケージ１００においては、信号用パッド３０１の内側と外側にＧＮＤ用パッド３０２と電源用パッド３０３が配置される。信号用ボンディングワイヤ1０1を上下方向から電源用ボンディングワイヤ1０３とＧＮＤ用ボンディングワイヤ１０２によって挟むことで、電源・ＧＮＤノイズに対するシールド及びリターンパスを構成する。 （もっと読む）

【課題】空隙内に浸透した液体による装置の信頼性低下を抑制することのできる半導体装置を提供する。
【解決手段】半導体装置は、複数のゲート電極層ＣＧと、層間絶縁膜とを備えている。ゲート電極層ＣＧは、平面レイアウトにおいてそれぞれが同じ方向に延びるように形成され、ゲート配線部分ＧＷとコンタクトパッド部分ＣＰとを有している。層間絶縁膜は、ゲート配線部分ＧＷ同士の間およびゲート配線部分ＧＷとコンタクトパッド部分ＣＰとの間に空隙を残すようにゲート電極層ＣＧおよび空隙部の上に形成されている。ゲート配線部分ＧＷ同士の距離である第１の間隔Ｓ１に対して、ゲート配線部分ＧＷとコンタクトパッド部分ＣＰとの距離である第２の間隔Ｓ２が２．１倍以下である。 （もっと読む）