半導体装置
【課題】誤動作の原因となる電源・GNDノイズを低減し、信号に対する電源及びGND双方のリターンパスを確保する。
【解決手段】パッケージ100の上に半導体素子104が実装され、ボンディングワイヤ101〜103によってパッケージ100と半導体素子104の電気的接続をとる。半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置され、パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。信号用ボンディングワイヤ101を上下方向から電源用ボンディングワイヤ103とGND用ボンディングワイヤ102によって挟むことで、電源・GNDノイズに対するシールド及びリターンパスを構成する。
【解決手段】パッケージ100の上に半導体素子104が実装され、ボンディングワイヤ101〜103によってパッケージ100と半導体素子104の電気的接続をとる。半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置され、パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。信号用ボンディングワイヤ101を上下方向から電源用ボンディングワイヤ103とGND用ボンディングワイヤ102によって挟むことで、電源・GNDノイズに対するシールド及びリターンパスを構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ワイヤボンディング技術を用いて半導体素子をパッケージに接続した半導体装置に関するものである。
【背景技術】
【0002】
半導体をパッケージに接続する技術として、ワイヤボンディング技術がある。ワイヤボンディング技術は、フリップチップ等他の接続技術と比較して低コストで実現できるため、広く使用されている。
【0003】
近年の半導体素子の高速化、高集積化に伴い、低電圧で多数の信号が動作するようになってきている。そのため、従来よりもノイズに対する耐性が小さく、わずかなノイズによっても誤動作を起こす危険性がある。
【0004】
半導体素子の誤動作の原因となるノイズの1つに、放射ノイズがある。放射ノイズは、半導体チップ及びワイヤボンディングも含めた構造がアンテナとなり、半導体チップ自体から電磁波が放射され、他素子の誤動作の原因となる現象や、外来ノイズを受けて半導体素子自身が誤動作を起こす現象をさす。信号用ボンディングワイヤはそれ自身が基準となる電源・GNDから電気的に距離があるため、放射ノイズの影響を受けやすい。
【0005】
また、半導体チップの電源・GNDのワイヤボンディング接続が弱いと電源・GNDノイズが大きくなり、誤動作の原因となるため、電源・GNDノイズに対する対策が重要になっている。
【0006】
さらに、誤動作を起こさないためには、信号の安定化が必要であるが、ワイヤボンディングはパッケージやプリント配線板上とは異なり、基準となる電源・GNDのリターンパスを十分に考慮し難いため、信号が高速となった場合は問題となりやすい。
【0007】
外来ノイズの影響を回避するための手法としては、図16に示すように、パッケージ500に接合された半導体素子504を絶縁材506で被覆し、その上を導電体505により覆う構成が提案されている(特許文献1参照)。
【0008】
また、図17に示すようなボンディングワイヤ501を使用して半導体素子504のシールドを行う方法も提案されている(特許文献2参照)。
【0009】
電源・GNDノイズを回避するためには、図18に示すように半導体素子504の電源・GND用パッド604を信号用パッド601の配列の外側に延長し、ボンディングワイヤ514を複数用いて電源・GNDのインダクタンスを下げる方法がある。
【0010】
また、図19に示すように、信号用ボンディングワイヤ501の下方に電源及びGND用ボンディングワイヤ502、503を多数接続することができるように、帯状の導体602、603、702、703を配置した構成も提案されている(特許文献3参照)。
【0011】
さらに、図20に示すように、半導体素子504の電源・GND用パッド604を大面積として、電源・GND用ボンディングワイヤ径を太くすることで、電源・GNDのインダクタンスを下げる方法も提案されている(特許文献4参照)。
【0012】
【特許文献1】特開平6−268100号公報
【特許文献2】特許3745156号公報
【特許文献3】特開2001−244293号公報
【特許文献4】特開2005−191447号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、上記従来の手法では、以下のような問題点があった。
【0014】
特許文献1に示されたように、半導体素子を絶縁体で被覆したのち、導電体により覆う方法では、プロセスが増えるためにコストが高くなる。また、特許文献2に示すように、ワイヤボンディングを使用して半導体素子のシールドを行う方法は、外来ノイズに対しては安価な対策となりえるが、電源・GNDノイズに対する効果がない。
【0015】
電源・GND用パッドを外側に延長し、ワイヤボンディングを複数接続することで、電源・GNDのインダクタンスを下げる方法は、信号用ボンディングワイヤと半導体素子に対する放射ノイズ耐性が充分ではない。また、特許文献4に示すような、電源・GND用ボンディングワイヤを多数接続することができる形態や、特許文献5のように、電源・GND用ボンディングワイヤ径を太くして、電源・GNDのインダクタンスを下げる方法も同様である。
【0016】
さらに、上記いずれの方法も信号用ワイヤボンディングに対して電源及びGND双方のリターンパスを考慮するものではない。
【0017】
本発明は、半導体素子の誤動作の原因となる電源・GNDノイズが少なくて、しかも信号に対して電源・GND双方のリターンパスを考慮できる半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【0018】
上記目的を達成するため、本発明の半導体装置は、パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、前記半導体素子の上面においては、信号用パッドの内側に基準電位用パッドが配置され、前記パッケージの上面においては、信号用パッドの外側に基準電位用パッドが配置され、前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする。
【発明の効果】
【0019】
上部に配置された基準電位用ボンディングワイヤによって、信号用ボンディングワイヤをシールドすることができ、リターンパスも確保できる。
【0020】
加えて、信号用ボンディングワイヤの下にも基準電位用ボンディングワイヤを配置することで、信号用ボンディングワイヤを上下からシールドすることができる。
【発明を実施するための最良の形態】
【0021】
本発明を実施するための最良の形態を図面に基づいて説明する。
【0022】
図1は一実施形態による半導体装置を示す模式断面図である。この装置は、パッケージ100と、信号用ボンディングワイヤ101、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103によってパッケージ100に接続された半導体素子104と、を有する。GND用ボンディングワイヤ102と電源用ボンディングワイヤ103は、信号用ボンディングワイヤ101を上下から挟むように配置される。そして、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103は、それぞれ信号用ボンディングワイヤ101に対してリターンパスとして働く。
【0023】
半導体素子104の上面にはシールド導体面105が形成されており、電源用ボンディングワイヤ103と接続され、半導体素子104を覆うシールド構造を形成している。さらに、半導体素子104とボンディングワイヤ101〜103はモールド樹脂106で覆われている。
【0024】
このように、半導体素子上にはシールド導体面105が形成され、半導体素子104の信号用パッド201の外側と内側にはGND用パッド202と電源用パッド203が形成され、電源用パッド203は導体面105と導通している。パッケージ上の信号用パッド301の内側と外側には、それぞれGND用パッド302と電源用パッド303が配置される。
【0025】
これにより、信号用ボンディングワイヤ101の上下に、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103を配置することが可能となり、信号用ボンディングワイヤ101に対する上下双方のリターンパスと、上下からのシールドを実現する。
【0026】
なお、電源及びGND用パッドの形状は上記の形状に限定されるもではなく、パッド同士が接続されている帯状でも構わない。
【実施例1】
【0027】
図2及び図3は、実施例1による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0028】
図2の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の内側に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の外側に電源又はGND用パッド304が配置される。
【0029】
図3は、図2に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101の上部には電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上方からのシールド構造を形成している。
【0030】
このように、パッケージ上に半導体素子104が実装され、ワイヤボンディングによってパッケージ100と半導体素子104とを接続する。半導体素子104の上面においては、信号用パッド201の内側に基準電位用パッドである電源又はGND用パッド204が配置される。パッケージ100の上面においては、信号用パッド301の外側に基準電位用パッドである電源又はGND用パッド304が配置される。そして、半導体素子104とパッケージ100とを接続する信号用ボンディングワイヤ101の上に、基準電位用ボンディングワイヤである電源又はGND用ボンディングワイヤ114が配置される。
【実施例2】
【0031】
図4及び図5は、実施例2による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0032】
図4の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。
【0033】
図5は、図4に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【0034】
このように、半導体素子104の上面においては、信号用パッド201の内側と外側に基準電位用パッドである電源用パッド203とGND用パッド202が配置される。パッケージ100の上面においては、信号用パッド301の外側と内側に基準電位用パッドである電源用パッド303とGND用パッド302が配置される。そして、半導体素子104とパッケージ100とを接続する信号用ボンディングワイヤ101の上と下に、基準電位用ボンディングワイヤである電源用ボンディングワイヤ103とGND用ボンディングワイヤ102がそれぞれ配置される。
【実施例3】
【0035】
図6及び図7は、実施例3による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0036】
図6の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。
【0037】
図7は、図6に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【0038】
このように、信号用ボンディングワイヤ101の上下及び両側に、基準電位用ボンディングワイヤである電源又はGND用ボンディングワイヤ114が配置される
【実施例4】
【0039】
図8及び図9は、実施例4による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0040】
図8の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。半導体素子104の上面には、フィルム状のシールド用の導体面115が形成され、半導体素子104の電源用パッド203は導体面115と導通している。
【0041】
図9は、図8に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【実施例5】
【0042】
図10及び図11は、実施例5による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0043】
図10の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。半導体素子104の上面はフィルム状の導体面115によって覆われており、半導体素子104の電源パッド203は導体面115と導通している。
【0044】
図11は、図10に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【実施例6】
【0045】
図12及び図13は、実施例6による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0046】
図12の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。半導体素子上にはメッシュ状の導体面116が形成され、半導体素子104の電源用パッド203は導体面116と導通している。
【0047】
図13は、図12に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【実施例7】
【0048】
図14及び図15は、実施例7による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0049】
図14の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。半導体素子上にはメッシュ状の導体面116が形成され、半導体素子104の電源又はGND用パッド204は導体面116と導通している。
【0050】
図15は、図14に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【0051】
なお、上記実施例1〜7において、電源とGNDはそれぞれ限定されるものではなく、入れ替えても同電位であってもかまわない。
【図面の簡単な説明】
【0052】
【図1】一実施形態による半導体装置を示す模式断面図である。
【図2】実施例1による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図3】図2の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図4】実施例2による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図5】図4の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図6】実施例3による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図7】図6の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図8】実施例4による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図9】図8の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図10】実施例5による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図11】図10の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図12】実施例6による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図13】図12の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図14】実施例7による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図15】図14の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図16】一従来例による半導体装置を示す模式断面図である。
【図17】別の従来例による半導体装置を示す模式断面図である。
【図18】さらに別の従来例による半導体装置を示す図である。
【図19】さらに別の従来例による半導体装置を示す図である。
【図20】さらに別の従来例による半導体装置を示す図である。
【符号の説明】
【0053】
100 パッケージ
101 信号用ボンディングワイヤ
102 GND用ボンディングワイヤ
103 電源用ボンディングワイヤ
104 半導体素子
105、115、116 導体面
114 電源又はGND用ボンディングワイヤ
115、116 導体面
201、301 信号用パッド
202、302 GND用パッド
203、303 電源用パッド
204、304 電源又はGND用パッド
【技術分野】
【0001】
本発明は、ワイヤボンディング技術を用いて半導体素子をパッケージに接続した半導体装置に関するものである。
【背景技術】
【0002】
半導体をパッケージに接続する技術として、ワイヤボンディング技術がある。ワイヤボンディング技術は、フリップチップ等他の接続技術と比較して低コストで実現できるため、広く使用されている。
【0003】
近年の半導体素子の高速化、高集積化に伴い、低電圧で多数の信号が動作するようになってきている。そのため、従来よりもノイズに対する耐性が小さく、わずかなノイズによっても誤動作を起こす危険性がある。
【0004】
半導体素子の誤動作の原因となるノイズの1つに、放射ノイズがある。放射ノイズは、半導体チップ及びワイヤボンディングも含めた構造がアンテナとなり、半導体チップ自体から電磁波が放射され、他素子の誤動作の原因となる現象や、外来ノイズを受けて半導体素子自身が誤動作を起こす現象をさす。信号用ボンディングワイヤはそれ自身が基準となる電源・GNDから電気的に距離があるため、放射ノイズの影響を受けやすい。
【0005】
また、半導体チップの電源・GNDのワイヤボンディング接続が弱いと電源・GNDノイズが大きくなり、誤動作の原因となるため、電源・GNDノイズに対する対策が重要になっている。
【0006】
さらに、誤動作を起こさないためには、信号の安定化が必要であるが、ワイヤボンディングはパッケージやプリント配線板上とは異なり、基準となる電源・GNDのリターンパスを十分に考慮し難いため、信号が高速となった場合は問題となりやすい。
【0007】
外来ノイズの影響を回避するための手法としては、図16に示すように、パッケージ500に接合された半導体素子504を絶縁材506で被覆し、その上を導電体505により覆う構成が提案されている(特許文献1参照)。
【0008】
また、図17に示すようなボンディングワイヤ501を使用して半導体素子504のシールドを行う方法も提案されている(特許文献2参照)。
【0009】
電源・GNDノイズを回避するためには、図18に示すように半導体素子504の電源・GND用パッド604を信号用パッド601の配列の外側に延長し、ボンディングワイヤ514を複数用いて電源・GNDのインダクタンスを下げる方法がある。
【0010】
また、図19に示すように、信号用ボンディングワイヤ501の下方に電源及びGND用ボンディングワイヤ502、503を多数接続することができるように、帯状の導体602、603、702、703を配置した構成も提案されている(特許文献3参照)。
【0011】
さらに、図20に示すように、半導体素子504の電源・GND用パッド604を大面積として、電源・GND用ボンディングワイヤ径を太くすることで、電源・GNDのインダクタンスを下げる方法も提案されている(特許文献4参照)。
【0012】
【特許文献1】特開平6−268100号公報
【特許文献2】特許3745156号公報
【特許文献3】特開2001−244293号公報
【特許文献4】特開2005−191447号公報
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、上記従来の手法では、以下のような問題点があった。
【0014】
特許文献1に示されたように、半導体素子を絶縁体で被覆したのち、導電体により覆う方法では、プロセスが増えるためにコストが高くなる。また、特許文献2に示すように、ワイヤボンディングを使用して半導体素子のシールドを行う方法は、外来ノイズに対しては安価な対策となりえるが、電源・GNDノイズに対する効果がない。
【0015】
電源・GND用パッドを外側に延長し、ワイヤボンディングを複数接続することで、電源・GNDのインダクタンスを下げる方法は、信号用ボンディングワイヤと半導体素子に対する放射ノイズ耐性が充分ではない。また、特許文献4に示すような、電源・GND用ボンディングワイヤを多数接続することができる形態や、特許文献5のように、電源・GND用ボンディングワイヤ径を太くして、電源・GNDのインダクタンスを下げる方法も同様である。
【0016】
さらに、上記いずれの方法も信号用ワイヤボンディングに対して電源及びGND双方のリターンパスを考慮するものではない。
【0017】
本発明は、半導体素子の誤動作の原因となる電源・GNDノイズが少なくて、しかも信号に対して電源・GND双方のリターンパスを考慮できる半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【0018】
上記目的を達成するため、本発明の半導体装置は、パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、前記半導体素子の上面においては、信号用パッドの内側に基準電位用パッドが配置され、前記パッケージの上面においては、信号用パッドの外側に基準電位用パッドが配置され、前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする。
【発明の効果】
【0019】
上部に配置された基準電位用ボンディングワイヤによって、信号用ボンディングワイヤをシールドすることができ、リターンパスも確保できる。
【0020】
加えて、信号用ボンディングワイヤの下にも基準電位用ボンディングワイヤを配置することで、信号用ボンディングワイヤを上下からシールドすることができる。
【発明を実施するための最良の形態】
【0021】
本発明を実施するための最良の形態を図面に基づいて説明する。
【0022】
図1は一実施形態による半導体装置を示す模式断面図である。この装置は、パッケージ100と、信号用ボンディングワイヤ101、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103によってパッケージ100に接続された半導体素子104と、を有する。GND用ボンディングワイヤ102と電源用ボンディングワイヤ103は、信号用ボンディングワイヤ101を上下から挟むように配置される。そして、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103は、それぞれ信号用ボンディングワイヤ101に対してリターンパスとして働く。
【0023】
半導体素子104の上面にはシールド導体面105が形成されており、電源用ボンディングワイヤ103と接続され、半導体素子104を覆うシールド構造を形成している。さらに、半導体素子104とボンディングワイヤ101〜103はモールド樹脂106で覆われている。
【0024】
このように、半導体素子上にはシールド導体面105が形成され、半導体素子104の信号用パッド201の外側と内側にはGND用パッド202と電源用パッド203が形成され、電源用パッド203は導体面105と導通している。パッケージ上の信号用パッド301の内側と外側には、それぞれGND用パッド302と電源用パッド303が配置される。
【0025】
これにより、信号用ボンディングワイヤ101の上下に、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103を配置することが可能となり、信号用ボンディングワイヤ101に対する上下双方のリターンパスと、上下からのシールドを実現する。
【0026】
なお、電源及びGND用パッドの形状は上記の形状に限定されるもではなく、パッド同士が接続されている帯状でも構わない。
【実施例1】
【0027】
図2及び図3は、実施例1による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0028】
図2の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の内側に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の外側に電源又はGND用パッド304が配置される。
【0029】
図3は、図2に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101の上部には電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上方からのシールド構造を形成している。
【0030】
このように、パッケージ上に半導体素子104が実装され、ワイヤボンディングによってパッケージ100と半導体素子104とを接続する。半導体素子104の上面においては、信号用パッド201の内側に基準電位用パッドである電源又はGND用パッド204が配置される。パッケージ100の上面においては、信号用パッド301の外側に基準電位用パッドである電源又はGND用パッド304が配置される。そして、半導体素子104とパッケージ100とを接続する信号用ボンディングワイヤ101の上に、基準電位用ボンディングワイヤである電源又はGND用ボンディングワイヤ114が配置される。
【実施例2】
【0031】
図4及び図5は、実施例2による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0032】
図4の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。
【0033】
図5は、図4に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【0034】
このように、半導体素子104の上面においては、信号用パッド201の内側と外側に基準電位用パッドである電源用パッド203とGND用パッド202が配置される。パッケージ100の上面においては、信号用パッド301の外側と内側に基準電位用パッドである電源用パッド303とGND用パッド302が配置される。そして、半導体素子104とパッケージ100とを接続する信号用ボンディングワイヤ101の上と下に、基準電位用ボンディングワイヤである電源用ボンディングワイヤ103とGND用ボンディングワイヤ102がそれぞれ配置される。
【実施例3】
【0035】
図6及び図7は、実施例3による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0036】
図6の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。
【0037】
図7は、図6に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【0038】
このように、信号用ボンディングワイヤ101の上下及び両側に、基準電位用ボンディングワイヤである電源又はGND用ボンディングワイヤ114が配置される
【実施例4】
【0039】
図8及び図9は、実施例4による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0040】
図8の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。半導体素子104の上面には、フィルム状のシールド用の導体面115が形成され、半導体素子104の電源用パッド203は導体面115と導通している。
【0041】
図9は、図8に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【実施例5】
【0042】
図10及び図11は、実施例5による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0043】
図10の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。半導体素子104の上面はフィルム状の導体面115によって覆われており、半導体素子104の電源パッド203は導体面115と導通している。
【0044】
図11は、図10に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【実施例6】
【0045】
図12及び図13は、実施例6による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0046】
図12の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の外側と内側にGND用パッド202と電源用パッド203が配置される。パッケージ100においては、信号用パッド301の内側と外側にGND用パッド302と電源用パッド303が配置される。半導体素子上にはメッシュ状の導体面116が形成され、半導体素子104の電源用パッド203は導体面116と導通している。
【0047】
図13は、図12に信号用ボンディングワイヤ101と、GND用ボンディングワイヤ102及び電源用ボンディングワイヤ103を加えた構成を示す。信号用ボンディングワイヤ101を挟むように、GND用ボンディングワイヤ102と電源用ボンディングワイヤ103が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、上下からのシールド構造を形成している。
【実施例7】
【0048】
図14及び図15は、実施例7による半導体装置の構成を示す。樹脂モールドは省略して示されている。
【0049】
図14の(a)、(b)にそれぞれ平面図と断面図で示すように、半導体素子104においては、信号用パッド201の四方に電源又はGND用パッド204が配置される。パッケージ100においては、信号用パッド301の四方に電源又はGND用パッド304が配置される。半導体素子上にはメッシュ状の導体面116が形成され、半導体素子104の電源又はGND用パッド204は導体面116と導通している。
【0050】
図15は、図14に信号用ボンディングワイヤ101と、電源又はGND用ボンディングワイヤ114を加えた構成を示す。信号用ボンディングワイヤ101を四方から囲むように電源又はGND用ボンディングワイヤ114が配置され、信号用ボンディングワイヤ101のリターンパスとなり、かつ、四方からのシールド構造を形成している。
【0051】
なお、上記実施例1〜7において、電源とGNDはそれぞれ限定されるものではなく、入れ替えても同電位であってもかまわない。
【図面の簡単な説明】
【0052】
【図1】一実施形態による半導体装置を示す模式断面図である。
【図2】実施例1による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図3】図2の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図4】実施例2による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図5】図4の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図6】実施例3による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図7】図6の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図8】実施例4による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図9】図8の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図10】実施例5による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図11】図10の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図12】実施例6による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図13】図12の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図14】実施例7による半導体装置の一部分を、ボンディングワイヤを除いた状態で示す平面図及び断面図である。
【図15】図14の半導体素子とパッケージを、ボンディングワイヤで接続した状態を示す平面図及び断面図である。
【図16】一従来例による半導体装置を示す模式断面図である。
【図17】別の従来例による半導体装置を示す模式断面図である。
【図18】さらに別の従来例による半導体装置を示す図である。
【図19】さらに別の従来例による半導体装置を示す図である。
【図20】さらに別の従来例による半導体装置を示す図である。
【符号の説明】
【0053】
100 パッケージ
101 信号用ボンディングワイヤ
102 GND用ボンディングワイヤ
103 電源用ボンディングワイヤ
104 半導体素子
105、115、116 導体面
114 電源又はGND用ボンディングワイヤ
115、116 導体面
201、301 信号用パッド
202、302 GND用パッド
203、303 電源用パッド
204、304 電源又はGND用パッド
【特許請求の範囲】
【請求項1】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの内側に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの外側に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする半導体装置。
【請求項2】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの内側と外側に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの外側と内側に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上と下に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤがそれぞれ配置されることを特徴とする半導体装置。
【請求項3】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの四方に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの四方に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上下及び両側に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする半導体装置。
【請求項4】
前記半導体素子は、前記上面を覆う導体面を有し、前記導体面は、前記基準電位用パッドに接続されていることを特徴とする請求項1ないし3いずれか1項記載の半導体装置。
【請求項5】
前記半導体素子の前記導体面はメッシュ状であることを特徴とする請求項4記載の半導体装置。
【請求項1】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの内側に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの外側に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする半導体装置。
【請求項2】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの内側と外側に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの外側と内側に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上と下に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤがそれぞれ配置されることを特徴とする半導体装置。
【請求項3】
パッケージ上に半導体素子が実装され、ワイヤボンディングによって前記パッケージと前記半導体素子とを接続する半導体装置において、
前記半導体素子の上面においては、信号用パッドの四方に基準電位用パッドが配置され、
前記パッケージの上面においては、信号用パッドの四方に基準電位用パッドが配置され、
前記半導体素子の前記信号用パッドと前記パッケージの前記信号用パッドとを接続する信号用ボンディングワイヤの上下及び両側に、前記半導体素子の前記基準電位用パッドと前記パッケージの前記基準電位用パッドとを接続する基準電位用ボンディングワイヤが配置されることを特徴とする半導体装置。
【請求項4】
前記半導体素子は、前記上面を覆う導体面を有し、前記導体面は、前記基準電位用パッドに接続されていることを特徴とする請求項1ないし3いずれか1項記載の半導体装置。
【請求項5】
前記半導体素子の前記導体面はメッシュ状であることを特徴とする請求項4記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2008−311379(P2008−311379A)
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願番号】特願2007−156969(P2007−156969)
【出願日】平成19年6月14日(2007.6.14)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願日】平成19年6月14日(2007.6.14)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]