【課題】エアギャップによる配線間寄生容量の低下を考慮した配線構造の設計方法およびその装置を提供する。
【解決手段】配線後のレイアウトデータからタイミングエラー箇所を特定し（3_007）、エアギャップの有無による容量値の変動を評価することにより、タイミングを改善するのに必要最低限のエアギャップ禁止領域を算出する（3_008）。また、配線時には、エアギャップを考慮したタイミング計算を行ない、エアギャップによる容量値の変動を考慮して配線パターンを変更する。面積を増加することなく、配線時のタイミング収束、および配線後のタイミング改善の工数を削減することができる。 （もっと読む）

【課題】簡単な構造で大きなデカップリング容量を得ることが可能な技術を提供する。
【解決手段】層間絶縁膜２０の誘電率は層間絶縁膜３０の誘電率よりも高く設定されている。導体ＣＬＧと導体ＣＬＶとは、層間絶縁膜２０，３０のうち誘電率が高い方の層間絶縁膜２０だけをそれらの間に挟んでいる。導体ＣＬＧには低電位側の電源電位が印加され、導体ＣＬＶには高電位側の電源電位が印加される。導体ＣＬＶと導体ＣＬＧの間にはデカップリング容量ＤＣ１が形成される。 （もっと読む）

【課題】半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置を提供。
【解決手段】半導体装置の電源配線10は、VDD配線12において、配線方向の両端部分で電源と直接接続して電源電位が供給される第１の配線メタル22と、電源と直接接続せずに第１の配線メタル22と接続して電源電圧が供給される第２の配線メタル24とを積層し、第１の配線メタル22と第２の配線メタル24とを接続する配線接続部を出力ドライバ20の位置に拘らず配置して、これらの接続部のうち、一つの接続部26を配線方向の中央部分に配置し、またその他の接続部26および28を両端部分と中央部分との間に配置することにより、接続部間のON抵抗差を極力小さく抑え、各出力ドライバ間の電流誤差を減少し、また電源配線の配線幅を狭くしても性能を維持することができる。 （もっと読む）

【課題】保護用の素子の存在により、半導体装置の回路構成が複雑になり、製造工程が複雑になり、製造が容易でなかった。
【解決手段】基板と、基板上に設けられた回路素子と、基板における、外部から静電気が入来し得る第１の位置と回路素子の第２の位置との間に設けられ、接地電位に接続された遮蔽部であって、静電気が入来したときに静電気を逃すための遮蔽部と、を含む。 （もっと読む）

【課題】ウェハ裏面側から貫通電極を形成する場合において、大口径ウェハに対しても低コストかつ短ＴＡＴで貫通電極形成を可能とする半導体ウェハならびに半導体装置の構造とその製造方法を提供する。
【解決手段】半導体ウェハは、ウェハの貫通電極を形成する位置に形成された筒状の深溝トレンチ２と、深溝トレンチ２の内部および上面に埋め込まれた絶縁材料４と、絶縁材料４の上面に形成されたゲート電極膜５および金属膜６と、金属膜６の上面に形成された多段の柱状配線ビア７と、金属膜６に多段の柱状配線ビア７を介して電気的に接続されて形成された外部接続電極９とを有する。これにより、ウェハを薄型化した後にドライエッチングによって貫通電極を形成する新規のプロセス、装置開発が不要となり、さらに専用設計の導入によって各プロセス難易度を大幅に低減した貫通電極の形成が可能となる。 （もっと読む）

【課題】ミリ波帯におけるＲＦプローブのロスの増加を低減することのできるミリ波ＲＦプローブパッドを得る。
【解決手段】６０ＧＨｚ以上のオンウェハ測定に用いるミリ波ＲＦプローブパッドにおいて、グランドパッド１０を、所望の周波数に対して、λ／４の電気長を有するオープンスタブ構造としたものである。これにより、プロービングによる損失の低減を実現し、かつ、より高性能なミリ波ＭＭＩＣを実現するミリ波ＲＦプローブパッドを得ることができる。 （もっと読む）

【課題】配線効率を向上させ、面積効率を改善することを可能とする。
【解決手段】Ｎ型拡散層２ａおよびＰ型拡散層２ｂの上面に、平面視でＮ型拡散層２ａおよびＰ型拡散層２ｂの外部に互いに対向する側に突出した部位を有する金属層３ａ，３ｂと、金属層３ａ，３ｂの突出した部位の上面に、電源電圧線１ａおよび接地電圧線１ｂと平行方向に接触部４０ａ，４０ｂとを構成するようにしたため、金属層３ａ，３ｂの上面の領域に空きができる。これにより、多くの配線６を設置することが可能となり、配線効率および面積効率を向上させることができる。 （もっと読む）

【課題】大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくできる構造の半導体装置を提供する。
【解決手段】素子形成領域及び該素子形成領域を囲んで形成された周辺領域を有する半導体チップ１と、前記半導体チップ１の前記周辺領域上に同心円状に形成され、且つ複数の金属層を積み上げて形成された複数の金属リング１２（１２１〜１２３）とを具備し、前記金属リング１２のうち隣接する１対の金属リングは、互いに対向する一対の電極として所定の電位差を有するキャパシタを構成している。従来回路構成に用いられない信頼性強化のために用いられる金属リングをキャパシタに利用するので、大容量キャパシタが必要な半導体集積回路を搭載する半導体チップのチップサイズを小さくすることができる。 （もっと読む）

【課題】 高周波半導体装置において、空間伝搬による高周波信号の漏れが発生し入力部の高周波信号が出力部に悪影響を及ぼす問題がある。これを回避するために入力部と出力部を離間したり、これらの間にボンディングワイヤを固着して接地するなどの方法がとられるが何れもチップ上の入力部と出力部間に十分な離間距離を確保する必要があった。
【解決手段】 基板表面に第１素子と第２素子を設け、基板裏面に接地電位の第１電極を設ける。第１素子と第２素子間に基板を貫通する第２電極を設け、第１電極と接続する。第１素子と第２素子間で空間伝搬による高周波信号の漏れが発生しても、接地電位の第２電極によるトラップにより接地することができる。トラップのために基板表面にワイヤボンド固着領域を確保する必要がなく、チップの小型化寄与し配線レイアウトの自由度も大きくなる。 （もっと読む）

【課題】本発明は、電気ヒューズを用いて、信頼性の高い救済処理が行える半導体集積回路を提供することを目的とする。
【解決手段】本発明は、ヒューズ配線１と、第１電極パッド２と、第２電極パッド３と、汚染防止層１１と、第１ビア配線１２と第２ビア配線１３とを備える。そして、ヒューズ配線１は、所定の電流値以上を流すことで切断される。第１電極パッド２は、ヒューズ配線１の一方に接続される。第２電極パッド３は、ヒューズ配線１の他方に接続される。汚染防止層１１は、絶縁層を介してヒューズ配線１の上層及び下層に形成される。一対の第１ビア配線１２は、ヒューズ配線１の側面に対し絶縁層を介して形成され、汚染防止層１１と接続してヒューズ配線１を囲む。一対の第２ビア配線１３は、ヒューズ配線１に対して第１ビア配線１２の外側に、第１ビア配線１２を囲むように形成される。 （もっと読む）

【課題】２列パッド配置を持つ半導体装置に対して、十分な電気特性を実現しかつ低コストでパッケージの設計が可能となるような、特定のパッド配置と並びの基準を提供する。
【解決手段】電源パッドとグランドパッドのパッド数の合計の、電源パッドとグランドパッドと信号パッドのパッド数の合計に対する比率が、所定の値、具体的には４０％以上となるように、電源パッドとグランドパッドを設ける。また、データ出力系の電源パッド数と、データ出力系のグランドパッド数との合計が全パット数の１５％以上となるように、電源パッドとグランドパッドを設ける。また、パッド配列ライン部のコマンド／アドレス系パッドの領域の中間部と端部とには電源パッドとグランドパッドとが、同じ種類のパッドが横に並ぶように少なくとも１対配置され、同じパッド配列ライン部上の中間の部分と端部の対向する位置では、電源パッドとグランドパッドとが対向するように配置される。 （もっと読む）

【課題】配線リソースを確保しつつチップ内に均一で効率的な電源供給を行うこと。
【解決手段】複数の電源パッド１７ａと、Ｘ方向に電源パッド１７ａと交互に配置される複数の接地パッド１８ａと、Ｘ方向に沿って延在し、かつ、Ｘ方向上の各電源パッド１７ａの第１の端部と接続される第１上層電源配線１７ｂと、Ｘ方向に沿って延在し、かつ、Ｘ方向上の各接地パッド１８ａの第１の端部の反対側の第２の端部と接続される第１上層接地配線１８ｂと、第１上層電源配線１７ｂと第１上層接地配線１８ｂの間にて電源パッド１７ａから隣りの接地パッド１８ａの近傍まで延在する第２上層電源配線１７ｃと、第１上層電源配線１７ｂと第１上層接地配線１８ｂの間にて接地パッド１８ａから隣りの電源パッド１７ａの近傍まで延在する第２上層接地配線１８ｃと、を備える。１７ａ、１７ｂ、１７ｃ、１８ａ、１８ｂ、１８ｃは、同一のパッド層に形成される。 （もっと読む）

【課題】半導体装置を無線装置の基板に実装した場合に、実装前後で導電層のインダクタ周辺の寄生容量に変化が生じインダクタとの結合容量が変わり、インダクタ値が変化してしまうことのない、ＷＬＣＳＰ構造の半導体装置を提供する。
【解決手段】半導体装置１００は、半導体基盤１０１と、半導体基盤の上層側に導電体で形成される遮蔽体２０Ｂと、半導体基盤の上層側に導電体および半導体で形成される能動体２０Ａと、遮蔽体と能動体の間に形成され、遮蔽体と能動体とを電気的に絶縁する絶縁層１０６Ｐ、１０６Ｑとを有し、遮蔽体は、板状に形成される第１導電層１１０Ｂと、第１導電層の上層側に形成され、第１導電層に接続される第１外部電極１０２Ｂとを含み、能動体は、半導体基盤と第１導電層の間に形成され、半導体基盤に接続される第２導電層１０３、１１０Ａを含む構成とする。 （もっと読む）

【課題】配線間のノイズをシールドする構成を有する半導体回路を少ない工数で製造する製造方法を提供する。
【解決手段】図１（ａ）に示すように、下地メタル配線２１を形成し、層間膜１２を成膜する。このとき層間膜（１２）は下地メタル配線（２１）の凹凸形状に沿った形状となる。メタル素材を成膜して凹部にメタル素材を埋め込み、ＣＭＰ法を用いて平坦化し、その上に層間膜（１４）を成膜することで、ノイズシールド配線（２２）が形成される。このノイズシールド配線（２２）をＧＮＤ電位、もしくは電源電圧と同電位に固定することで、信号配線間のノイズを低減するノイズシールド配線として機能させる。下地メタル配線による凹凸形状の凹部を利用することで、従来技術に比べて少ない設計工数、製造工数でノイズシールド配線の形成が可能となる。 （もっと読む）

【課題】信頼性の高いＴＦＴ構造を用いた半導体装置を提供する。
【解決手段】基板１０１上に形成されたＣＭＯＳ回路において、Ｎチャネル型ＴＦＴにサブゲート配線（第１配線）１０２aとメインゲート配線（第２ゲート配線）１０７aを設ける。ＬＤＤ領域１１３は第１配線１０２aとは重なり、第２配線１０７aとは重ならない。このため、第１配線にゲート電圧を印加すればＧＯＬＤ構造となり、印加しなければＬＤＤ構造となる。回路仕様に応じてＧＯＬＤ構造とＬＤＤ構造とを使い分けることができる。 （もっと読む）

集積回路のための電力供給ネットワーク(2)を提供し、この電力供給ネットワーク(2)は、供給グリッド(4)；複数の供給パッド(6)であって各供給パッド(6)は供給グリッド(4)の縁部と電気的に接触するもの；複数の供給パッド(6)の少なくとも1種のための電流スプレッダー(8)であって、各電流拡散体(8)がそれぞれの供給パッド(6)および供給グリッド(4)と電気的に接触するもので、各電流拡散体(8)がそれが供給グリッド(4)のそれぞれの部分に重複するように大きさを作られるもので；および各電流拡散体(8)が供給グリッド(4)より低い電気的抵抗を持つものを備える。さらなる具体例は上述するような電力供給ネットワークを有する集積回路を提供する。
（もっと読む）

【課題】動作の高速化、回路の合理的な配置を可能にし、簡単な構成でチップ内の回路レイアウトの自由度を高くした半導体集積回路装置を提供する。
【解決手段】半導体基板の一主面上に回路を構成する回路素子及び配線及びかかる回路と電気的に接続された第１電極と第２電極を設け、上記第１及び第２電極の表面部を除いた上記回路上に有機絶縁膜を形成し、かかる有機絶縁膜上に第１及び第２外部接続用電極を設け、上記第１及び第２外部接続用電極と第ｌ及び第２電極とをそれぞれ電気的に接続するための導電層を上記有機絶縁膜上に被着させ、その交差部において上記導体層の一方を上記半導体基板の一主面に設けられた配線に接続される。 （もっと読む）

【課題】従来の半導体装置は、信号配線とその信号配線の下層に配置される配線とが干渉する問題があった。
【解決手段】本発明にかかる半導体装置は、レイアウトセル内のトランジスタに第１の電源を供給する第１の電源配線ＶＤＤＬとレイアウトセル内のトランジスタを接続するセル内配線とが形成されるセル内配線層と、レイアウトセルの入出力端子と接続される入出力配線が形成される入出力配線層と、セル内配線層と入出力配線層との間に形成されるシールド配線２３とを有し、シールド配線２３は、セル内配線と第１の電源配線とを覆う領域に形成されるものである。 （もっと読む）

【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。 （もっと読む）

【課題】一部の内部配線に流れる高周波電流だけを選択的に抑制することができる半導体装置を提供すること。
【解決手段】本発明に係る半導体装置１は、半導体基板２と、その半導体基板２上に形成された絶縁層３と、その絶縁層３の一部の領域Ｒｆに埋め込まれ、絶縁層３の表面に達する磁性体１０と、その磁性体１０を貫通するように絶縁層３に埋め込まれた金属配線５と、を備える。その磁性体１０は、上記一部の領域Ｒｆにおいて、金属配線５の全周を覆っている。 （もっと読む）