【課題】半導体装置のボンディングパッドに加えられる外部からの、特定箇所への応力集中を緩和しつつ、半導体装置の製造容易性を向上させることを可能とする構造を備える半導体装置を提供する。
【解決手段】半導体層の上に位置する、第４メタル配線層が延びる方向と、第４配線層の上に位置する第３配線層ＭＬ３０，３７が延びる方向とが直交するように設けられている。これにより、上方に位置するボンディングパッドＢＰ１，ＢＰ２に外部から応力が加えられた場合であっても、下方に伝達された力は、互いに交差するように積層配置された第３配線層および第４配線層により、応力が全体に分散され、特定箇所への応力集中を緩和し、半導体装置の強度劣化を最小限に抑制することを可能とする。 （もっと読む）

【課題】ディッシングを抑制する。
【解決手段】半導体装置は、複数の銅配線層と複数の絶縁層が交互に積層されて構成される。低インピーダンス配線は、所定の領域を占有して形成される。第１配線群は、第１の銅配線層に所定の間隔ｄ１を空けて並列に敷設され、第１の方向に延伸する短冊状の複数の銅配線Ｌｃ１を含む。第２配線群は、第１の銅配線層と隣接する第２の銅配線層に、所定の間隔ｄ２を空けて並列に敷設され、第１の方向と垂直な第２の方向に延伸する短冊状の複数の銅配線Ｌｃ２を含む。第１配線群が占める領域ＲＧＮ１と、第２配線群が占める領域ＲＧＮ２と、所定の領域は、少なくとも部分的にオーバーラップする。第１配線群Ｌｃ１と第２配線群Ｌｃ２は、等電位となるように電気的に接続される。 （もっと読む）

【課題】層間絶縁膜を厚くしなくてもソース配線の外にドレイン配線を引き出せ、かつ、ＬＯＣＯＳ酸化膜や層間絶縁膜などの絶縁膜の絶縁破壊を防止できるようにする。
【解決手段】素子部８から配線引出し部９に延設されるようにｎ^-型ドリフト層４の裏面に裏面電極１９を備え、この裏面電極１９とソース配線１８との間に電流が流れるような構造、つまりｎ^-型ドリフト層４の表裏を貫通して縦方向に電流を流す構造にする。そして、裏面電極１９を配線引出し部９まで延設し、ｎ⁺型コンタクト領域２１、配線引出し部９のｎ^-型ドリフト層４、ｎウェル領域２０およびｎ⁺型コンタクト領域２１を通じてドレイン配線２３と接続する。すなわち、裏面電極１９を通じて電流が流れるようにすることにより、ドレイン配線２３を素子部８の外に引き出した構造とする。 （もっと読む）

【課題】低誘電率膜内に孤立ビアを形成する際に、レジストポイゾニングの発生を抑制する。
【解決手段】 基板１上に形成されたｐ−ＳｉＯＣ膜１２内に、第１配線１５と、第１ダミー配線１５ａを形成する。次に、ｐ−ＳｉＯＣ膜２２を形成し、ｐ−ＳｉＯＣ膜２２上にキャップ膜２３を形成する。キャップ膜２３及びｐ−ＳｉＯＣ膜２２内に、第１配線１５と接続するビア２８と第２配線２９とからなるデュアルダマシン配線を形成するとともに、孤立したビア２８の周辺にダミービア２８ａを形成する。 （もっと読む）

【課題】 半導体回路装置の面積を増大させることなく、電源電圧安定化のための十分な容量を確保することができる半導体回路装置を実現する。
【解決手段】 トランジスタセル１の一方の端部は、グランド線６、絶縁層９、電源線７の順に半導体基板８の一の面に積層されてなるため、グランド線６および電源線７の配線方向の長さに対応した容量Ｃ１を形成することができるので、電源安定化に必要な十分な容量を確保することができる。また、グランド線６の上方に電源線７が積層されているため、容量を形成するための領域をトランジスタセル１間に確保する必要がない。さらに、グランド線６および電源線７を配置するために必要な面積を、グランド線６および電源線７を並列して配置する構造よりも小さくすることができる。 （もっと読む）

【課題】配線の膜厚の増加によって配線の低インピーダンス化を実現すると共に、微細配線の形成をも同時に実現する。
【解決手段】電源配線やＧＮＤ配線等の低インピーダンス化を要求される金属配線１０５上の保護膜１に開口部２を形成し、該開口部２を介して金属配線１０５上に膜厚の大きいメッキ配線３を形成する。 （もっと読む）

【課題】従来の半導体装置では、配線の抵抗を高めることなく容量素子で発生した短絡に起因する配線の溶断を防止することができなかった。
【解決手段】本発明にかかる半導体装置は、互いに平行に配置される複数の第１配線１１と、複数の第１配線１１のそれぞれと直交し、互いに平行に配置される複数の第２配線１２とを有する半導体装置であって、半導体装置は、複数の第１配線１１のいずれか一つに接続される下部電極２４と、複数の第２配線１２のいずれか一つに接続される上部電極２１と、下部電極２４と上部電極２１との間に形成される容量膜２３とを備える容量素子２０を有し、上部電極２１と下部電極２４とのうち少なくとも一方の電極は、その一部の領域に前記電極の幅が前記一部の領域以外よりも狭い幅狭部２２を有するものである。 （もっと読む）

【課題】
ビルディングブロック方式では、電源ライン及びグランドラインの配置によって、半導体集積回路装置の微細化が困難であった。
【解決手段】
アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 （もっと読む）

【課題】強誘電体膜の劣化を防止する。
【解決手段】本発明の半導体装置１は、基板２１上方に順次設けられた第１電極３２、強誘電体膜３３、及び第２電極３４を有する強誘電体キャパシタ３と、強誘電体キャパシタ３の上面及び側面を覆う水素バリア膜４と、水素バリア膜４及び基板２１を覆う層間絶縁膜６と、層間絶縁膜６及び水素バリア膜４を貫通して第２電極３４を露出させるコンタクトホール７０と、第２電極３４上を含むコンタクトホール７０の内壁面７０ａを覆い、水素バリア性を有する導電材料からなるバリアメタル７５と、コンタクトホール７０内に埋設されたプラグ導電部７と、を備えている。水素バリア膜４におけるコンタクトホール７０の内壁面は、コンタクトホール７０の内側に向かって凹となる湾曲面となっており、水素バリア膜４におけるコンタクトホール７０の内径は第２電極３４に向かって小さくなる。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。 （もっと読む）

【課題】高耐圧半導体装置において、高電圧配線に高電圧が印加されたとき、この配線から発生する電磁波が周囲のデバイス等に影響を与えるという課題があった。
【解決手段】高電圧配線１５の下層および上層に、高電圧配線１５から発生する電磁波をシールドするためのガード配線１３および１７を設けた。
【効果】高電圧配線１５から電磁波が発生しても、電磁波は下層配線１３および上層ガード配線１７によりシールドされ、高電圧配線１５周囲のデバイスへ到達せず、周囲のデバイスが電磁波により影響を受けることを防止できる。 （もっと読む）

【課題】半導体素子を、より小型化することができる半導体装置、当該半導体素子、及び基板を得る。
【解決手段】半導体素子１２に対し、抵抗ラダー８０の近傍に抵抗ラダー用電極８２ａ〜８２ｅを設ける一方、絶縁性フィルム１８に対し、入力側アウターリード２２と抵抗ラダー用電極８２ａ〜８２ｅとを接続する抵抗ラダー用接続パターン２１及び金属配線パターン５４を設ける。 （もっと読む）

【課題】配線の低抵抗化を図り、電圧ドロップを抑制できる配線構造を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路の電源配線構造は、第１の方向に延伸して形成された複数の配線１Ｄ及び１Ｓからなる配線層１と、配線層１の上に、第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の配線２Ｄ及び２Ｓからなる配線層２と、配線層２の上に、第２の方向と同じ方向に延伸して形成された複数の配線４Ｄ及び４Ｓからな配線層４とを備える。 （もっと読む）

【課題】 高融点金属を含む多層配線を使用してトランジスタに導入される配線がトランジスタのチャネル幅方向と垂直の方向から導入される場合においても、ＥＳＤ保護用のＮ型ＭＯＳトランジスタの全体で均一に動作させることのできる半導体装置を得る。
【解決手段】 複数のドレイン領域と複数のソース領域が交互に配置され、前記ドレイン領域と前記ソース領域の間にゲート電極が配置された、複数のトランジスタが一体化した構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ドレイン領域に接続される第１のメタル配線とソース領域に接続される第１のメタル配線の片方あるいは両方が、第１のメタル配線以外の複数層のメタル配線と接続されており、第１のメタル配線と第１のメタル配線以外の複数層のメタル配線とを電気的に接続するためのビアホールの数を、ＥＳＤ保護用のＮ型ＭＯＳトランジスタへ外部から配線される配線の距離に応じて、遠くなるほど数多く形成した。 （もっと読む）

【課題】従来のレイアウト設計では、配線コストの増大、電源ノイズ発生、電圧降下の問題、電源構造の複雑化などの課題があった。
【解決手段】セル情報を格納するレイアウトライブラリに、基本セル以外に、セル間を埋める役割をするフィラーセルを少なくとも２種以上含む。そのフィラーセルの少なくとも１種は、上層メタルと、Power RailおよびGround Railからなる下層メタルを備え、そして別のフィラーセルの少なくとも一種は、上層メタルと、Power RailおよびGround Railからなる下層メタルを備え、その上層メタルと下層メタルが同電位に短絡接続された構造を備える。レイアウト設計時、レイアウトライブラリの情報に基づき、所要の基本セルを配置すると共に、複数種あるフィラーセルを、信号配線から一定の距離を隔てた領域に選択的に配置する。 （もっと読む）

【課題】 半導体集積回路の入出力端子に接続される入出力配線数を削減して、入出力配線の配線パターンをシンプルな配線パターンとし、入出力配線の配線パターンの自由度を向上させる。
【解決手段】 液晶表示パネルと、前記液晶表示パネルを駆動制御する半導体集積回路とを具備する液晶表示装置であって、前記液晶表示パネルは、一対の絶縁基板を備え、前記半導体集積回路は、前記一対の絶縁基板の一方の絶縁基板上に搭載され、また、前記半導体集積回路は、前記半導体集積回路の動作中に電源電位あるいは基準電位に固定されるモード端子と、前記半導体集積回路の内部で電源電位あるいは基準電位に接続される電源ダミー端子とを備え、前記一対の絶縁基板上に形成された配線パターンにより、前記モード端子が前記電源ダミー端子と接続される。 （もっと読む）

【課題】有効に電源ノイズの吸収をはかり、回路の安定動作を実現することを目的とする。特にノイズ発生源のすぐ近くでノイズの吸収を行う。
【解決手段】少なくとも一つの回路ブロックを備えた半導体集積回路装置であって、前記回路ブロック上に第１の導体層１ａと、前記第１の導体層１ａ上に容量絶縁膜１ｃを介して形成された第２の導体層１ｂとを具備してなるバイパスコンデンサを具備し、前記バイパスコンデンサの前記第１及び第２の導体層の一方は基板電位を固定する基板コンタクトを介してグランド配線または電源配線の一方に接続され、他方は電源配線またはグランド配線の残る一方に接続される。 （もっと読む）

【課題】瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、既配置セルを移動させることなく、電源配線に容量成分を付加し瞬時電流ノイズの発生を抑制することのできる半導体設計装置および半導体回路を提供する。
【解決手段】半導体設計装置１は、回路セルの配置配線終了後のレイアウトデータ１００に対して、キャパシタ挿入位置決定部１１が、瞬時電流の電流経路の解析にもとづいて瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定し、容量値算出部１２が、そのキャパシタに必要とされる容量値を算出し、空き領域検出部１３が、そのキャパシタの挿入位置周辺の空き領域を検出し、容量セル配置部１４が、容量値算出部１２により算出された容量値を満たす分の容量セルをその空き領域に配置し、配線部１５が、配置された容量セルのキャパシタ端子とキャパシタ挿入位置の電源配線とを配線で接続する。 （もっと読む）

【課題】高速情報処理用デジタル集積回路チップ内、およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線構造において、インピーダンス制御された高密度微細多層配線構造の製造方法を提供する。
【解決手段】フォトリソグラフィによりビア穴が形成された絶縁層４，４Ａ，４Ｂ，４Ｃと、絶縁層を介して積層された信号線７，７Ａ及びグランド層３，３Ａとを備える。絶縁層、信号線、グランド層を重ねると共に、上下のグランド層をビア６，６Ａ，６Ｂによって接続してシールド壁を形成する。信号線を中間に、グランド層を上側および下側に配置したデュアルストリップ線路を形成する。 （もっと読む）

【課題】本発明の目的は、パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】パッケージサイズがチップサイズに近く、応力吸収層とは別に、熱ストレスを効果的に吸収することができる半導体装置である。半導体装置１５０は、電極１５８を有する半導体チップと、半導体チップの上に設けられる応力緩和層としての樹脂層１５２と、電極１５８から樹脂層１５２の上にかけて形成される配線１５４と、樹脂層１５２の上方で配線１５４に形成されるハンダボール１５７と、を有し、樹脂層１５２は表面に窪み部１５２ａを有するように形成され、配線１５４は窪み部１５２ａの上を通って形成される。 （もっと読む）