【課題】半導体装置の伝送線路の信号伝達効率を高くする
【解決手段】本発明は、多層配線４００内に形成され、信号線３４２下にあり、トランジスタ領域上に形成された第１導体パターン３１２を有する、半導体装置に関する。第１導体パターン３１２はグラウンドまたは電源に接続し、トランジスタ領域と重なる。また、信号線３４２は第１導体パターン３１２と重なっている。第１導体パターン３１２は複数のトランジスタ形成領域と重なっていてもよい。第１導体パターン３１２の下にトランジスタ形成領域を複数有していていもよい。 （もっと読む）

【課題】ＭＩＳＦＥＴのソース／ドレイン間の寄生容量を減少させる電極および配線を有したメモリや、メモリ混載のロジック等の半導体集積回路を提供する。
【解決手段】ゲート電極５より上方に少なくともキャパシタ電極１４，１６または情報記憶部の一部を有する半導体集積回路装置において、ＭＩＳＦＥＴは、ソース・ドレイン拡散層７に接続する少なくとも１つずつの第１のプラグ９を有する。ソース・ドレイン拡散層７のどちらか一方に、第１のプラグ９を介して接続し、キャパシタまたは情報記憶部の一部の下部電極１４と同一工程またはそれより前工程の配線層から成る第１の配線２１を設け、一方のソース・ドレイン拡散層７の上方に第１の配線２１と他の配線２２を接続するプラグを設けず、また、ソース・ドレイン拡散層７の他方の領域の上方に第１の配線２１と同一工程の配線を設けないようにする。 （もっと読む）

【課題】放熱性に優れ、高周波高出力で使用可能な、化合物半導体高電子移動度トランジスタを提供する。
【解決手段】支持基板２０の第１の主表面２０ａ上に、チャネル層４０及びバリア層５０が積層されて構成される、化合物半導体高電子移動度トランジスタであって、ソース電極６２が形成された領域を含む、支持基板の領域部分が金属部２２であり、ドレイン電極６４が形成された領域を含む、支持基板の他の領域部分がシリコン部２４で構成される。 （もっと読む）

【課題】ＷＣＳＰの再配線を用いて、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ、特性劣化を防止できる半導体装置を提供する。
【解決手段】２以上の回路ブロック１、２が形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子３ａ〜３ｅ、４ａ〜４ｅが先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロック１、２の電極端子とを接続する再配線１２ａ、１２ｂ、１６ａ、１６ｂとが樹脂封止された封止樹脂層とを備える半導体装置において、前記２以上の回路ブロック１、２のうち少なくとも１つの回路ブロック１、２では、接地用の前記電極端子と接地用の前記外部端子３ａ〜３ｅ、４ａ〜４ｅとを接続する前記再配線１２ａ、１２ｂ、１６ａ、１６ｂが自回路ブロック１、２の形成領域の全部または一部を覆うように設けられている。 （もっと読む）

【課題】ボンディングプロセス及びプロービングプロセスにより発生した応力から素子を保護し且つボンディングパッドの下側の絶縁膜にクラックが発生することのない、信頼性の高い半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板と半導体基板の上に形成された第１の層間絶縁膜３と、第１の層間絶縁膜３の上に形成されたパッド１と、パッド１の直下の領域において、第１の層間絶縁膜３中にそれぞれが互いに間隔をおいて独立して形成された複数の第１の配線１２とを備えている。複数の第１の配線１２は、パッド１の直下の領域において、第１の方向に延びる複数の第１方向配線１２Ａと、第１の方向と直交する第２の方向に延びる複数の第２方向配線１２Ｂとを有する。 （もっと読む）

【課題】駆動安定性を高め、積層工程での歩留まりを向上させ、実装形態での長期信頼性を向上させた薄型半導体チップの積層パッケージを実現する。
【解決手段】チップ表面に半導体素子１１０と、半導体素子１１０に信号を供給する配線と信号用電極と電源用電極とグランド用電極を有し、チップ裏面に信号用電極と電源用電極とグランド用電極を有し、チップ表面の電極とチップ裏面の電極とを電気的に接続する貫通配線を有し、チップの裏面を覆い、グランド用電極と接続した導体層１２０が形成されている複数の半導体チップ５００、５０１とインターポーザ５０２とが積層されている半導体パッケージ。 （もっと読む）

【課題】ＥＳＤ放電経路におけるメタル配線の電流密度の許容値を高くとることが可能であり、また、配線抵抗を小さくすることが可能である半導体装置を提供する。
【解決手段】信号パッド（１０１）と、電源線（１０３）と、接地線（１０４）と、一端が信号パッド（１０１）と接続されたインダクタ（１１１）と、インダクタ（１１１）の他端と電源線（１０３）または接地線（１０４）との間に設けられた終端抵抗（１１２）と、インダクタ（１１１）の中間の第１位置（Ａａ）に接続された第１ＥＳＤ保護素子（ＥＳＤ＿Ｇ）と、インダクタ（１１１）の中間の第１位置（Ａａ）とは異なる第２位置（Ａｂ）に接続された第２ＥＳＤ保護素子（ＥＳＤ＿Ｖ）とを備える。 （もっと読む）

【課題】本発明は、ウエハが反るのを防止できる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、互いに対向する第１及び第２の主面を有するＧａＡｓ基板と、前記ＧａＡｓ基板の前記第１の主面上に形成され、Ｐｄ、Ｔａ、Ｍｏの少なくとも１つから構成された第１の金属層と、前記第１の金属層上に形成され、Ｎｉ系合金又はＮｉから構成された第２の金属層と、を備えることを特徴とする。 （もっと読む）

【課題】 入出力部の電源配線の近傍にバイパスコンデンサを配置する場合、ＬＳＩの端子数が多くなると、バイパスコンデンサを配置するための領域を確保することが困難になる。
【解決手段】 半導体基板の表面に、電子回路素子が形成されている電子回路領域が画定される。半導体基板の上に、一方に基準電位が印加され、他方に電源電圧が印加される第１及び第２の配線が配置される。シールリングが、電子回路領域を取り囲むように、半導体基板の上に配置される。シールリングは、第１の配線に電気的に接続される。第１の不純物拡散領域が、シールリングよりも内側において、半導体基板の表層部に形成される。第１の不純物拡散領域の上に誘電体膜が配置される。誘電体膜の上に、シールリングに電気的に接続され、導電材料で形成されたキャパシタ導電膜が配置される。 （もっと読む）

【課題】半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことを可能とする。
【解決手段】検査装置のプローブカードは、コイル型プローブ針とその内側に配置されたポゴピン型プローブ針とで構成されたケルビンコンタクト用プローブ針および２端子測定用プローブ針を備えている。ウエハのチップ領域１Ａに形成された電極パッド２、３は、ケルビンコンタクト用プローブ針が接触する電極パッド３の面積をＢ、２端子測定用プローブ針が接触する電極パッド２の面積をＡとしたとき、Ａ≦Ｂ＜２Ａの関係にある。 （もっと読む）

【課題】ゴーストや配線パターン等の写り込みを回避しつつ、高速動作を可能とする。
【解決手段】半導体装置１１は、第１面に半導体素子としての固体撮像素子１１Ａが形成された半導体基板１１１と、半導体基板１１１の第１面と反対側の第２面側に形成され、少なくとも一部に接地線を含む配線パターン１１６と、半導体基板１１１を第１面から第２面にかけて貫通し、固体撮像素子１１Ａと配線パターン１１６とを電気的に接続する貫通電極１１６ａと、半導体基板１１１の第２面と配線パターン１１６が延在する面（または層）との間に形成され、配線パターン１１６の接地線と電気的に接続されたＧＮＤプレーン１１７と、を備える。 （もっと読む）

【課題】デジタル領域とアナログ領域とが混載された半導体装置におけるデジタル領域からアナログ領域へのノイズ伝搬を効果的に抑制する。
【解決手段】デジタル領域１２０とアナログ領域１３０とが混載された半導体装置１００は、平面視でデジタル領域１２０およびアナログ領域１３０の外周を取り囲む環状のシールリング１４０と、シールリング１４０で囲まれた領域内で、デジタル領域１２０とアナログ領域１３０との間に設けられ、アナログ領域１３０をデジタル領域１２０から隔離するとともに、シールリング１４０に電気的に接続されたガードリング１５０と、ガードリング１５０と当該ガードリング近傍で電気的に接続された電極パッド１６０ａとを含む。電極パッド１６０ａは、外部の接地端子（１８０ａ）に接続されて接地電位とされている。 （もっと読む）

【課題】シールド膜を設けることなく、最上層配線層に形成された信号電位配線を治具の接触による破損から保護する。
【解決手段】半導体基板と、半導体基板上に形成され、半導体素子が形成される半導体層及び前記半導体素子に接続される信号配線が形成される下層配線層と、半導体層及び前記下層配線層より上層に形成され、動作時に電位が変化しない固定電位配線、動作時に電位が変化しうる上層信号電位配線、及び、固定電位が入力される固定電位用ボンディングパッド、及び信号電位が入出力される信号電位用ボンディングパッドが形成された最上配線層と、を備えている。固定電位配線及び固定電位用ボンディングパッドの少なくとも一部は、下層に半導体層及び下層配線層のうち少なくとも一方が形成されることにより、信号電位配線及び前記信号電位用ボンディングパッドの最も高い表面より高く形成されている。 （もっと読む）

【課題】局所的な電圧降下を効果的に抑制できる電源配線構造を有した半導体装置を提供する。
【解決手段】第１配線層は複数の第１配線ブロック１０を含み、当該各第１配線ブロック１０には、第１電位を持ち且つ少なくとも二方向以上に延びる第１配線１１と、第１電位と異なる第２電位を持ち且つ少なくとも二方向以上に延びる第２配線１２とが配置されている。第２配線層は、隣り合う一対の第１配線ブロック１０における第１配線１１同士を電気的に接続する第３配線２１と、当該一対の第１配線ブロック１０における第２配線１２同士を電気的に接続する第４配線２２とを含む。 （もっと読む）

【課題】電力増幅モジュールの放熱特性を向上させる。
【解決手段】電力増幅モジュールに用いられる電力増幅回路用のＬＤＭＯＳＦＥＴ素子が形成された半導体チップにおいて、ＬＤＭＯＳＦＥＴ素子用の複数のソース領域、複数のドレイン領域および複数のゲート電極３９が形成されたＬＤＭＯＳＦＥＴ形成領域上に、ソース用バンプ電極ＢＰＳを配置する。ソース用バンプ電極ＢＰＳは、アルミニウムを主体とするソース用パッドＭ３Ｓ上に、ソース用パッドＭ３Ｓよりも厚くかつ銅を主体とするソース用導体層ＣＮＤＳを介して形成する。ソース用バンプ電極ＢＰＳとソース用導体層ＣＮＤＳの間には樹脂膜は介在していない。 （もっと読む）

【課題】異なるドメインのそれぞれに、独立して電源電圧を供給することが可能で、クロックジッタを抑制して、ロジックの動作速度の低下を防止した半導体装置を提供する。
【解決手段】電源バンプＢＰ１およびＢＰ２に電気的に接続される電源線ＷＬ１を、電源バンプＢＰ１およびＢＰ２の横方向の配列に平行して複数配設し、電源線ＷＬ１に電気的に接続される下層の電源線ＷＬ２を、電源線ＷＬ１に平面視的に直交するように互いに平行して複数配設する。そして、電源バンプＢＰ１の配列を挟む最近傍の２つの電源線ＷＬ１に電源電圧Ｖ１およびＶ２を割り付け、電源バンプＢＰ２の配列を挟む最近傍の２つの電源線ＷＬ１に電源電圧Ｇ１およびＧ２を割り付ける。電源線ＷＬ２は、電源線ＷＬ１に平面視的に直交するように互いに平行して配設する。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、窒化物系化合物半導体層１２上に配置され、それぞれゲート電極２４、ソース電極２０およびドレイン電極２２に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続された端面電極ＳＣ１〜ＳＣ４と、端面電極上に配置され、ダイボンディングで使用する半田層がソース端子電極ＳＥ１〜ＳＥ４に到達するのを防止する突起電極３４とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供する。
【解決手段】本発明の増幅回路は、半導体基板３と、前記半導体基板３上に形成され、高周波信号を増幅するトランジスタ１と、前記トランジスタ１のソース電極１０ｓに接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板１の上方に形成され、有機物で構成される有機誘電体層６と、前記有機誘電体層６の前記半導体基板３側と反対側の面上に形成された配線を有する金属再配線層７とを含み、前記配線の一端は、前記トランジスタ１のソース電極１０ｓに接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。 （もっと読む）

【課題】低電力制御が行われるエリアバンプ構造の半導体集積回路装置に最適化した電源供給を提供する。
【解決手段】論理ブロック領域２において、電源スイッチ部１４は、論理ブロック領域２，３の両辺側にそれぞれレイアウトするのではなく、論理ブロック領域２の内側に分割して等間隔でレイアウトし、各々の基準電位ＶＳＳ用のパッド１１との距離が短くなるようにする。たとえば、論理ブロック領域２では、電源スイッチ部１４が３つに分散されて配置されており、各々のパッド１１と電源スイッチ部１４との距離が短くなるようにしている。これにより、エリアバンプ構造の半導体集積回路装置における電源供給の電圧低下を大幅に低減することができる。 （もっと読む）

【課題】 信号線の形成位置に関わらず、信号線とＭＩＭ構造のキャパシタ１１との間で発生する寄生容量が抑制できるようにする。
【解決手段】 ＭＩＭ構造のキャパシタ１１と、絶縁膜１２ａ，１２ｂを介してＭＩＭ構造のキャパシタ１１を挟む、少なくとも一対の遮蔽部１３ａ，１３ｂとを備える。 （もっと読む）