【課題】規格により規定された速度による信号の転送を実現し、半導体装置やそれを内蔵した電子機器の誤動作を防止する。
【解決手段】第１の半導体素子１０１の導体配線層１０６に、パッケージ基板１００の信号端子１０３と第２の半導体素子１０２の信号端子１１７とを接続する信号線導体１１３ａと、パッケージ基板１００の電源端子１０４と第２の半導体素子１０２の電源端子１１８とを接続する電源導体１１４とを、信号線導体１１３ａが導体配線層１０６において、信号線導体１１３ａとの間に水平方向に一定の間隔をあけて隣接する電源導体１１４に挟まれるように形成する。 （もっと読む）

【課題】表示パネルに設けられるパッド部として適した構造を提供することを目的の一と
する。酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装置に
おいて、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【解決手段】走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該画素電
極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが設けら
れた表示装置である。この表示装置において画素部の外側領域には、走査線、信号線を構
成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接続する
パッド部が設けられている。 （もっと読む）

【課題】フリップチップ接続時における腹打ち現象を防止し、プローブテスト時のダメージに対する耐性を低下させることなく、配線のレイアウトの自由度を向上させる。
【解決手段】半導体チップは、外部素子と接続するパッド部１５，２５が形成されると共に、電源／ＧＮＤ配線１６として利用されるパッドメタル層１２と、パッドメタル層１２と回路領域とを接続する複数の配線層１３と、フリップチップ接続面５の周辺部に設けられプローブテストに利用される周辺パッド部１５を含み、パッドメタル層１２と少なくとも１つの配線層１３とからなる積層構造を有する周辺パッド層１８と、フリップチップ接続面５の周辺部より内側に設けられプローブテストに利用されない内部パッド部２５を含み、パッドメタル層１２のみからなる単層構造を有する内部パッド層２８とを備える。 （もっと読む）

【課題】ヒューズ（ＦＵＳＥ）を備えた半導体装置の信頼性を向上する。
【解決手段】半導体基板１１の主面上に形成にされた多層配線を構成する層Ｍ１〜Ｍ６のうちの層Ｍ４に設けられた電気溶断型の救済用のヒューズ４ａおよび試験用のヒューズ４ｂと、ヒューズ４ａの近傍であって層Ｍ２および層Ｍ６に設けられた一対の導電板１０ａと、ヒューズ４ｂの近傍であって層Ｍ３および層Ｍ５に設けられた一対の導電板１０ｂとから構成する。ヒューズ４ｂと導電板１０ｂとの間が、ヒューズ４ａと導電板１０ａとの間より近いものとする。 （もっと読む）

【課題】安定した特性のヒューズ素子を有する半導体装置を提供する。
【解決手段】半導体装置１００は、基板１０と、基板１０の上方に形成され、空洞部２０を画成する被覆構造体３０と、空洞部２０に収容されたヒューズ素子４０ａ，４０ｂ，４０ｃと、を含み、被覆構造体３０は、導電層を有し、ヒューズ素子４０ａ，４０ｂ，４０ｃの材質は、導電層の材質と同じである。 （もっと読む）

【課題】 チップ面積を縮小可能な半導体装置を提供する。
【解決手段】 電源配線１０５とパッド１０３とは第１の配線層に配される。そして、電源配線１０５とパッド１０３とは互いに重ならないように配される。信号配線１０６ａ、１０６ｂは第２の配線層に配される。信号配線１０７は第２の配線層とは異なる層に配される。信号配線１０７は、パッド１０３と重なるように、パッド１０３の下部に配される。信号配線１０６と信号配線１０７とは、プラグ１０８によって互いに接続される。パッド１０３と信号配線１０７との間に緩衝部１０９が配される。 （もっと読む）

【課題】高出力の高周波信号の影響を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置は、電子回路が設けられた主面を有する半導体基板１０と、前記主面の上に絶縁膜２，３，４を介して設けられたパッシブ回路３０と、を備える。そして、前記半導体基板と前記パッシブ回路との間に前記パッシブ回路から絶縁されて設けられ、前記主面に平行な少なくとも１方向に流れる電流を遮断する間隙４５を有した第１の導体層４０と、前記第１の導体層と前記パッシブ回路との間に、前記第１の導体層および前記パッシブ回路から絶縁されて設けられ、前記主面に平行な少なくとも１方向に流れる電流を遮断する間隙５５を有し、前記パッシブ回路から見た前記第１の導体層の間隙を覆う第２の導体層５０と、を備える。 （もっと読む）

【課題】画素部に形成される画素電極やゲート配線及びソース配線の配置を適したものとして、かつ、マスク数及び工程数を増加させることなく高い開口率を実現した画素構造を有するアクティブマトリクス型表示装置を提供することを目的とする。
【解決手段】絶縁表面上のゲート電極及びソース配線と、前記ゲート電極及びソース配線上の第１の絶縁層と、前記第１の絶縁膜上の半導体層と、前記半導体膜上の第２の絶縁層と、前記第２の絶縁層上の前記ゲート電極と接続するゲート配線と、前記ソース電極と前記半導体層とを接続する接続電極と、前記半導体層と接続する画素電極とを有することを特徴としている。 （もっと読む）

【課題】 相互接続ラインを形成するための新規な方法を提供する。
【解決手段】 細線相互接続部（６０）は基体（１０）の表面内又はその上に形成された半導体回路（４２）の上に位置する第１の誘電体層（１２）内に設けられる。パシベーション層（１８）は誘電体層の上に付着され、第２の厚い誘電体層（２０）はパシベーション層の表面上に形成される。厚くて幅広い相互接続ラインは第２の厚い誘電体層内に形成される。第１の誘電体層はまた、基体の表面上に付着されたパシベーション層の表面上に幅広くて厚い相互接続ネットワークを形成するように、省略することができる。 （もっと読む）

【課題】例えばクラック発生などに起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供する。
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。 （もっと読む）

【課題】ソース電極からビアホールまでの距離をさらに短くし、インダクタンスの影響をできる限り低下させる増幅装置を提供する。
【解決手段】電力増幅装置は、接地のためのビアホールと接続する接地部と、接地部を接続するソース電極接地導体と、ソース電極接地導体に連結したソース電極と、ソース電極接地導体に接触しない内側ソース電極と、ドレイン電極と、ゲート電極と、内側ソース電極と接地部とを直接接続する接地ブリッジと、を備える。 （もっと読む）

【課題】チップ面積を拡大することなく信頼性の高い配線レイアウトを実現する。
【解決手段】信号線Ｓ１〜Ｓ３と電源線ＶＤＤ１，ＶＳＳ１がＹ方向に延在する下層配線層と、信号線Ｓ４〜Ｓ６と電源線ＶＤＤ２，ＶＳＳ２がＸ方向に延在する上層配線層と、対応する信号線が重なり合うオーバーラップ領域ＯＬ１に設けられたビア導体ＶＥ１と、対応する電源線が重なり合うオーバーラップ領域ＯＬ２，ＯＬ３に設けられたビア導体ＶＥ２，ＶＥ３とを備える。領域ＯＬ１のＸ方向における幅は、領域ＯＬ２，ＯＬ３のＸ方向における幅よりも広く、これにより、領域ＯＬ１には複数のビア導体ＶＥ１ａ，ＶＥ１ｂが設けられる。また、電源線ＶＤＤ１，ＶＳＳ１は、領域ＯＬ１との干渉を避けるようＹ方向に分断されている。複数の下層配線は、一つのビアを含むミニマムピッチで２つのビアを配置している。 （もっと読む）

【課題】異なる電位に対応する複数の外部電源配線間に間隔部分を有する半導体装置に対して，所定電源ピン数のテスタにより短絡試験を行う場合において，より多くの半導体装置の短絡試験を同時に行うことができる半導体装置を提供する。
【解決手段】半導体装置は，コア回路と，該コア回路の周囲に配置され且つコア回路と外部装置間の信号を入出力する複数の入出力回路と，複数の入出力回路のうちの第一の入出力回路グループに第一の電位の電源を供給する第一の電源配線と，複数の入出力回路のうちの第二の入出力回路グループに第二の電位の電源を供給し且つ第一の電源配線と間隔をあけて直列に延びる第二の電源配線と，第三の電位の電源を供給する第三の電源配線とを備え，第三の電源配線から延びる配線パターンが，第一の電源配線と第二の電源配線間の間隔部分に設けられる。 （もっと読む）

【課題】コプレーナ線路の信号線路とエアブリッジとの交差容量の影響を抑制しつつ、複数のエアブリッジを容易に使用できるようにする。
【解決手段】エアブリッジ構造１００のうち、下層配線層８に、接地線路２Ａ，２Ｂのうち信号線路１を挟んで互いに対向する位置を切り欠いて形成した空孔領域１２Ａ，１２Ｂをそれぞれ設けるとともに、上層配線層７に、空孔領域１２Ａの上部位置に下層配線層８の接地線路２Ａと電気的に接続された上層接地電極１３Ａと、空孔領域１２Ｂの上部位置に下層配線層８の接地線路２Ｂと電気的に接続された上層接地電極１３Ｂとを設け、エアブリッジ３で、上層接地電極１３Ａ，１３Ｂを介して接地線路２Ａ，２Ｂ間を電気的に接続する。 （もっと読む）

【課題】センシング部を複数の基板で封止した半導体装置において、基板の平面方向に配線を設けたとしても、配線のレイアウトを簡略化することができる構造、およびその製造方法を提供する。
【解決手段】キャップ部３００は、センサ部１００に設けられた第１固定部と第２固定部とを電気的に接続したクロス配線部３２３を備え、クロス配線部３２３はキャップ部３００の一面３０１に配置されたクロス配線３２２を備えている。また、キャップ部３００は、キャップ部３００を貫通し、一端がクロス配線３２２に電気的に接続され、他端がキャップ部３００の他面３０２に配置された貫通電極３４４を備えている。これにより、貫通電極３４４を介してクロス配線３２２の電位、すなわち、センサ部１００の第１固定部および第２固定部の電位をキャップ部３００の他面３０２に取り出すことができる。 （もっと読む）

【課題】半導体基板に設けられた穴に、絶縁体を介して２つの導電体を充填してなる電極部を有する半導体装置において、２つの導電体間の容量を大きくするのに適した構成を提供する。
【解決手段】半導体基板１０の第１の領域１には、表面１１に開口する複数個の有底穴２０が設けられ、第２の領域２には貫通穴３０が設けられ、有底穴２０は貫通穴３０よりも小さい穴幅を有する。絶縁体５０を両導電体４０、６０で挟んでなる積層構造体が、有底穴２０および貫通穴３０に充填され、さらに、第１の領域１において複数個の有底穴２０間にて連続して形成されており、第１の領域１は、当該積層構造体による容量形成部として構成される。有底穴６０における各導電体４０、６０は、それぞれ貫通穴３０における各導電体４０、６０に電気的に接続されて、半導体基板１０の表裏両面１１、１２に取りだされている。 （もっと読む）

【課題】不良箇所を容易に特定し得る半導体装置及びその形成方法並びにその設計方法を提供する。
【解決手段】配線パターン３２ａと、ダミーパターン３２ｂと、一方の端部が配線パターンに電気的に接続され、他方の端部がダミーパターンに電気的に接続されたヒューズ３２ｃとを有している。 （もっと読む）

【課題】信号線の上面に微小な凹凸が形成されても、伝送線路の伝送特性が劣化することを抑制できるようにする。
【解決手段】信号線５２２は、多層配線層４００及び再配線層５００の第ａ層（ａ≧２）に形成されている。プレーン配線４４４は多層配線層４００及び再配線層５００の第ｂ層（ｂ＜ａ）に形成されており、平面視で信号線５２２と重なっている。２つのコプレーナ配線５２４は多層配線層４００及び再配線層５００の第ｃ層（ｂ≦ｃ≦ａ）に形成されており、平面視で信号線５２２と平行に延伸しており、かつ信号線５２２を挟んでいる。信号線５２２からプレーン配線４４４までの距離ｈは、信号線５２２からコプレーナ配線５２４までの距離ｗより短い。信号線５２２の上方のうち、信号線５２２からｗと同じ高さの範囲内には、電源線、グランド線、及び他の信号線が位置していない。 （もっと読む）

【課題】チップサイズを縮小し、再配線層の配線を容易にすることが可能な半導体装置を提供する。
【解決手段】略矩形のＬＳＩ基板１の上面に、パッド電極４ａ１、４ａ２、４ｃ１を被覆する絶縁膜３ａ、３ｂが設けられ、前記絶縁膜３ｂ上に、前記パッド電極４ａ１、４ａ２、４ｃ１の何れかに接続された第１のコンタクト配線７ａ１、７ａ２、７ｃ、および前記第１のコンタクト配線７ａ１、７ａ２に接続された再配線８ｂ１、８ｂ２が設けられ、第１の再配線エリア３上に設けられたボール電極２ｂ、２ｃと、第１のパッド電極４ｃ１が上面の端部に設けられたＬＳＩコア１ａ３と、前記第１のパッド電極４ｃ１に接続された第２のコンタクト配線９ｂ１に接続された配線層６ｂ１と前記パッド電極４ａ１、４ａ２のうちの第２のパッド電極４ａ１とに接続された第３のコンタクト電極９ｂ２が形成され、前記ＬＳＩコア１ａ３に隣接した第２の再配線エリア１ａ２、とを有する。 （もっと読む）

【課題】低電位領域と高電位の配線が交差することの無い優れた耐圧性能を示す半導体装置を提供することを課題とする。
【解決手段】本発明の半導体装置は、ロジック回路（５０１）と、ロジック回路からの制御信号に従い低電位側パワー素子を駆動する低電位側駆動回路（５０２）と、ロジック回路からの制御信号がレベルシフト回路を介して入力され、高電位側パワー素子（５０６）を駆動する高電位側駆動回路（５０５）と、複数に重なったトレンチ分離領域により、前記高電位側パワー素子を含む高電位島を分離する多重トレンチ分離領域（５０８）と、を有する。 （もっと読む）