【課題】 シリサイドプロセスを用いた半導体装置において、高抵抗値を有したポリシリコン抵抗を形成する技術に関する。
【解決手段】 半導体基板１上に絶縁膜を形成し、絶縁膜上にポリシリコン膜３を形成する工程と、ポリシリコン膜３の全面に第１の不純物を注入する工程と、ポリシリコン膜３をパターニングしてゲート電極３Ｂ及び抵抗層３Ａを形成する工程と、抵抗層３Ａ上をマスクした状態で、全面に第２の不純物を注入してゲート電極３Ｂに隣接するソース・ドレイン領域６を形成する工程と、ゲート電極３Ｂの側壁絶縁膜７を形成する工程と、抵抗層３Ａをマスクした状態で、全面に第３の不純物を注入してゲート電極３Ｂ及び側壁絶縁膜７に隣接するように高濃度のソース・ドレイン領域９を形成する工程と、抵抗層３Ａのコンタクト部、ゲート電極３Ｂ及び前記ソース・ドレイン領域８上にチタンシリサイド膜１０を形成する工程とを具備することを特徴とする。 （もっと読む）

【課題】製造コストを抑えつつ、高精度の電子素子を形成できる電子基板の製造方法および電気工学装置の製造方法並びに電子機器の製造方法を提供する。
【解決手段】配線パターンを有する基板Ｐに対してマスク２２を貼着する工程と、マスク２２の開口部２２ａを介して配線パターンの一部を除去して抵抗素子を形成する工程とを備える。マスク２２は、基板Ｐに貼着される第１フィルム材２２Ａと、第１フィルム材２２Ａに剥離可能に貼り合わされる第２フィルム材２２Ｂとを有する。マスク２２の所定領域に開口部２２ａを形成し、開口部２２ａが形成されたマスク２２を負圧環境下で基板Ｐに貼着する。 （もっと読む）

【課題】 化合物半導体による高周波スイッチ回路において、高周波スイッチ回路を有する高周波装置の低歪み化を図る。
【解決手段】 スイッチ回路１１を構成する電界効果トランジスタＦＥＴが形成される化合物半導体基板１が絶縁部２を介して配置され、基板１１に所要の正電位の電圧を印加することによって、歪みの低減を図ることができた。 （もっと読む）

【課題】 絶対値精度が求められる終端抵抗の抵抗値を調整可能とすること。
【解決手段】 インターフェース回路に設けられる終端抵抗１３２は、互いに並列接続された第１〜第Ｎの抵抗素子１４０−１〜１４０−Ｎと、各々が第１〜第Ｎの抵抗素子のうちのｎ（１≦ｎ＜Ｎ）個の各々とそれぞれ直列接続された第１〜第ｎの切断素子１４２−１〜１２−ｎとを含む。第１〜第ｎの切断素子１４２−１〜１４２−ｎの何れかを切断して、絶対値精度が求められる終端抵抗１３２の抵抗値を調整する。 （もっと読む）

【課題】 高精度の抵抗部を容易に形成する。
【解決手段】 配線パターン２１を有する基板上に、開口部２２ａを有するマスクを設ける工程と、開口部２２ａを介して配線パターン２１を所定の大きさで加工する工程とを有する。基板とマスクとの位置合わせ誤差に基づく大きさＬＸ、ＬＹで開口部２２ａを形成する。 （もっと読む）

【課題】 半導体装置において、反転領域対策を、既存の製造工程の条件を変えないで実現することを課題とする。
【解決手段】 Ｎ型エピタキシャル層４上にＰ型拡散層よりなる抵抗素子５が形成してあり、Ｎ型エピタキシャル層４上にシリコン酸化膜４０が形成してあり、抵抗素子５の端から出ているアルミニウム配線８，９がシリコン酸化膜４０上を延在している。シリコン酸化膜４０は、Ｎ型エピタキシャル層４内に食い込んで厚みが増してある厚み付加部分４２を枠状に有する。厚み付加部分４２は、シリコン酸化膜４０の反転電圧を上げる。厚み付加部分４２は酸素イオンの注入及びアニール処理によって形成される。 （もっと読む）

【課題】ソース領域及びドレイン領域がメタルシリサイド化されたＴＦＴを有する基板において、Ｓｉの不純物領域の抵抗を測定することを課題とする。
【解決手段】ＴＦＴが形成されるものと同一の基板上に形成され、不純物領域を有する半導体膜と、半導体膜上に形成された絶縁膜と、絶縁膜上に形成され半導体膜上で第１の方向（チャネル幅方向）に間隔ａを空けて複数に分割された電極と、電極の側壁に接して形成された幅ｂの絶縁物及び複数に分割された電極間の領域に形成された絶縁物と、不純物領域の一部の表面に形成されたシリサイド層と、シリサイド層と接続する配線と、複数に分割された電極に接続する配線を有し、複数に分割された電極と電極の間の領域は、絶縁物で覆われシリサイド層を有しない半導体素子を含み、半導体素子の半導体膜の抵抗を測定することにより、ＴＦＴの特性を評価する。 （もっと読む）

パワーコンポーネントを有する、モノリシックに集積された半導体装置と、半導体装置の製造方法を提示する。モノリシックに集積された抵抗部材が第１の接続端子と第２の領域との間に設けられ、抵抗部材と第２の部分領域との間に比較的低オームの電気的接続が第１の領域を通じて設けられている。
（もっと読む）

【課題】 占有面積を大きくせずに、抵抗値のばらつきや比精度、経時特性の向上した多結晶シリコン薄膜抵抗素子を提供する。
【解決手段】 多結晶シリコン薄膜抵抗素子の高抵抗領域の少なくとも長辺方向全域の上面、側面、下面を半導体基板とメタルと薄膜抵抗素子のダミーパターンとで包囲する。 （もっと読む）

【課題】半導体基板上に絶縁状態で形成された回路素子に対して、その周辺回路ブロックで発生し半導体基板を経由して伝播するノイズの侵入をさらに低減することができ、そのノイズの影響をより低く抑えて回路の特性劣化を防止することができる半導体集積回路を提供する。
【解決手段】半導体基板１０４において、その表面上の回路ブロック間もしくは回路ブロックとボンディングパッド間を接続する配線１０２の直下領域に、配線１０２の側周面に近接しかつ平行で配線１０２の直下方向に壁状に伸びるトレンチ１０１を形成し、トレンチ１０１で囲まれた内側に配線領域１０３を形成することにより、その配線領域１０３をトレンチ１０１で形成された壁によって周囲の領域から分離する。 （もっと読む）

【課題】第１の極性のウェル領域の周囲に第１の極性とは逆極性の第２の極性のウェル領域が配置された半導体装置及びその製造方法に関し、簡単な製造工程で、第１の極性のウェル領域上に第１の極性とは逆の第２の極性の領域が形成された半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明は、第１の極性のウェル領域（１２１）の周囲に第２の極性のウェル領域（１３１、１４１）が配置された半導体装置において、第１の極性のウェル領域上に設けられ、第２の極性のウェル領域（１３１、１４１）を第１の極性のウェル領域（１２１）上で重ね合わせることにより形成された領域を有することを特徴とする。 （もっと読む）

【課題】ポリシリコンパターンの結晶粒径のばらつきを小さくすることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、絶縁膜２上にポリシリコン膜３を形成する工程と、ポリシリコン膜３に不活性イオンを照射する工程と、ポリシリコン膜３に不純物を導入する工程と、ポリシリコン膜３を熱処理する工程と、ポリシリコン膜３をパターニングすることにより、絶縁膜２上に位置するポリシリコンパターン３ａを形成する工程と、を具備する。絶縁膜２は、例えば素子分離膜である。ポリシリコンパターン３ａを形成する工程の後に、シリコン基板１にゲート絶縁膜を形成する工程を更に具備してもよい。 （もっと読む）

【課題】デザインルールが縮小しても高抵抗で抵抗精度の高い抵抗素子と不揮発性半導体記憶素子とを合理的に実現する半導体装置を提供する。
【解決手段】半導体基板に設けられた第１の半導体領域に形成された不揮発性半導体記憶素子と、前記半導体基板に設けられた第２の半導体領域と、前記第２の半導体領域上に形成され前記第１の絶縁膜より厚い第３の絶縁膜と、前記第３の絶縁膜上に前記第１の電極と同一の材料で形成された導電体層と、前記第２の半導体領域、第３の絶縁膜及び導電体層を自己整合的に分離する第２の素子分離と、前記導電体層の上面に形成された第４の絶縁膜と、前記導電体層の両端の前記第４の絶縁膜上に形成され、前記第２の電極の少なくとも一部と同一の材料を含み、前記導電体層に接続された第３及び第４の電極とを具備する抵抗素子とを具備することを特徴とする。 （もっと読む）

【課題】バリアメタルとシリサイド抵抗との間の剥離を抑制し、半導体装置の性能および信頼性を向上させることができる。
【解決手段】半導体基板（シリコン基板１０１）と、半導体基板の上部に設けられたシリサイド抵抗１０４と、シリサイド抵抗１０４上に設けられたバリアメタル１０６と、バリアメタル１０６上に設けられたコンタクト１１０と、コンタクト１１０上に設けられた配線（金属配線１１２）と、を備え、配線の面積をＳ_１、コンタクト１１０の面積をＳ_２としたときに、Ｓ_１／Ｓ_２の値が４以上である。また、配線の幅をＷ_１、コンタクト１１０の幅をＷ_２としたときに、Ｗ_１／Ｗ_２の値が４以上である。 （もっと読む）

【課題】 半導体形成プロセスによって形成してある抵抗体装置において、抵抗値の変更のための修正にかかる時間と費用の削減を図れるようにすることを目的とする。
【解決手段】 抵抗体２２上にその長手方向に沿って全長に亘ってＮ個のコンタクト２３−１〜２３−Ｎが等間隔で分散して形成してあり、アルミ配線パターン２４、２５がＮ個のコンタクト２３−１〜２３−Ｎのうちから選択した二つのコンタクト２３−１と２３−Ｎとに接続してある。抵抗値を変更する場合には、アルミ配線パターンだけを変更して、目的とする抵抗値に対応した別のコンタクトに接続して形成される。 （もっと読む）

【課題】 抵抗値変動が少なく安定的で出力電圧精度が高く、半導体製造工程に関わるプラズマチャージや熱・応力などの影響を抑制し、多結晶シリコン抵抗体からなる抵抗回路を提供する。
【解決手段】 抵抗回路を構成する、多結晶シリコン抵抗体からなる複数の抵抗群のそれぞれの上に金属電極を形成し、その金属電極の面積を同一にする。そうすることで金属電極が受ける半導体プロセスの外的影響を均一化し、抵抗値ばらつきを抑制する。 （もっと読む）

トランジスタと抵抗等複数種類の半導体素子を簡略化した工程で作成する。 半導体装置の製造方法は、半導体基板にアスペクト比１以上の素子分離領域を形成し、ゲート絶縁膜を形成し、シリコン層を堆積し、パターニングしてゲート電極と抵抗素子を形成し、ゲート電極の側壁サイドウォールを形成し、第１の活性領域に高濃度の燐を、第２の活性領域及び抵抗素子に高濃度のｐ型不純物を、イオン注入し、５００℃以下の温度でサリサイドブロック層を形成し、サリサイドブロック層を覆うように金属層を堆積し、選択的に金属シリサイド層を形成する。厚いゲート絶縁膜と著しく薄いゲート絶縁膜を形成し、サイドウォール形成前、厚いゲート絶縁膜は貫通しない第１導電型のイオン注入と、厚いゲート絶縁膜も貫通する逆導電型の斜めイオン注入を行う。
（もっと読む）

シリコン基板１０上に形成されたポリシリコン膜よりなる抵抗素子２６を有する半導体装置であって、抵抗素子２６は、抵抗値が所定の値に設定された抵抗部２６ａと、抵抗部２６ａの両端部に形成され、固定電位を印加する配線が接続されるコンタクト部２６ｂと、コンタクト部２６ｂに接続された放熱部２６ｃとを有する。したがって、寄生容量が小さく、且つ放熱性に優れた抵抗素子を有する半導体装置を提供することができる。
（もっと読む）

【課題】多結晶シリコンパターンの抵抗値を制御しつつ、多結晶シリコンパターンの上層に金属配線層を配置する。
【解決手段】半導体基板１上に絶縁膜７，９を介して形成された多結晶シリコンパターンからなるゲート電極１１，１３及び抵抗体２３と、ゲート電極１１，１３上及び抵抗体２３上を含んで半導体基板１上に形成された層間絶縁膜２７と、層間絶縁膜２７上に形成された金属配線層３１を備えた半導体装置において、金属配線層３１の下面に形成された第１窒化膜２９と、金属配線層３１の少なくとも一部の側面及び上面を被う第２窒化膜３３と、金属配線層３１のうち最も高い位置にある金属配線層の上面の少なくとも一部を第２窒化膜３３から露出させる高さに平坦面をもち、平坦化のためにエッチバック処理が施されているＳＯＧ膜（３５ａの一部）とを備えている （もっと読む）

【課題】 抵抗素子の抵抗値について、接続抵抗成分のみならず抵抗素子本体の抵抗値を、工程数を増加させることなく容易且つ精緻に安定制御して、信頼性の高い抵抗素子を備えた半導体装置を実現する。
【解決手段】 レジストパターン５４を除去した直後に、例えば熱ＣＶＤ法により、抵抗素子８１の表面を含むシリコン基板１の全面を覆うように、絶縁膜としてシリコン酸化膜４９を堆積する。このシリコン酸化膜４９を加工して、抵抗素子８１上にはシリサイドブロック５０を、各トランジスタのゲート電極４２等の両側面にはサイドウォールスペーサ６１を同時形成する。 （もっと読む）