現在、IC設計での利用が想定される、集積抵抗器の多くのバリエーションがある。しかしながら、電気回路に応じて、しばしば、一定の値を示さず、可変制御可能な値を示す抵抗器が必要となる。本発明は、固体可変抵抗器に関する。また本発明は、そのような可変抵抗器を有する電子装置に関する。さらに、本発明は、固体可変抵抗器を製造する方法に関する。
（もっと読む）

集積回路デバイス（１００）は、使用に応じた性能劣化（例えば、フラッシュメモリセルのトンネル酸化物内で蓄積された欠陥、又は、電荷蓄積層内でトラップされた電荷）を示す構造（１０４）と、構造に近接して配置され、劣化を反転する温度に構造を加熱する加熱回路（１０１）とを備える。メモリデバイスのワード線又はビット線を加熱素子（１０７）として使用する。 （もっと読む）

【課題】 ナノサイズの間隙部を有する電極構造体を、生産性よく、確実に製造することのできる電極構造体の製造方法、及びその製造方法によって作製される電極構造体並びに電子デバイスを提供すること。
【解決手段】 まず、絶縁性基板１に細線２を配置する。次に、絶縁性基板１の、細線２の側方に位置する領域を被覆するように、導電性微粒子３からなる導電性微粒子層４を配置する。導電性微粒子層４は、単粒子層であるのが望ましく、例えばラングミュア−ブロジェット（ＬＢ）法を用いて形成する。次に、電極５および６を形成する領域に存在する導電性微粒子３に電子線を照射して、導電性微粒子３同士を融着させ、細線２を間に挟んで対向する２つの電極５および６を形成する。次に、細線２を除去して、２つの電極５および６間に間隙部７を形成する。 （もっと読む）

【課題】従来の半導体装置においては、受動素子を形成するための工程を追加する必要がある。
【解決手段】半導体装置１は、半導体基板１０、ＦＥＴ（電界効果トランジスタ）２０、コンタクトプラグ３０、抵抗素子４０（特定部材）、および配線５０を備えている。ＦＥＴ２０には、コンタクトプラグ３０が接続されている。このコンタクトプラグ３０と同一の層（配線層６０の最下層）中に、抵抗素子４０が設けられている。コンタクトプラグ３０および抵抗素子４０は、同一の材料によって形成されている。抵抗素子４０の上面の一部に、配線５０が接続されている。 （もっと読む）

この方法は、構造内に形成された抵抗層を隣接層からの汚染種から保護する構造を形成するための半導体構造および方法を実現する。汚染種の拡散に抵抗する材料中に抵抗層を封入することにより、該構造を製造するのに必要な処理中に抵抗材料を保護することが可能である。
（もっと読む）

【課題】 磁気抵抗効果を利用した可変抵抗素子と参照抵抗素子との中間から出力を得る磁気検出装置において、抵抗値のバランスを、簡単で且つ広い範囲で調整できるようにする。
【解決手段】 直列に接続された抵抗調整部３と参照抵抗素子４と可変抵抗素子５および、可変抵抗素子６と参照抵抗素子と抵抗調整部とに電圧が印加される。所定の大きさの磁界が与えられると、可変抵抗素子５，６の抵抗値が変化し、検出出力１４，１５の電位が変化する。抵抗調整部３，８には、複数の抵抗素子が並列に接続された並列部が設けられ、この並列部が直列に接続されている。並列に接続されている一方の抵抗素子を非導通にすることにより、抵抗調整部の抵抗値を変えることができる。 （もっと読む）

【課題】 磁気抵抗効果素子を使用した磁気検出装置において、多層構造の膜の抵抗値をダメージを与えることなく、簡単に調整できるようにする。
【解決手段】 基板の表面に、磁気抵抗効果素子層１１と参照抵抗層２１とが直列に接続されて形成され、参照抵抗層２２と磁気抵抗効果素子層１２とが直列に接続されて形成されている。そして、電力供給層３１と接地層３２との間に電圧が印加される。第１の出力導電層３３と参照抵抗層２１とが平行に延び、その一部が接続層３５で導通されている。また、参照抵抗層２２と第２の出力導電層３４とが平行に延び、その一部が接続層３６で導通されている。接続層３５と３６の位置を可変することにより、参照抵抗層２１，２２の抵抗値を調整できる。 （もっと読む）

【課題】 トランジスタを駆動する回路において、トランジスタがターンオフする過渡期間に存在するサージ電圧とターンオフ損失の間のトレードオフ関係を打破すること。
【解決手段】 駆動回路１０は、トランジスタ２０のゲート電極Ｇに電気的に接続している可変抵抗体Ｒ１２を備えている。その可変抵抗体Ｒ１２の電流経路の幅が、トランジスタ２０のドレイン・ソース間電圧Vdsに応じて伸縮する空乏層によって調整されることを特徴としている。 （もっと読む）

【課題】専用電源を必要としないガードリングを提供する。
【解決手段】ノイズから保護すべき回路の電源に、ガードリングをも接続する。位置関係が特定されているノイズ源に対して、保護すべき回路を挟んだ反対側に、ガードリングの接続コンタクトを設ける。 （もっと読む）

【課題】粗調整と微調整の２つの工程を要することなく、１つの工程によるトリミング作業により、高精度な抵抗値調整が可能なラダー抵抗の調整パターン構造及びこれを有する電子部品を提供する。
【解決手段】基板上に形成された第１及び第２の柱部と、第１及び第２の柱部の間に並列に形成された複数のラダー部と、を有し、少なくとも第２の柱部が他の部分と比べて比抵抗の小さい材料で形成されたことを特徴とするラダー抵抗の調整パターン構造とする。 （もっと読む）

【課題】薄膜抵抗である第１の多結晶シリコン膜３と配線用のコンタクト部が接続される第２の多結晶シリコン膜６の接触抵抗およびそのバラツキの増大を防止する。
【解決手段】半導体基板１上に第１の絶縁膜２を介して形成された第１の多結晶シリコン膜３と、第１の多結晶シリコン膜３上に形成され、開口窓５を有する第２の絶縁膜４と、第２の絶縁膜４上および開口部５に形成された第２の多結晶シリコン膜６と、第２の多結晶シリコン膜６および第２の絶縁膜４の上に形成された層間絶縁膜８と、層間絶縁膜８に形成され、第２の多結晶シリコン膜６と電気的に接続するプラグ層１０とを備え、第１の多結晶シリコン膜３は、第２の多結晶シリコン膜６より膜厚が薄い高抵抗体であることを特徴とする。 （もっと読む）

【課題】本発明の目的は、配線の、幅の異なる部分の連結部分に生じる応力を減らすことにある。
【解決手段】半導体装置は、半導体チップ１０と、幅の異なる第１、第２の配線の連結部分３４と、連結部分３４とオーバーラップする位置に形成されたパッド４０と、パッド４０上に形成されてなるバンプ４４と、連結部分３４とパッド４０との間に位置して連結部分３４の全体を覆うように形成されてなる緩衝層５０と、連結部分３４と緩衝層５０との間及び緩衝層５０とパッド４０との間に、それぞれ形成されてなる無機絶縁層６０，６２と、を含む。緩衝層５０は、樹脂を除く材料であって、無機絶縁層６０，６２よりも柔らかい材料から形成されてなる。 （もっと読む）

本発明は、シリコン本体(60)を設ける工程を具える抵抗分割回路を製造する方法を提供し、シリコン本体は、シリコン本体自体から伸びる複数の対向する一対の中間タップを有する。各中間タップは、比較的幅広のシリコンプラットフォーム(62)を支持する薄いシリコンステム(61)を具える。シリサイド化保護(silicidation protection:SIPROT)層(S)は、シリコン本体(60)および中間タップの上方に堆積され、その後、シリコンプラットフォーム(62)が露出するようパターニングされる。シリサイド化プロセスは、比較的低抵抗のコンタクトパッドを形成するために、プラットフォームをシリサイド化するよう行われる。
（もっと読む）

【課題】 従来に比べて、適切に、中点電位のずれを小さくすることが可能な磁気センサ及びその製造方法を提供することを目的としている。
【解決手段】 固定抵抗素子９の側方に導体３５が接続されている。前記導体３５は、複数の分割経路片３５ａ〜３５ｄと、各分割経路片間を繋ぐ共通経路片３５ｅとで構成され、前記共通経路片３５ｅの一部分３５ｅ１を切断することで前記導体３５の素子長手方向（図示Ｙ方向）への電流経路長を変化させて抵抗調整を行う。 （もっと読む）

【課題】半導体装置及びその製造技術、特に、抵抗素子を有する半導体装置に適用し、半導体装置の小型化を実現することが可能な技術を提供する。
【解決手段】第１の絶縁膜３上に、島状の半導体層４及び前記半導体層を囲む第２の絶縁膜７を形成し、前記半導体層の上面と平面的に重なるようにして導電膜からなる抵抗素子１３（例えばポリシリコン抵抗素子）を配置する。多数のポリシリコン抵抗が集中して配置される領域では特に効果が大きい。 （もっと読む）

【課題】ドレイン電流の大きさが規格上の電流を満足しつつ、ドレイン電流に起因するノイズの発生を抑制し、かつゲート幅の長寸化に起因するサイズの大型化を回避することが困難であった。
【解決手段】ゲート電極が第１のポリシリコンから形成されたＭＯＳトランジスタと、ＭＯＳトランジスタのドレイン電極に接続された抵抗素子であって、ＭＯＳトランジスタを第１のポリシリコンから形成するときにゲート電極の長さについて施された加工と実質的に同一な加工を抵抗素子の幅について施されて第２のポリシリコンから形成された抵抗素子とを含む。 （もっと読む）

【解決手段】構造物および該構造物を製造する方法は、トレンチ・キャパシタのためのキャパシタ・トレンチ（ＣＴ）と、トレンチ抵抗器のための抵抗器トレンチ（ＲＴ）とを使用する。この構造物は一般に半導体構造物である。第１の例では、キャパシタ・トレンチ（ＣＴ）が、抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅寸法（ＬＷＣ）を有する。トレンチ線幅のこの違いが、トレンチ・キャパシタおよびトレンチ抵抗器を製造する効率的な方法を提供する。第２の例では、トレンチ抵抗器が、抵抗器トレンチ（ＲＴ）の周縁に導体材料（１８ａ、１８ｂ）を含み、抵抗器トレンチ（ＲＴ）の中心部分に抵抗器材料（２０）を含む。 （もっと読む）

【課題】簡単に周波数特性をもたせることが実現できる多層抵抗線路を提供する。
【解決手段】基板上６に金属層４と抵抗体層３とが重ね合わせて形成されており、かつ、抵抗体層３が金属層４の上に形成されており、かつ、引き出し金属配線１に接続されている。抵抗体層３と金属層４を重ね合わせた多層構造は、低周波では多層構造全体で平均的に電界が加わり、高周波域では下層側に電界が集中する。そのため、簡単に周波数特性をもたせることが可能となる。 （もっと読む）

【課題】溶断効率を高め、微少電流と低電圧で溶断するポリシリコンヒューズおよびそれを備えた半導体装置を提供する。
【解決手段】所定線路幅を有する狭幅領域ＮＡと、その狭幅領域ＮＡを挟んだ線路幅の広い２つの広幅領域ＷＡを有するポリシリコンからなる抵抗体１を備え、広幅領域ＷＡの幅方向（Ｘ軸方向）の両端付近に同電位の電極４Ａと４Ｃおよび４Ｂと４Ｄをそれぞれ形成する。また２つの広幅領域ＷＡの電極形成位置の間を抵抗体非形成部１７とする。 （もっと読む）

【課題】加工精度による抵抗値のバラツキが低く、抵抗素子全体の形状に自由度のある半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１に抵抗素子を備える。抵抗素子は、導電膜４と拡散層５を含む２種類以上の導電層と、導電膜と同一材料により構成され、半導体基板１に領域を規定する位置規定部４ａとを備える。拡散層５は、位置規定部４ａにより規定された領域の半導体基板１の表面上に形成されて形状が規定され、導電膜４と拡散層５が直列に接続される。 （もっと読む）