封入された金属抵抗器
この方法は、構造内に形成された抵抗層を隣接層からの汚染種から保護する構造を形成するための半導体構造および方法を実現する。汚染種の拡散に抵抗する材料中に抵抗層を封入することにより、該構造を製造するのに必要な処理中に抵抗材料を保護することが可能である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体加工技術に関し、詳細には、集積回路内で用いられる金属抵抗器の加工に関するものである。本発明は、より詳細には、外層が金属抵抗器を保護するようにサンドイッチ状に配置される金属抵抗器に関するものである。
【背景技術】
【０００２】
様々な回路機能のために異なる抵抗値の抵抗器が要求される集積回路（ＩＣ）処理には様々な状況が存在する。特に、温度の測定には、抵抗温度係数（ＴＣＲ）が比較的高く、ノイズの少ない抵抗器が必要である。金属皮膜は、最高のＴＣＲを有しないが、固有ノイズは非常に低く、そのため小さい温度変化の測定には優位に用いることができる。具体的なアプリケーションの１つとして、微小電気機械（ＭＥＭＳ）型構造を用いる赤外線の検出、およびＭＥＭＳ型構造を使用するボロメータ測定または熱量測定が挙げられる。
【０００３】
このような金属皮膜抵抗器の使用に関連する問題は、ＩＣの中にこのような抵抗器を形成する加工プロセスにおいて生じる。このような加工およびその他の互換性のあるプロセスにおいて、チタン（Ｔｉ）などの金属薄膜は、これらのプロセス中に高温に暴露されたときにＴＣＲ特性の劣化を示す。従来、薄膜（一般には、１００〜１０００ｎｍ）として形成されるこれらの金属皮膜は、最初に蒸着されたときに良好なＴＣＲレベル（約０．２５〜０．３５％Ｃ-1）を示すが、その後の処理で劣化を生じ、多くの場合、対象アプリケーションに適さないレベルにまで低下する。ＴＣＲに影響を及ぼす可能性のある微細構造の変化（粒度および成長）、および形成された金属皮膜中への酸素および／または窒素の混入が観測されるＴＣＲに影響を及ぼし得るという理論を含めて、このような状況が生じる理由はいくつか考えられる。微結晶の成長は、次のことに依存する。
ａ）基礎となる「床」材料、特にその材料の滑らかさ、
ｂ）結晶粒の成長に直接影響を及ぼしうる金属層の蒸着後の高温処理工程、
ｃ）窒素または酸素、アルゴンまたは他のドーピング材料などの汚染種。
【０００４】
汚染種は、通常、結晶粒境界に集まること、および結晶粒を成長させるのに必要なエネルギーを変化させることにより結晶粒の成長に影響を及ぼす。汚染種は、さらに異なるキャリア輸送特性をもまた有するので、材料の抵抗特性、および、後のＴＣＲに変化を引き起こす可能性がある。皮膜の厚みそれ自体が、抵抗特性全体に影響のあることがよく知られている。図１は、多層半導体構造１００の一般的な断面を簡略化された形式で示している。この構造は、ベース基板材料１０５（トランジスタなどの複数の電気素子を中に形成し、１つまたは複数の金属層を有することができる）を含む。薄膜の抵抗材料１１０から抵抗素子が形成される。金属皮膜を基板に施した後、上部表面１１５ａおよび下部表面１１５ｂは同一視でき、これらの表面は改善されたキャリア散乱特性を有する。２つの表面の間に形成された金属皮膜のバルク領域１２０は、その皮膜内のバルク結晶および結晶粒境界の存在に基づいた特性を有する。抵抗率およびＴＣＲは、バルク結晶を通って結晶粒境界を横切り、変更された構造メカニズムを有する皮膜面に関するキャリア輸送の相対量により制御される。
【０００５】
図２に示すように、この表面とバルクとの間でキャリア輸送を変化させることにより生じて異なる蒸着条件を持つＴＣＲと抵抗率との間には観測される関係がある。使用されるスパッタリングガスのタイプ、チャンバ圧力、および温度などの蒸着条件はすべて、形成される皮膜の全体的特性の決定に影響を及ぼすことがある。蒸発、または化学気相成長などのスパッタリング以外の方法が使用される場合でも、これらもまた、形成される皮膜の全体的特性に影響を及ぼすことがある。
【０００６】
したがって、半導体処理において金属皮膜を形成すること、とりわけ半導体処理条件および環境が金属皮膜の最終特性に影響があることに関して多くの問題が存在する。問題の解決策として、金属皮膜をプロセス内の最終層として施し、それにより高温への暴露などを最小限に抑える方法が考えられる。しかし、多くのアプリケーションが金属皮膜を中間層として施すことを必要とするので、これが常に利用できる解決策というわけではい。したがって、ＴＣＲまたは抵抗特性の劣化なしに金属皮膜抵抗器を加工する必要がある。
【発明の概要】
【０００７】
上記のような、そしてその他の問題は、集積回路内に中間層として金属皮膜抵抗層を実装することを提示する本発明の教示に従ったプロセスにより対処され、この金属皮膜層は、このプロセス中に保護皮膜またはバリア内に封入される。
【０００８】
このバリアは、一般的には加工プロセスにおいて、近接する層から汚染物質が拡散したことによる汚染種から抵抗層を保護するために使用される。
【０００９】
本発明は、他の層または複数の層の間に中間層として形成されて保護バリア層に隣接する金属抵抗層を含む複数の層を有する集積回路でも実現できる。
【００１０】
本発明の文脈の範囲内において、金属皮膜抵抗器の応答が基板内の熱的効果の影響を受けないように基板上の断熱領域内にこの多層構造を形成する方法も教示される。
【００１１】
本発明のこれらおよび他の特徴は、添付の図面を参照することにより理解されよう。
【００１２】
そこで付属の図面を参照しつつ、本発明について説明する。
【図面の簡単な説明】
【００１３】
【図１】周知の金属皮膜の断面を示す図である。
【図２】蒸着および基板の条件の変化による、蒸着金属皮膜の観測ＴＣＲと観測抵抗率との間の関係を簡略して示すグラフである。
【図３】本発明の教示により形成された半導体スタックを示す略図である。
【図４】本発明の教示によるプロセスの流れの一実施例を示す図である。
【図５】バリア材料である側面隅肉部を形成するために使用されうる二重蒸着技術の一実施例のうちの、蒸着層が施されたスタックを示す図であり、バリア材料の側面隅肉部を形成するために使用されうる二重蒸着技術の一実施例のうちの、第１のエッチバックプロセスの後の同じスタックを示す図である。
【図６】本発明の教示による基板内の断熱領域上にスタックを形成する方法を示す図である。
【発明を実施するための形態】
【００１４】
次に、本発明の教示について、説明のため用意されている図３から図６までを参照しつつ説明する。本発明は、添付の特許請求の範囲に照らして必要とみなされる場合を除き、いかなる形でも限定されることを意図しない。
【００１５】
図３に示すように、本発明の教示による多層半導体構造３００は、複数の層３０５またはレベルを含む。素子の説明で図１を参照している場合には、それと同じ参照番号が使用される。当業者であれば理解できるように、特定の層は、導電層または絶縁層などの異なる目的に使用される。そのような多層構造の加工プロセスの一部としての本発明の文脈の範囲内において、表面１１５ａ、１１５ｂにより上下を囲まれるバルク材料１１５から形成される抵抗層１１０は、その多層構造内に中間層として形成される。抵抗層１１０は、バリア層３１０ａ、３１０ｂにより上下を囲まれ、３つの層が一緒になってスタック配列を形成する。バリア層は、抵抗層１１０を封入するために使用され、好ましくは、近接する層からの酸素または他の汚染種の拡散に抵抗する材料で形成される。抵抗層に対して選択される一般的な金属はチタン（Ｔｉ）であり、好適なバリア材料は窒化チタン（ＴｉＮ）であることが判明している。ＴｉＮは、半導体親和性皮膜として知られており、このプロセスの一環として、他の材料の拡散に抵抗する高密度セラミック様皮膜に変換される。窒化チタンは明らかにスタック内の窒素源となるが、窒素の存在は、例えば酸素が拡散してＴｉ金属層と接触することに比べて抵抗層の性能にそれほど悪影響を及ぼさないことが判明している。ＴｉＮは、酸素の拡散防止に特に効果的である。
【００１６】
多層構造３００内において、図３に第１の金属層３１５および第２の金属層３２０が示すように、２つまたはそれ以上の金属相互接続層が一般的には備えられる。金属層は、それぞれ抵抗スタック配列の上下に配置され、金属間誘電体層３２５ａ、３２５ｂを形成することにより、このスタック配列から絶縁される。
【００１７】
図４に示すように、本発明の教示により好適に該構造を形成するときに、従来の集積回路処理工程は、第１の金属層の形成まで完了する（工程４００）。第１の金属層の上に、様々な化学気相成長（ＣＶＤ）法による二酸化ケイ素の約１ミクロンの層などの金属間誘電体が形成される（工程４１０）。次いで、スパッタリング技術を使用して、スタック配列が形成される（工程４２０）。次いで、スタック配列の上に第２の金属間誘電体層（工程４３０）および第２の金属層（工程４４０）が形成される。
【００１８】
本発明の教示を利用し、ＴｉＮ材料の厚みおよび蒸着条件を適切に選択すると、約４６０℃の熱サイクルを１０分間続けた後でもＴｉ抵抗器のＴＣＲ特性が０．２５％Ｃ-1以上であることが観測されている。Ｔｉ皮膜をさらに厚くすることは、熱への暴露に対する皮膜の弾性を改善するのに役立つが、内部材料の導電性は、一般に、表面層の導電性に比べて良好であると考えられるので、全体的なシート抵抗を低減するにはコストがかかる。
【００１９】
図３および図４は、上下に配置されているバリア層とともに金属抵抗層の配列を一般的に例示するために使用されているが、このような加工が加工処理工程全体のわずかな部分にすぎないことは通例である。以下の実施例は、所望のアプリケーションの詳細に応じて、工程の異なる組合せが使用されるという事実を例示している。使用されるプロセス工程が従来からよく知られているものの変形である場合、これらについて詳述しないが、その詳細は当業者には周知であろう。金属皮膜層は、より大きなスタック配列の文脈の範囲内においては中間層として参照されうるが、そのような中間層は、スタック内での層全体の全てまたは一部を形成するものとして考えられることは理解されるであろう。
【００２０】
１／ ＴｉＮ／Ｔｉ／ＴｉＮスタックの形成
【００２１】
【表１】
【００２２】
上で概要を述べた工程は多くの場合に実用できるが、その結果としての構造は、ＴｉＮに対し高い選択性を有する。以下を含む多くの実施可能な代替がある。
【００２３】
２／ Ｔｉスタックを下方に移動してビアのオーバーエッチング時間を短縮する
【００２４】
【表２】
【００２５】
エッチング雰囲気中では揮発性が高いのでＴｉ化合物に対する十分な選択性を保証することは困難なことが多く、以下の手順も、他のマスキング工程を犠牲にすることで有用なものとなる。
【００２６】
３／ 抵抗器のビアエッチングをメインのビアエッチングから分離する
【００２７】
【表３】
【００２８】
４／ スタックの側壁に酸素または窒素が依然として多く侵入する場合には他の変形がある。上述のスキームでは、その後の処理においてＴｉ側壁を露出したままにしている。窒素または酸素は、皮膜を貫通して、抵抗率およびＴＣＲに影響を十分に及ぼしうる。この状況では、以下に示すように２つの工程でスタックを蒸着し、パターン形成することが可能である。
【００２９】
【表４】
【００３０】
この方法は明らかに複雑さが増すという短所があり、抵抗器の幅は、オーバーラップするキャップおよびその下のＴｉラインに対するオーバーレイ公差により増大している。しかし、側壁を通って汚染種が侵入する可能性があり、またこのような状況を最小限に抑えることが重要である高感度アプリケーションの場合には特に有用である。
【００３１】
５／ 他の重要な変更された形態も定めることができ、その実施例が図５に示されており、そこでは上部ＴｉＮ層が２段階でエッチングバックにより間に蒸着されて汚染種が側部から抵抗器内に拡散するのを制約する側壁保護層を定め、その一方で、不整合に対処する間隔をさらに付加することなく細い線および空間を確保することができる。
【００３２】
【表５】
【００３３】
抵抗器が金属相互接続スタック内の別の場所に配置されるか、またはプロセスで使用されるビアプラグがある場合、他の変形および順序も可能である。しかし、平面全体は同じであることは理解されるであろう。
【００３４】
ＴｉＮを半導体親和性皮膜として使用することが広く認識されており、本発明の発明者は、この例示的な配列において、Ｔｉが選択される抵抗材料に隣接する保護バリアを形成するために、他の材料の拡散に対して相対的に抵抗性のある高密度セラミック様皮膜に変換されるＴｉＮの特性を利用する。ＴｉＮは、明らかに、スタック材料における重窒素源となるが、これは、酸素などの他の物質を除外できることよりも重要性が低いと思われる。しかし、説明したＴｉＮ／Ｔｉスタックは、本発明の教示の文脈の範囲内において使用されるバリア配列の型を純粋に例示しているだけであること、また他のバリア材料も類似した性能、または改善した性能をもたらすことが理解されよう。
【００３５】
本発明の教示により、ＴｉＮ（または他のバリア材料）の厚みおよび蒸着条件を適切に選択すると、約４６０℃の熱サイクルを１０分間続けた後でもＴｉ抵抗器のＴＣＲ特性が０．２５％／Ｃ以上であることが観測されている。Ｔｉ皮膜をさらに厚くすることは、熱への暴露に対する皮膜の弾性を改善するが、シート抵抗を下げることを犠牲にする。
【００３６】
本発明の教示によりスタック配列を形成することは、多数のアプリケーションにとって有利なことであるが、特に、形成された抵抗器の抵抗のわずかな変化が感知機能を必要とする実際の測定結果を示すアプリケーションにとっては有利なことである。本発明の教示によりバリア層とともに形成される抵抗器は入射信号に対する感度を改善しており、したがってそのような感度が要求される環境において用いることができる。そのようなものとして、金属皮膜を使用する本発明の教示を利用して形成される抵抗器は、それらが入射信号のわずかな変化に敏感に応答する高い抵抗率を有するように構成されることが理解されるであろう。このような信号は、一般的には、抵抗器の出力が抵抗器に入射する熱輻射の変化を示すような抵抗器の照射によりもたらされる。
【００３７】
このようなアプリケーションまたは環境の１つには、抵抗材料の信号出力全体が温度変動に基づくような熱に敏感な環境がある。このようなアプリケーションにおいて、この環境で感知される変化の指標として抵抗材料の熱特性を用いることが知られている。抵抗材料の応答特性が改善されるためには、抵抗器が実装される実際の基板から生じるスプリアス信号に基づかずに応答が出力されることが重要である。本発明では、基板領域内に抵抗スタックを形成して、基板の残りの部分から断熱された抵抗スタックにより、このような問題に対処する。
【００３８】
図６は、このような構造の一実施例を示している。図６（Ａ）には、本発明の教示に従って形成された２つの抵抗器を含む基板の平面図を示し、図６（Ｂ）には断面図を示す。
【００３９】
図６に示すように、抵抗スタック構造と、結合される電気回路の残り部分との間に断熱を施す方法の１つは、シリコン基板１０５内に空洞６０５をエッチングすることにより形成される断熱テーブル６１０を備えることである。空洞の範囲は、エッチングプロセスの範囲を制御することができる溝６１１の使用により定めることができる。空洞は、下にある基板からテーブル６１０を断熱するために使用される。テーブルの隣のチップの一部分の中のいかなる熱勾配からもテーブルを断熱するためにスロット６１５を設けることができる。図６の実施例では、第１の抵抗器６２０および第２の抵抗器６２５がテーブル上に形成されて、いずれの図にも示されていないが、抵抗器は図４で説明されているようなスタック配列で加工されることが理解されよう。この図に示す例示の実施形態において、抵抗器は、その最終的な構成が曲がりくねった構成、特に、蛇状（Ｓ）構成となるようにパターン形成され、エッチングされる。抵抗器の実際の構成は重要ではなく、重要なのは、加工された抵抗器の主要部が断熱テーブル上に形成されることであるのは理解されよう。２つの抵抗器のそれぞれは、接点６３０を備え、抵抗器を電気回路（不図示）の残りの部分と接続しやすくする。
【００４０】
この実施形態では、図６は２つの抵抗器を備えるテーブルの構成を示しているが、形成される抵抗器の数はいくつでもよく、また重要なのは、形成される（複数の）抵抗器に対してテーブルがあるレベルの断熱性を有することであると理解されよう。回路に、熱感知コンポーネントが追加採用されている場合、これらもまた、専用の断熱領域に配置することが可能であり、それぞれＭＥＭＳ加工技術を使用して所望に形成される。熱輻射センサの文脈において、基板内の断熱領域上への抵抗素子の形成は、抵抗器の出力が、基板上に配置されている他の素子からの熱的効果とは反対に所定の放射束密度に依存することを確実にする。
【００４１】
上述のように、感熱抵抗器は、周知の抵抗温度係数（ＴＣＲ）により特徴付けられ、入射放射線によって照射された場合にはその入射放射線からの熱を吸収するであろう。加工プロセスを通じて抵抗素子のＴＣＲパラメータが劣化しないスタック配列を使用すること、およびその形成されたスタックを断熱領域上に配置させることは、抵抗素子、およびその抵抗素子が一部をなす回路の応答特性を改善するのに役立つ。
【００４２】
テーブルの構造およびそのテーブル上の放射線感知素子の配置により、テーブルが熱的に十分に結合されないようにして、その一方で放射線感知抵抗器の応答を、感知するように設計されている量に逆にリンクできるようにする。２つまたはそれ以上の抵抗器がテーブルに形成されている場合、その環境は等温である。テーブルの断熱性は高性能デバイスについてこの配列を用いることをわずかに低下させるが、これは、テーブル脚のアスペクト比を変えることにより修正できることは理解されよう。テーブルの熱伝導性は、もっぱらテーブルの脚のアスペクト比によって決まり、そのため、２つの抵抗器が収まるように脚の幅を広げると、テーブルから基板（このシステムにおける主要なヒートシンク）への達成可能な熱抵抗が減少することになる。したがって、脚が全ＤＣ応答およびセンサの応答の時定数に影響を及ぼすので、システムの設計者がシステムに必要となる応答速度対精度の比に応じて脚の異なる寸法を選択することができる一定のトレードオフの関係があることは理解されよう。
【００４３】
この実施形態は、２つの抵抗素子が断熱テーブル上に設けられている好適な実装の一つを参照しながら説明されているが、この説明は、本発明の教示を用いて達成される利益の例の一つであることは理解されよう。このような教示は、基板の残り部分から断熱されている第１の領域上に熱感知電気素子を形成することであると考えることができる。このような断熱は、テーブルが基板内に加工される実施形態を参照しつつ説明されているが、それと同等のものとして、テーブルを基板上に加工することが可能であることも理解されるであろう。このような構造は、例えば、基板の上側表面に犠牲層を、次いで支持層を含むセンサ素子層を蒸着し、そして犠牲層を除去して、独立したテーブルを残すことにより形成されうる。別の実装では、犠牲層の代わりに基板内に存在する熱的効果から上に配置されている形成されたセンサ素子を断熱するのに役立つ高い熱係数を有する蒸着層が形成される。これらおよび他の変形では、高い断熱度が要求される電気素子の下に断熱層を形成する方法が当業者には明白であろう。
【００４４】
本発明では多層配列の実装を教示しているので、上側および下側という言葉が多層構造内の複数の層の相対位置を示すために本明細書中で広範に使用されていることは理解されるであろう。このような言い回しは、例を示して説明するために使用されており、本発明は添付の特許請求の範囲に照らして必要とみなされる場合を除きいかなる形でも限定することを意図していない。
【００４５】
本発明は、図３から図６までの例示的な実施形態を参照しつつ説明されているが、これらは本発明の教示を理解してもらうために用意されており、添付の特許請求の範囲に照らして必要とみなされる場合を除き本発明がいかなる形でも限定されることが意図されていないことは理解されよう。整数またはコンポーネントがどれか１つの実施形態を参照しつつ説明されている場合、当業者であれば、これらの整数またはコンポーネントは、添付の特許請求の範囲に照らして必要とみなされる場合にのみ限定と解釈されるべきである本発明の趣旨または範囲から逸脱することなく他の整数値またはコンポーネントと入れ替えることができることを理解するであろう。
【００４６】
「備える、含む」／「備えること、含むこと」という言い回しは、本明細書内で使用されている場合、記載されている特徴、整数、工程、またはコンポーネントの存在を意味し、１つまたは複数の他の特徴、整数、工程、コンポーネント、またはこれらからなる群の存在もしくは追加を除外しない。
【技術分野】
【０００１】
本発明は、半導体加工技術に関し、詳細には、集積回路内で用いられる金属抵抗器の加工に関するものである。本発明は、より詳細には、外層が金属抵抗器を保護するようにサンドイッチ状に配置される金属抵抗器に関するものである。
【背景技術】
【０００２】
様々な回路機能のために異なる抵抗値の抵抗器が要求される集積回路（ＩＣ）処理には様々な状況が存在する。特に、温度の測定には、抵抗温度係数（ＴＣＲ）が比較的高く、ノイズの少ない抵抗器が必要である。金属皮膜は、最高のＴＣＲを有しないが、固有ノイズは非常に低く、そのため小さい温度変化の測定には優位に用いることができる。具体的なアプリケーションの１つとして、微小電気機械（ＭＥＭＳ）型構造を用いる赤外線の検出、およびＭＥＭＳ型構造を使用するボロメータ測定または熱量測定が挙げられる。
【０００３】
このような金属皮膜抵抗器の使用に関連する問題は、ＩＣの中にこのような抵抗器を形成する加工プロセスにおいて生じる。このような加工およびその他の互換性のあるプロセスにおいて、チタン（Ｔｉ）などの金属薄膜は、これらのプロセス中に高温に暴露されたときにＴＣＲ特性の劣化を示す。従来、薄膜（一般には、１００〜１０００ｎｍ）として形成されるこれらの金属皮膜は、最初に蒸着されたときに良好なＴＣＲレベル（約０．２５〜０．３５％Ｃ-1）を示すが、その後の処理で劣化を生じ、多くの場合、対象アプリケーションに適さないレベルにまで低下する。ＴＣＲに影響を及ぼす可能性のある微細構造の変化（粒度および成長）、および形成された金属皮膜中への酸素および／または窒素の混入が観測されるＴＣＲに影響を及ぼし得るという理論を含めて、このような状況が生じる理由はいくつか考えられる。微結晶の成長は、次のことに依存する。
ａ）基礎となる「床」材料、特にその材料の滑らかさ、
ｂ）結晶粒の成長に直接影響を及ぼしうる金属層の蒸着後の高温処理工程、
ｃ）窒素または酸素、アルゴンまたは他のドーピング材料などの汚染種。
【０００４】
汚染種は、通常、結晶粒境界に集まること、および結晶粒を成長させるのに必要なエネルギーを変化させることにより結晶粒の成長に影響を及ぼす。汚染種は、さらに異なるキャリア輸送特性をもまた有するので、材料の抵抗特性、および、後のＴＣＲに変化を引き起こす可能性がある。皮膜の厚みそれ自体が、抵抗特性全体に影響のあることがよく知られている。図１は、多層半導体構造１００の一般的な断面を簡略化された形式で示している。この構造は、ベース基板材料１０５（トランジスタなどの複数の電気素子を中に形成し、１つまたは複数の金属層を有することができる）を含む。薄膜の抵抗材料１１０から抵抗素子が形成される。金属皮膜を基板に施した後、上部表面１１５ａおよび下部表面１１５ｂは同一視でき、これらの表面は改善されたキャリア散乱特性を有する。２つの表面の間に形成された金属皮膜のバルク領域１２０は、その皮膜内のバルク結晶および結晶粒境界の存在に基づいた特性を有する。抵抗率およびＴＣＲは、バルク結晶を通って結晶粒境界を横切り、変更された構造メカニズムを有する皮膜面に関するキャリア輸送の相対量により制御される。
【０００５】
図２に示すように、この表面とバルクとの間でキャリア輸送を変化させることにより生じて異なる蒸着条件を持つＴＣＲと抵抗率との間には観測される関係がある。使用されるスパッタリングガスのタイプ、チャンバ圧力、および温度などの蒸着条件はすべて、形成される皮膜の全体的特性の決定に影響を及ぼすことがある。蒸発、または化学気相成長などのスパッタリング以外の方法が使用される場合でも、これらもまた、形成される皮膜の全体的特性に影響を及ぼすことがある。
【０００６】
したがって、半導体処理において金属皮膜を形成すること、とりわけ半導体処理条件および環境が金属皮膜の最終特性に影響があることに関して多くの問題が存在する。問題の解決策として、金属皮膜をプロセス内の最終層として施し、それにより高温への暴露などを最小限に抑える方法が考えられる。しかし、多くのアプリケーションが金属皮膜を中間層として施すことを必要とするので、これが常に利用できる解決策というわけではい。したがって、ＴＣＲまたは抵抗特性の劣化なしに金属皮膜抵抗器を加工する必要がある。
【発明の概要】
【０００７】
上記のような、そしてその他の問題は、集積回路内に中間層として金属皮膜抵抗層を実装することを提示する本発明の教示に従ったプロセスにより対処され、この金属皮膜層は、このプロセス中に保護皮膜またはバリア内に封入される。
【０００８】
このバリアは、一般的には加工プロセスにおいて、近接する層から汚染物質が拡散したことによる汚染種から抵抗層を保護するために使用される。
【０００９】
本発明は、他の層または複数の層の間に中間層として形成されて保護バリア層に隣接する金属抵抗層を含む複数の層を有する集積回路でも実現できる。
【００１０】
本発明の文脈の範囲内において、金属皮膜抵抗器の応答が基板内の熱的効果の影響を受けないように基板上の断熱領域内にこの多層構造を形成する方法も教示される。
【００１１】
本発明のこれらおよび他の特徴は、添付の図面を参照することにより理解されよう。
【００１２】
そこで付属の図面を参照しつつ、本発明について説明する。
【図面の簡単な説明】
【００１３】
【図１】周知の金属皮膜の断面を示す図である。
【図２】蒸着および基板の条件の変化による、蒸着金属皮膜の観測ＴＣＲと観測抵抗率との間の関係を簡略して示すグラフである。
【図３】本発明の教示により形成された半導体スタックを示す略図である。
【図４】本発明の教示によるプロセスの流れの一実施例を示す図である。
【図５】バリア材料である側面隅肉部を形成するために使用されうる二重蒸着技術の一実施例のうちの、蒸着層が施されたスタックを示す図であり、バリア材料の側面隅肉部を形成するために使用されうる二重蒸着技術の一実施例のうちの、第１のエッチバックプロセスの後の同じスタックを示す図である。
【図６】本発明の教示による基板内の断熱領域上にスタックを形成する方法を示す図である。
【発明を実施するための形態】
【００１４】
次に、本発明の教示について、説明のため用意されている図３から図６までを参照しつつ説明する。本発明は、添付の特許請求の範囲に照らして必要とみなされる場合を除き、いかなる形でも限定されることを意図しない。
【００１５】
図３に示すように、本発明の教示による多層半導体構造３００は、複数の層３０５またはレベルを含む。素子の説明で図１を参照している場合には、それと同じ参照番号が使用される。当業者であれば理解できるように、特定の層は、導電層または絶縁層などの異なる目的に使用される。そのような多層構造の加工プロセスの一部としての本発明の文脈の範囲内において、表面１１５ａ、１１５ｂにより上下を囲まれるバルク材料１１５から形成される抵抗層１１０は、その多層構造内に中間層として形成される。抵抗層１１０は、バリア層３１０ａ、３１０ｂにより上下を囲まれ、３つの層が一緒になってスタック配列を形成する。バリア層は、抵抗層１１０を封入するために使用され、好ましくは、近接する層からの酸素または他の汚染種の拡散に抵抗する材料で形成される。抵抗層に対して選択される一般的な金属はチタン（Ｔｉ）であり、好適なバリア材料は窒化チタン（ＴｉＮ）であることが判明している。ＴｉＮは、半導体親和性皮膜として知られており、このプロセスの一環として、他の材料の拡散に抵抗する高密度セラミック様皮膜に変換される。窒化チタンは明らかにスタック内の窒素源となるが、窒素の存在は、例えば酸素が拡散してＴｉ金属層と接触することに比べて抵抗層の性能にそれほど悪影響を及ぼさないことが判明している。ＴｉＮは、酸素の拡散防止に特に効果的である。
【００１６】
多層構造３００内において、図３に第１の金属層３１５および第２の金属層３２０が示すように、２つまたはそれ以上の金属相互接続層が一般的には備えられる。金属層は、それぞれ抵抗スタック配列の上下に配置され、金属間誘電体層３２５ａ、３２５ｂを形成することにより、このスタック配列から絶縁される。
【００１７】
図４に示すように、本発明の教示により好適に該構造を形成するときに、従来の集積回路処理工程は、第１の金属層の形成まで完了する（工程４００）。第１の金属層の上に、様々な化学気相成長（ＣＶＤ）法による二酸化ケイ素の約１ミクロンの層などの金属間誘電体が形成される（工程４１０）。次いで、スパッタリング技術を使用して、スタック配列が形成される（工程４２０）。次いで、スタック配列の上に第２の金属間誘電体層（工程４３０）および第２の金属層（工程４４０）が形成される。
【００１８】
本発明の教示を利用し、ＴｉＮ材料の厚みおよび蒸着条件を適切に選択すると、約４６０℃の熱サイクルを１０分間続けた後でもＴｉ抵抗器のＴＣＲ特性が０．２５％Ｃ-1以上であることが観測されている。Ｔｉ皮膜をさらに厚くすることは、熱への暴露に対する皮膜の弾性を改善するのに役立つが、内部材料の導電性は、一般に、表面層の導電性に比べて良好であると考えられるので、全体的なシート抵抗を低減するにはコストがかかる。
【００１９】
図３および図４は、上下に配置されているバリア層とともに金属抵抗層の配列を一般的に例示するために使用されているが、このような加工が加工処理工程全体のわずかな部分にすぎないことは通例である。以下の実施例は、所望のアプリケーションの詳細に応じて、工程の異なる組合せが使用されるという事実を例示している。使用されるプロセス工程が従来からよく知られているものの変形である場合、これらについて詳述しないが、その詳細は当業者には周知であろう。金属皮膜層は、より大きなスタック配列の文脈の範囲内においては中間層として参照されうるが、そのような中間層は、スタック内での層全体の全てまたは一部を形成するものとして考えられることは理解されるであろう。
【００２０】
１／ ＴｉＮ／Ｔｉ／ＴｉＮスタックの形成
【００２１】
【表１】
【００２２】
上で概要を述べた工程は多くの場合に実用できるが、その結果としての構造は、ＴｉＮに対し高い選択性を有する。以下を含む多くの実施可能な代替がある。
【００２３】
２／ Ｔｉスタックを下方に移動してビアのオーバーエッチング時間を短縮する
【００２４】
【表２】
【００２５】
エッチング雰囲気中では揮発性が高いのでＴｉ化合物に対する十分な選択性を保証することは困難なことが多く、以下の手順も、他のマスキング工程を犠牲にすることで有用なものとなる。
【００２６】
３／ 抵抗器のビアエッチングをメインのビアエッチングから分離する
【００２７】
【表３】
【００２８】
４／ スタックの側壁に酸素または窒素が依然として多く侵入する場合には他の変形がある。上述のスキームでは、その後の処理においてＴｉ側壁を露出したままにしている。窒素または酸素は、皮膜を貫通して、抵抗率およびＴＣＲに影響を十分に及ぼしうる。この状況では、以下に示すように２つの工程でスタックを蒸着し、パターン形成することが可能である。
【００２９】
【表４】
【００３０】
この方法は明らかに複雑さが増すという短所があり、抵抗器の幅は、オーバーラップするキャップおよびその下のＴｉラインに対するオーバーレイ公差により増大している。しかし、側壁を通って汚染種が侵入する可能性があり、またこのような状況を最小限に抑えることが重要である高感度アプリケーションの場合には特に有用である。
【００３１】
５／ 他の重要な変更された形態も定めることができ、その実施例が図５に示されており、そこでは上部ＴｉＮ層が２段階でエッチングバックにより間に蒸着されて汚染種が側部から抵抗器内に拡散するのを制約する側壁保護層を定め、その一方で、不整合に対処する間隔をさらに付加することなく細い線および空間を確保することができる。
【００３２】
【表５】
【００３３】
抵抗器が金属相互接続スタック内の別の場所に配置されるか、またはプロセスで使用されるビアプラグがある場合、他の変形および順序も可能である。しかし、平面全体は同じであることは理解されるであろう。
【００３４】
ＴｉＮを半導体親和性皮膜として使用することが広く認識されており、本発明の発明者は、この例示的な配列において、Ｔｉが選択される抵抗材料に隣接する保護バリアを形成するために、他の材料の拡散に対して相対的に抵抗性のある高密度セラミック様皮膜に変換されるＴｉＮの特性を利用する。ＴｉＮは、明らかに、スタック材料における重窒素源となるが、これは、酸素などの他の物質を除外できることよりも重要性が低いと思われる。しかし、説明したＴｉＮ／Ｔｉスタックは、本発明の教示の文脈の範囲内において使用されるバリア配列の型を純粋に例示しているだけであること、また他のバリア材料も類似した性能、または改善した性能をもたらすことが理解されよう。
【００３５】
本発明の教示により、ＴｉＮ（または他のバリア材料）の厚みおよび蒸着条件を適切に選択すると、約４６０℃の熱サイクルを１０分間続けた後でもＴｉ抵抗器のＴＣＲ特性が０．２５％／Ｃ以上であることが観測されている。Ｔｉ皮膜をさらに厚くすることは、熱への暴露に対する皮膜の弾性を改善するが、シート抵抗を下げることを犠牲にする。
【００３６】
本発明の教示によりスタック配列を形成することは、多数のアプリケーションにとって有利なことであるが、特に、形成された抵抗器の抵抗のわずかな変化が感知機能を必要とする実際の測定結果を示すアプリケーションにとっては有利なことである。本発明の教示によりバリア層とともに形成される抵抗器は入射信号に対する感度を改善しており、したがってそのような感度が要求される環境において用いることができる。そのようなものとして、金属皮膜を使用する本発明の教示を利用して形成される抵抗器は、それらが入射信号のわずかな変化に敏感に応答する高い抵抗率を有するように構成されることが理解されるであろう。このような信号は、一般的には、抵抗器の出力が抵抗器に入射する熱輻射の変化を示すような抵抗器の照射によりもたらされる。
【００３７】
このようなアプリケーションまたは環境の１つには、抵抗材料の信号出力全体が温度変動に基づくような熱に敏感な環境がある。このようなアプリケーションにおいて、この環境で感知される変化の指標として抵抗材料の熱特性を用いることが知られている。抵抗材料の応答特性が改善されるためには、抵抗器が実装される実際の基板から生じるスプリアス信号に基づかずに応答が出力されることが重要である。本発明では、基板領域内に抵抗スタックを形成して、基板の残りの部分から断熱された抵抗スタックにより、このような問題に対処する。
【００３８】
図６は、このような構造の一実施例を示している。図６（Ａ）には、本発明の教示に従って形成された２つの抵抗器を含む基板の平面図を示し、図６（Ｂ）には断面図を示す。
【００３９】
図６に示すように、抵抗スタック構造と、結合される電気回路の残り部分との間に断熱を施す方法の１つは、シリコン基板１０５内に空洞６０５をエッチングすることにより形成される断熱テーブル６１０を備えることである。空洞の範囲は、エッチングプロセスの範囲を制御することができる溝６１１の使用により定めることができる。空洞は、下にある基板からテーブル６１０を断熱するために使用される。テーブルの隣のチップの一部分の中のいかなる熱勾配からもテーブルを断熱するためにスロット６１５を設けることができる。図６の実施例では、第１の抵抗器６２０および第２の抵抗器６２５がテーブル上に形成されて、いずれの図にも示されていないが、抵抗器は図４で説明されているようなスタック配列で加工されることが理解されよう。この図に示す例示の実施形態において、抵抗器は、その最終的な構成が曲がりくねった構成、特に、蛇状（Ｓ）構成となるようにパターン形成され、エッチングされる。抵抗器の実際の構成は重要ではなく、重要なのは、加工された抵抗器の主要部が断熱テーブル上に形成されることであるのは理解されよう。２つの抵抗器のそれぞれは、接点６３０を備え、抵抗器を電気回路（不図示）の残りの部分と接続しやすくする。
【００４０】
この実施形態では、図６は２つの抵抗器を備えるテーブルの構成を示しているが、形成される抵抗器の数はいくつでもよく、また重要なのは、形成される（複数の）抵抗器に対してテーブルがあるレベルの断熱性を有することであると理解されよう。回路に、熱感知コンポーネントが追加採用されている場合、これらもまた、専用の断熱領域に配置することが可能であり、それぞれＭＥＭＳ加工技術を使用して所望に形成される。熱輻射センサの文脈において、基板内の断熱領域上への抵抗素子の形成は、抵抗器の出力が、基板上に配置されている他の素子からの熱的効果とは反対に所定の放射束密度に依存することを確実にする。
【００４１】
上述のように、感熱抵抗器は、周知の抵抗温度係数（ＴＣＲ）により特徴付けられ、入射放射線によって照射された場合にはその入射放射線からの熱を吸収するであろう。加工プロセスを通じて抵抗素子のＴＣＲパラメータが劣化しないスタック配列を使用すること、およびその形成されたスタックを断熱領域上に配置させることは、抵抗素子、およびその抵抗素子が一部をなす回路の応答特性を改善するのに役立つ。
【００４２】
テーブルの構造およびそのテーブル上の放射線感知素子の配置により、テーブルが熱的に十分に結合されないようにして、その一方で放射線感知抵抗器の応答を、感知するように設計されている量に逆にリンクできるようにする。２つまたはそれ以上の抵抗器がテーブルに形成されている場合、その環境は等温である。テーブルの断熱性は高性能デバイスについてこの配列を用いることをわずかに低下させるが、これは、テーブル脚のアスペクト比を変えることにより修正できることは理解されよう。テーブルの熱伝導性は、もっぱらテーブルの脚のアスペクト比によって決まり、そのため、２つの抵抗器が収まるように脚の幅を広げると、テーブルから基板（このシステムにおける主要なヒートシンク）への達成可能な熱抵抗が減少することになる。したがって、脚が全ＤＣ応答およびセンサの応答の時定数に影響を及ぼすので、システムの設計者がシステムに必要となる応答速度対精度の比に応じて脚の異なる寸法を選択することができる一定のトレードオフの関係があることは理解されよう。
【００４３】
この実施形態は、２つの抵抗素子が断熱テーブル上に設けられている好適な実装の一つを参照しながら説明されているが、この説明は、本発明の教示を用いて達成される利益の例の一つであることは理解されよう。このような教示は、基板の残り部分から断熱されている第１の領域上に熱感知電気素子を形成することであると考えることができる。このような断熱は、テーブルが基板内に加工される実施形態を参照しつつ説明されているが、それと同等のものとして、テーブルを基板上に加工することが可能であることも理解されるであろう。このような構造は、例えば、基板の上側表面に犠牲層を、次いで支持層を含むセンサ素子層を蒸着し、そして犠牲層を除去して、独立したテーブルを残すことにより形成されうる。別の実装では、犠牲層の代わりに基板内に存在する熱的効果から上に配置されている形成されたセンサ素子を断熱するのに役立つ高い熱係数を有する蒸着層が形成される。これらおよび他の変形では、高い断熱度が要求される電気素子の下に断熱層を形成する方法が当業者には明白であろう。
【００４４】
本発明では多層配列の実装を教示しているので、上側および下側という言葉が多層構造内の複数の層の相対位置を示すために本明細書中で広範に使用されていることは理解されるであろう。このような言い回しは、例を示して説明するために使用されており、本発明は添付の特許請求の範囲に照らして必要とみなされる場合を除きいかなる形でも限定することを意図していない。
【００４５】
本発明は、図３から図６までの例示的な実施形態を参照しつつ説明されているが、これらは本発明の教示を理解してもらうために用意されており、添付の特許請求の範囲に照らして必要とみなされる場合を除き本発明がいかなる形でも限定されることが意図されていないことは理解されよう。整数またはコンポーネントがどれか１つの実施形態を参照しつつ説明されている場合、当業者であれば、これらの整数またはコンポーネントは、添付の特許請求の範囲に照らして必要とみなされる場合にのみ限定と解釈されるべきである本発明の趣旨または範囲から逸脱することなく他の整数値またはコンポーネントと入れ替えることができることを理解するであろう。
【００４６】
「備える、含む」／「備えること、含むこと」という言い回しは、本明細書内で使用されている場合、記載されている特徴、整数、工程、またはコンポーネントの存在を意味し、１つまたは複数の他の特徴、整数、工程、コンポーネント、またはこれらからなる群の存在もしくは追加を除外しない。
【特許請求の範囲】
【請求項１】
多層半導体構造であって、
前記構造内に中間層として形成される金属皮膜抵抗素子を備え、
前記抵抗素子はバリア材料内に封入され、
前記バリア材料は、隣接する層からの汚染種の拡散から前記抵抗素子を保護する
ことを特徴とする多層半導体構造。
【請求項２】
前記バリア材料内の前記抵抗素子の前記封入により前記構造におけるスタックが定められ、
前記スタックは、前記バリア材料から形成される第１の層および第２の層を有し、
前記第１および第２の層は間に前記抵抗素子をサンドイッチ状に挟み、
前記抵抗素子は前記スタック内における第３の層である
ことを特徴とする請求項１に記載の構造。
【請求項３】
前記第１の層および第２の層のそれぞれの深さは、前記第３の層の深さよりも著しく少ないことを特徴とする請求項２に記載の構造。
【請求項４】
前記第１および第２の層のそれぞれの深さは、前記第３の層の深さよりも一桁少ないことを特徴とする請求項３に記載の構造。
【請求項５】
前記第３の層の深さは、数百ナノメートルのオーダーであることを特徴とする請求項４に記載の構造。
【請求項６】
前記抵抗素子は、チタン皮膜から形成されることを特徴とする請求項１に記載の構造。
【請求項７】
前記バリア材料は、窒化チタンから形成されることを特徴とする請求項６に記載の構造。
【請求項８】
前記スタックは、スパッタリング技術を使用して形成されることを特徴とする請求項２に記載の構造。
【請求項９】
前記抵抗性を有する金属は、熱感知性を有することを特徴とする請求項１に記載の構造。
【請求項１０】
前記スタックは、第１の金属相互接続層と第２の金属相互接続層との間に形成されることを特徴とする請求項２に記載の構造。
【請求項１１】
請求項１に記載の半導体構造を含むことを特徴とする熱センサ。
【請求項１２】
半導体基板上に加工された電気回路の一部を形成し、
前記抵抗素子は、前記回路の出力全体に寄与する出力を与える熱感知電気素子であり、
前記基板の残り部分から断熱されている前記基板の第１の領域上に配置される
ことを特徴とする請求項２に記載の構造。
【請求項１３】
前記第１の領域は、前記基板内に形成されることを特徴とする請求項１２に記載の構造。
【請求項１４】
前記第１の領域は、前記基板上に形成されることを特徴とする請求項１２に記載の構造。
【請求項１５】
前記第１の領域は、真空排気された空洞を前記第１の領域の下に設けることにより前記基板から断熱されることを特徴とする請求項１２に記載の構造。
【請求項１６】
前記第１の領域は、前記第１の領域と下の前記基板との間に絶縁層を設けることにより前記基板から断熱されることを特徴とする請求項１２に記載の構造。
【請求項１７】
前記第１の領域は、前記基板に対して吊るされることを特徴とする請求項１２に記載の構造。
【請求項１８】
前記第１の領域は、実質的に等温となる構造を備えることを特徴とする請求項１２に記載の構造。
【請求項１９】
前記第１の領域は、１つまたは複数のエッジ部分において前記基板に結合されることを特徴とする請求項１２に記載の構造。
【請求項２０】
前記第１の領域は、テーブルとして形成され、
前記テーブルは、１つまたは複数の脚を備えることにより前記基板に対して支持され、
前記（複数の）脚は、前記テーブルのエッジ部分に設けられる
ことを特徴とする請求項１９に記載の構造。
【請求項２１】
スタック構造内に形成された抵抗素子を備えて、半導体基板上に加工される熱センサであって、
前記抵抗素子は、前記構造内に中間層として形成された金属皮膜抵抗素子を含み、
前記抵抗素子はバリア材料内に封入され、
前記バリア材料は、前記スタックの隣接する層からの汚染種の拡散から前記抵抗素子を保護し、
前記抵抗素子は、前記熱センサの出力全体に寄与する出力を与え、
前記スタック構造は、前記半導体基板から断熱されている第１の領域上に形成される
ことを特徴とする熱センサ。
【請求項２２】
多層半導体構造を形成する方法であって、
ａ）前記半導体を処理して第１の金属相互接続層を形成する工程と、
ｂ）前記第１の金属相互接続層の上に、前記多層構造の隣接層からの汚染種の拡散から抵抗素子を保護するバリア材料内に封入された前記抵抗素子を備えるスタック配列を形成する工程と、
ｃ）第２の金属相互接続層を前記スタック配列の上に形成する工程と、
の連続した工程を含むことを特徴とする方法。
【請求項２３】
前記第２の金属相互接続層を形成するのに先立って、
ａ）前記スタック配列をマスクしてエッチングし、所定の構成の抵抗器を形成する工程
を含む
ことを特徴とする請求項２２に記載の方法。
【請求項２４】
前記スタック配列の前記形成は、スパッタ蒸着技術を用いることによりなされることを特徴とする請求項２２に記載の方法。
【請求項２５】
前記スタック配列は、上に配置された抵抗材料の皮膜であるバリア材料の第１の皮膜と、抵抗材料の前記皮膜の上に配置された前記バリア材料の第２の皮膜とから形成されることを特徴とする請求項２２に記載の方法。
【請求項２６】
前記バリア材料は窒化チタンから形成され、
前記抵抗材料はチタンから形成される
ことを特徴とする請求項２５に記載の方法。
【請求項２７】
前記スタック配列の前記形成に先立って、前記スタックが形成される前記領域内において前記半導体構造の表面を平滑化する工程を含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記平滑化は、ＲＦスパッタリング技術を使用して行われることを特徴とする請求項２７に記載の方法。
【請求項２９】
前記スタック配列の前記形成の後、前記第２の金属相互接続層の前記形成に先立って、前記スタックの上、および前記相互接続の下に誘電体層を形成する工程を含むことを特徴とする請求項２２に記載の方法。
【請求項３０】
後に金属間相互接続できるように前記２つの金属層の間に１つまたは複数のビアを形成することがなされる１つまたは複数のエッチング工程を含むことを特徴とする請求項２２に記載の方法。
【請求項３１】
使用される前記エッチング技術は、前記エッチングで前記スタック配列を定める前記材料を貫通しないように前記スタック配列内で使用される前記材料についての高い選択性を有することを特徴とする請求項３０に記載の方法。
【請求項３２】
前記エッチングは、反応性イオンエッチング（ＲＩＥ）であることを特徴とする請求項３１に記載の方法。
【請求項３３】
前記構造が半導体基板上に形成される方法であって、
前記基板の他の部分から前記スタックを断熱する工程
をさらに含むことを特徴とする請求項２２に記載の方法。
【請求項３４】
前記スタックを断熱する前記工程は、前記スタックの下に空洞を定めるように前記スタックの下で前記基板をエッチングする工程を含むことを特徴とする請求項３３に記載の方法。
【請求項３５】
前記エッチングでは、前記スタックが配置されているテーブルを定めて、前記テーブルは１つまたは複数の脚により前記基板に結合されることを特徴とする請求項３４に記載の方法。
【請求項３６】
前記所定の構成は、曲がりくねったパターンであることを特徴とする請求項２３に記載の方法。
【請求項１】
多層半導体構造であって、
前記構造内に中間層として形成される金属皮膜抵抗素子を備え、
前記抵抗素子はバリア材料内に封入され、
前記バリア材料は、隣接する層からの汚染種の拡散から前記抵抗素子を保護する
ことを特徴とする多層半導体構造。
【請求項２】
前記バリア材料内の前記抵抗素子の前記封入により前記構造におけるスタックが定められ、
前記スタックは、前記バリア材料から形成される第１の層および第２の層を有し、
前記第１および第２の層は間に前記抵抗素子をサンドイッチ状に挟み、
前記抵抗素子は前記スタック内における第３の層である
ことを特徴とする請求項１に記載の構造。
【請求項３】
前記第１の層および第２の層のそれぞれの深さは、前記第３の層の深さよりも著しく少ないことを特徴とする請求項２に記載の構造。
【請求項４】
前記第１および第２の層のそれぞれの深さは、前記第３の層の深さよりも一桁少ないことを特徴とする請求項３に記載の構造。
【請求項５】
前記第３の層の深さは、数百ナノメートルのオーダーであることを特徴とする請求項４に記載の構造。
【請求項６】
前記抵抗素子は、チタン皮膜から形成されることを特徴とする請求項１に記載の構造。
【請求項７】
前記バリア材料は、窒化チタンから形成されることを特徴とする請求項６に記載の構造。
【請求項８】
前記スタックは、スパッタリング技術を使用して形成されることを特徴とする請求項２に記載の構造。
【請求項９】
前記抵抗性を有する金属は、熱感知性を有することを特徴とする請求項１に記載の構造。
【請求項１０】
前記スタックは、第１の金属相互接続層と第２の金属相互接続層との間に形成されることを特徴とする請求項２に記載の構造。
【請求項１１】
請求項１に記載の半導体構造を含むことを特徴とする熱センサ。
【請求項１２】
半導体基板上に加工された電気回路の一部を形成し、
前記抵抗素子は、前記回路の出力全体に寄与する出力を与える熱感知電気素子であり、
前記基板の残り部分から断熱されている前記基板の第１の領域上に配置される
ことを特徴とする請求項２に記載の構造。
【請求項１３】
前記第１の領域は、前記基板内に形成されることを特徴とする請求項１２に記載の構造。
【請求項１４】
前記第１の領域は、前記基板上に形成されることを特徴とする請求項１２に記載の構造。
【請求項１５】
前記第１の領域は、真空排気された空洞を前記第１の領域の下に設けることにより前記基板から断熱されることを特徴とする請求項１２に記載の構造。
【請求項１６】
前記第１の領域は、前記第１の領域と下の前記基板との間に絶縁層を設けることにより前記基板から断熱されることを特徴とする請求項１２に記載の構造。
【請求項１７】
前記第１の領域は、前記基板に対して吊るされることを特徴とする請求項１２に記載の構造。
【請求項１８】
前記第１の領域は、実質的に等温となる構造を備えることを特徴とする請求項１２に記載の構造。
【請求項１９】
前記第１の領域は、１つまたは複数のエッジ部分において前記基板に結合されることを特徴とする請求項１２に記載の構造。
【請求項２０】
前記第１の領域は、テーブルとして形成され、
前記テーブルは、１つまたは複数の脚を備えることにより前記基板に対して支持され、
前記（複数の）脚は、前記テーブルのエッジ部分に設けられる
ことを特徴とする請求項１９に記載の構造。
【請求項２１】
スタック構造内に形成された抵抗素子を備えて、半導体基板上に加工される熱センサであって、
前記抵抗素子は、前記構造内に中間層として形成された金属皮膜抵抗素子を含み、
前記抵抗素子はバリア材料内に封入され、
前記バリア材料は、前記スタックの隣接する層からの汚染種の拡散から前記抵抗素子を保護し、
前記抵抗素子は、前記熱センサの出力全体に寄与する出力を与え、
前記スタック構造は、前記半導体基板から断熱されている第１の領域上に形成される
ことを特徴とする熱センサ。
【請求項２２】
多層半導体構造を形成する方法であって、
ａ）前記半導体を処理して第１の金属相互接続層を形成する工程と、
ｂ）前記第１の金属相互接続層の上に、前記多層構造の隣接層からの汚染種の拡散から抵抗素子を保護するバリア材料内に封入された前記抵抗素子を備えるスタック配列を形成する工程と、
ｃ）第２の金属相互接続層を前記スタック配列の上に形成する工程と、
の連続した工程を含むことを特徴とする方法。
【請求項２３】
前記第２の金属相互接続層を形成するのに先立って、
ａ）前記スタック配列をマスクしてエッチングし、所定の構成の抵抗器を形成する工程
を含む
ことを特徴とする請求項２２に記載の方法。
【請求項２４】
前記スタック配列の前記形成は、スパッタ蒸着技術を用いることによりなされることを特徴とする請求項２２に記載の方法。
【請求項２５】
前記スタック配列は、上に配置された抵抗材料の皮膜であるバリア材料の第１の皮膜と、抵抗材料の前記皮膜の上に配置された前記バリア材料の第２の皮膜とから形成されることを特徴とする請求項２２に記載の方法。
【請求項２６】
前記バリア材料は窒化チタンから形成され、
前記抵抗材料はチタンから形成される
ことを特徴とする請求項２５に記載の方法。
【請求項２７】
前記スタック配列の前記形成に先立って、前記スタックが形成される前記領域内において前記半導体構造の表面を平滑化する工程を含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記平滑化は、ＲＦスパッタリング技術を使用して行われることを特徴とする請求項２７に記載の方法。
【請求項２９】
前記スタック配列の前記形成の後、前記第２の金属相互接続層の前記形成に先立って、前記スタックの上、および前記相互接続の下に誘電体層を形成する工程を含むことを特徴とする請求項２２に記載の方法。
【請求項３０】
後に金属間相互接続できるように前記２つの金属層の間に１つまたは複数のビアを形成することがなされる１つまたは複数のエッチング工程を含むことを特徴とする請求項２２に記載の方法。
【請求項３１】
使用される前記エッチング技術は、前記エッチングで前記スタック配列を定める前記材料を貫通しないように前記スタック配列内で使用される前記材料についての高い選択性を有することを特徴とする請求項３０に記載の方法。
【請求項３２】
前記エッチングは、反応性イオンエッチング（ＲＩＥ）であることを特徴とする請求項３１に記載の方法。
【請求項３３】
前記構造が半導体基板上に形成される方法であって、
前記基板の他の部分から前記スタックを断熱する工程
をさらに含むことを特徴とする請求項２２に記載の方法。
【請求項３４】
前記スタックを断熱する前記工程は、前記スタックの下に空洞を定めるように前記スタックの下で前記基板をエッチングする工程を含むことを特徴とする請求項３３に記載の方法。
【請求項３５】
前記エッチングでは、前記スタックが配置されているテーブルを定めて、前記テーブルは１つまたは複数の脚により前記基板に結合されることを特徴とする請求項３４に記載の方法。
【請求項３６】
前記所定の構成は、曲がりくねったパターンであることを特徴とする請求項２３に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公表番号】特表２０１０−５０７２４１（Ｐ２０１０−５０７２４１Ａ）
【公表日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願番号】特願２００９−５３２８０１（Ｐ２００９−５３２８０１）
【出願日】平成１９年１０月１７日（２００７．１０．１７）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０６１１００
【国際公開番号】ＷＯ２００８／０４６８６７
【国際公開日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０１１４４００３）アナログ・デバイシズ・インコーポレーテッド (51)
【Ｆターム（参考）】
【公表日】平成２２年３月４日（２０１０．３．４）
【国際特許分類】
【出願日】平成１９年１０月１７日（２００７．１０．１７）
【国際出願番号】ＰＣＴ／ＥＰ２００７／０６１１００
【国際公開番号】ＷＯ２００８／０４６８６７
【国際公開日】平成２０年４月２４日（２００８．４．２４）
【出願人】（５０１１４４００３）アナログ・デバイシズ・インコーポレーテッド (51)
【Ｆターム（参考）】
[ Back to top ]