【課題】温度係数の小さいポリシリコン抵抗体を含む半導体装置の製造方法を提供する。
【解決手段】シリコン基板１にノンドープポリシリコン膜４を形成する工程と、ノンドープポリシリコン膜４をパターニングしてノンドープポリシリコンパターン４０を形成する工程と、ノンドープポリシリコンパターン４０を窒素雰囲気中でアニールし、ノンドープポリシリコンパターン４０のシリコン結晶粒径を拡大する第１アニール工程と、第１アニール工程においてシリコン結晶粒径が拡大されたノンドープポリシリコンパターン４０に導電型がＰ型のＢＦ2⁺イオンを注入する工程と、ＢＦ2⁺イオンが注入されたポリシリコン抵抗体８を酸素雰囲気中でアニールする第２アニール工程によって半導体装置を形成し、第１アニール工程は、不純物を注入する前で、ポリシリコン膜形成の後に行われ、処理時間が不純物の量に対応する。 （もっと読む）

【課題】占有面積の小さい抵抗体を有する半導体装置を提供する。
【解決手段】半導体基板上のフィールド酸化膜の上に導電性多結晶シリコンを形成し、その上を覆う絶縁膜に多結晶シリコン５に達するコンタクトホールを形成する。コンタクトホールの中にはタングステンサイドウォール９、シリコン酸化膜サイドウォール１０、抵抗体１１があり、抵抗体の上には電極１２を配置することで上下方向に縦長の抵抗体１１とする。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

【課題】工程数の低減や製造コストの削減を図りつつ、各々が異なる抵抗値を有する複数の拡散層抵抗を備えた半導体装置及び製造方法を提供する。
【解決手段】半導体基板の表面側を酸化又は窒化せしめることによって保護膜４１を形成し、当該保護膜下に伸張し且つ何れかの導電型の不純物を各々が含む複数の拡散層領域２１，２２，２３を形成する。次いで、当該複数の拡散層領域のうちの少なくとも１つの拡散層領域上にフォトレジスト膜を形成し、半導体基板の裏面側に接地電位を供給しつつ、プラズマアッシング処理を当該フォトレジスト膜に施すことによってこれを除去する。最後に、各拡散層領域と電気的に接続された配線層６０を絶縁層４０を介して形成することによって、各拡散層領域を拡散層抵抗とする。 （もっと読む）

【課題】３Ｄスナバ回路構成素子を製造する間に、これらの構成素子が更に容易な方式でスケーリング可能である方法を提供する。
【解決手段】集積される複数の半導体構成素子８を担体２に製造する方法では、能動基礎構造部４が、製造される半導体構成素子８の境界１０の少なくとも一部を越えて連続して担体２へ挿入され、半導体構成素子８の領域が担体２に画定され、各半導体構成素子８の領域にマスク１２を用いて被覆層１４が担体２に塗布され、担体２が半導体構成素子８を形成するためにこれらの境界１０で切断される。 （もっと読む）

【課題】本発明は、保護回路専用の回路パタンや電極を設けることなく、静電気破壊を防止できる半導体装置並びにその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、不純物が拡散された半導体層と、前記半導体層に設けられた電気回路と、前記半導体層上に設けられ、前記電気回路に接続された電極と、前記半導体層上に設けられ、接地又は一定電圧に維持された第１の定電圧導体と、を備え、前記電極及び前記第１の定電圧導体は前記半導体層にそれぞれオーミック接触し、前記半導体層は、トラップが導入されたトラップ導入領域を前記電極と前記第１の定電圧導体との間に有することを特徴とするものである。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】還流ダイオードの導通時の損失並びに過渡動作時の損失は抑えつつ、逆回復動作時に生じる電流・電圧の振動現象を抑制することが容易に可能で、かつ、高密度化が容易な電力用半導体装置を提供する。
【解決手段】ユニポーラ動作と同等の動作をする還流ダイオードと、還流ダイオードに並列接続されたキャパシタ２１０及び抵抗２２０を有する半導体回路２００とを備え、半導体回路２００は、抵抗２２０の少なくとも一部として機能する半導体基体１１と、半導体基体１１をキャパシタ２１０の一方の電極とし、半導体基体１１の一主面上の所定エリアに、所定エリアの面積よりも大きい表面積を有して設けられた誘電体領域１２とを備える。 （もっと読む）

【課題】静電容量と抵抗の値が異なる複数のスナバ回路を用意する必要がなく、且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置及び電力変換装置を提供する。
【解決手段】アノード端子３００とカソード端子４００からなる一対の接続端子と、一対の接続端子間に接続されたユニポーラ動作する還流ダイオード１００と、一対の接続端子間に還流ダイオード１００と並列接続され、少なくともキャパシタ２１０と抵抗２２０を含む半導体スナバ回路２００と備え、半導体スナバ回路２００のキャパシタ２１０と抵抗２２０の値が可変である。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】還流ダイオードの導通時の損失並びに過渡動作時の損失は抑えつつ、逆回復動作時に生じる電流・電圧の振動現象を抑制することが容易に可能な電力用半導体装置を提供する。
【解決手段】ユニポーラ動作をする還流ダイオードと、キャパシタと抵抗との直列接続からなり、還流ダイオードに並列接続された半導体回路とを備え、半導体回路２００は、抵抗２２０の少なくとも一部として機能する半導体基体１１と、半導体基体の上面に接して設けられた容量低下防止領域１００１と、容量低下防止領域１００１上に設けられ、キャパシタ２１０の少なくとも一部として機能するキャパシタ誘電体膜１２とを備え、容量低下防止領域１００１が、還流ダイオードに逆バイアス電圧が印加された際に半導体基体１１中への空乏層の伸張を緩和する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に対し並列接続され、基板領域２１とキャパシタ２１０と抵抗２２０とを含む半導体スナバ２００とを備えている。抵抗２２０の少なくとも一部が、半導体スナバ２００の基板領域２１の一主面上に直接的にもしくは間接的に形成された、導電性材料からなる膜状の導電層１７を含み、かつ、抵抗２２０に電流が流れる際に、導電層１７に流れる電流の経路の少なくとも一部が、膜厚方向以外の方向へ流れる。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】外付け部品点数の増加、占有面積の増加及びコストの増大を招くことなく、高いスイッチング性能を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、基板１０１の上に形成された半導体層積層体１０５と、半導体層積層体１０５の上に互いに間隔をおいて形成された第１のオーミック電極１１１及び第２のオーミック電極１１３と、第１のオーミック電極１１１と第２のオーミック電極１１３との間に形成された第１のコントロール層１１７と、第１のコントロール層１１７の上に形成された第１のゲート電極１１５とを備えている。第１のコントロール層１１７は、下層１１７ａと、下層１１７ａの上に形成され、下層１１７ａと比べて不純物濃度が低い中層１１７ｂと、中層１１７ｂの上に形成され、中層１１７ｂと比べて不純物濃度が高い上層１１７ｃとを有している。 （もっと読む）

【課題】従来技術の素子よりも少ない構成部品しか必要とせずおよび／または複雑でない構造を備え、集積回路がオンまたはオフになったときにそれを保護することを可能にし、保護される集積回路に対する非常に低い寄生容量を有する、かさ高にならない保護素子を提供すること。
【解決手段】少なくとも１つの集積回路を静電放電から保護するための素子（１００）は、少なくとも、イオン化可能金属部分（１０６）と、イオン化可能金属部分に接して配置され、前記イオン化可能金属部分の金属と同様の性質の金属イオンを有する固体電解質（１０４）と、この固体電解質に電気的に接続された電極（１０２）とを備えており、固体電解質中の金属イオン濃度が、固体電解質中の金属イオン飽和濃度より小さい。 （もっと読む）

【課題】本発明は、サージ電圧が入力した際の瞬間的な素子破壊を回避して、静電荷を効率よく逃がすことで、保護機能を高めることを可能にする。
【解決手段】半導体基板１１に形成された第１導電型の第１ウエル領域１２と、前記第１ウエル領域１２に上層に形成された前記第１導電型とは逆の第２導電型の第２ウエル領域１３と、前記第２ウエル領域１３の上層に形成された前記第１ウエル領域１２よりも濃度が高い第１導電型の第３ウエル領域１４と、前記第３ウエル領域１４の上層に形成された第２導電型の第１拡散層１５と、前記第１拡散層１５の上層に形成された前記第１拡散層１５よりも濃度が高い第２導電型の第２拡散層１６を有する静電気保護素子５を備えている。 （もっと読む）

【課題】抵抗体への水素侵入における抵抗値の変動を抑えるために、抵抗群上に金属を配置する方法より強固に水素の防止を行い、かつ金属部分のオーバーラップを短くし、ＩＣの縮小化を図る。
【解決手段】高濃度不純物領域と低濃度不純物領域からなる多結晶シリコンを被覆するように窒化シリコン保護膜を堆積し、次いで、窒化シリコン保護膜上に層間絶縁膜を堆積し、層間絶縁膜と窒化シリコン保護膜をエッチングしてコンタクトホールを形成し、コンタクトホールを介して多結晶シリコンからなる複数の抵抗体を金属配線で接続する。 （もっと読む）

【課題】貫通ビアを設けることなく、簡単な構造とプロセスにより経済的なチップ相互間の電気的結合手段を備えた積層チップを提供する。
【解決手段】本発明による積層チップは、基板の一側の面（表面）に複数個の第１の電極を備えた第１のチップと、導電性の基板の表面に半導体素子、及び基板の表面の前記第１の電極に対応する位置に各々第２の電極を備えた第２のチップとを含み、前記第１のチップの第１の電極と、前記第２のチップの他側の面（裏面）とが接着されて積層形成され、前記第１、前記第２の電極、及び前記第１と前記第２の電極に挟まれた前記第２のチップの基板内部の領域を、前記第１及び前記第２のチップ間の電気的結合手段とすることを特徴とする。 （もっと読む）

【課題】高い移動度を有し光起電力を利用する有機電子デバイス、該デバイスを容易なプロセスで作製する方法を提供する。
【解決手段】従来とは異なる特定の環状構造のビシクロ化合物を溶媒に溶解した溶液を基板上に塗布することにより膜を製膜し、次いで加熱等の外部作用を加えることで、該ビシクロ化合物からエチレン誘導体を脱離させることにより基板上で変換された化合物を有機半導体として用いてなる光起電力を利用する有機電子デバイス、及びその作製方法。 （もっと読む）