【課題】本発明の目的は，論理回路に電源電圧を供給するレギュレータを有する半導体集積回路において，C端子の数を削減する。
【解決手段】
半導体集積回路30は，第1，第2の出力端OTa，OTbと，外部容量C4に接続する外部接続端子CT4との間に設けられたスイッチ回路35を有し，
スイッチ回路35の一端は第1の出力端OTaに接続され，スイッチ回路35の他端は外部接続端子CT4および第2の出力端OTbに接続され，
スイッチ回路35は，第1のレギュレータA31が第1の電源電圧Vaを第1の論理回路A32に対して供給する期間はオンし，第1のレギュレータA31が第1の論理回路A32に対する電源電圧供給を停止する期間はオフする。 （もっと読む）

【課題】縦構造キャパシタの剥離を防止し、チップサイズの増加を抑制した半導体装置を提供する。
【解決手段】半導体装置には、第１の回路の機能素子として使用される第１の縦構造キャパシタと、第２の回路の機能素子として使用され、第１の縦構造キャパシタよりも容量値の大きい第２の縦構造キャパシタと、が含まれている。半導体装置では、第１の縦構造キャパシタを、第２の縦構造キャパシタに隣接、又は、包含させるようにレイアウトする。 （もっと読む）

【課題】２つの電位の誤差を増幅して出力する半導体装置におけるスタンバイ状態からの復帰に際して生じる動作遅延を抑制する。
【解決手段】チャネルが酸化物半導体層に形成されるトランジスタによって、トランスコンダクタンスアンプの出力端子とキャパシタの一方の電極の電気的な接続を制御する。よって、トランスコンダクタンスアンプがスタンバイ状態となる場合であっても、当該トランジスタをオフ状態とすることでキャパシタの一方の電極において長期に渡って電荷の保持を行うことが可能となる。また、トランスコンダクタンスアンプをスタンバイ状態から復帰する際には、当該トランジスタをオン状態とすることで、キャパシタの充放電を早期に収束させることができる。これにより、早期に当該半導体装置の動作を定常状態とすることが可能となる。 （もっと読む）

【課題】簡素な構成で、電圧発生回路の電源電圧が上昇した場合でも出力電圧の変動を精度よく抑制できる集積回路装置及び電子機器等を提供する。
【解決手段】集積回路装置１００は、ソース同士が接続された第１の入力トランジスター及び第２の入力トランジスターにより構成される入力差動対と、第１の入力トランジスターのドレイン電圧に基づいてゲート電圧を制御される出力トランジスターと、第１の入力トランジスターのドレイン電流と第２の入力トランジスターのドレイン電流との差の電流を出力トランジスターのゲートに供給するカレントミラー回路と、出力トランジスターのゲート及びドレインの間に挿入される第１の容量と、入力差動対を構成するトランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する第１の電圧の上昇分に対応した電荷量を増加させる電圧変動抑制回路とを含む。 （もっと読む）

【課題】ドライバＩＣでのＥＭＩノイズを低減するためのＥＭＩノイズ低減用電源回路を提供することである。
【解決手段】本発明の回路は、入力ポートと、少なくとも１つの出力ポートとを備えて外部機器を駆動するドライバＩＣで、前記出力ポートに流入するＥＭＩノイズを低減するためのものであって、前記ドライバＩＣの前記少なくとも１つの出力ポートと、前記外部機器を接続する出力端との間に、それぞれ直列に配置される、少なくとも１つの抵抗を含む。 （もっと読む）

【課題】複数の基準電位を要する半導体装置、及び半導体装置の駆動において、より消費電力を軽減する。
【解決手段】電源線に直列に接続された複数の抵抗素子により、電源線に供給された電位を抵抗分割し、電源線と電気的に接続するスイッチトランジスタを介して所望の分割された電位を出力する電位分割回路を有する半導体装置であり、スイッチトランジスタのドレイン端子は出力側の回路に設けられたトランジスタのゲート端子（又は容量素子の一方の端子）と電気的に接続しノードを構成する。 （もっと読む）

【課題】従来の半導体装置は、チップ面積を抑制しながら内部電源電圧の変動を抑制することができなかった。
【解決手段】本発明の半導体装置は、電源電圧の電圧値を他の電圧値に変換して内部電源電圧を生成する第１の電源回路ＰＷＲ０、第２の電源回路ＰＷＲ１と、第１の配線ＭＴ０２を介して第１の電源回路ＰＷＲ０から内部電源電圧ＶＤＬ０の供給を受ける第１の内部回路ＭＡ０と、第２の配線ＭＴ１２を介して第２の電源回路ＰＷＲ１から内部電源電圧ＶＤＬ１の供給を受ける第２の内部回路ＭＡ１と、第１の配線ＭＴ０２と第２の配線ＭＴ１２とを互いに接続するブロック間配線ＭＴ３と、第１の内部回路ＭＡ０と第２の内部回路ＭＡ１が同時に動作する期間の長さを制御する制御回路ＣＮＴ０、ＣＮＴ１と、を有する。 （もっと読む）

【課題】集積回路装置のモード端子の数を低減する。
【解決手段】第１の電源端子VCCに接続され第１の電源電圧VDDEを供給する第１の電源配線11と，第１の電源電圧VDDEから第２の電源電圧VDDIを生成し第２の電源配線13に出力する電圧レギュレータ12と，電圧レギュレータの出力に接続され外部キャパシタが接続されるキャパシタ端子Cと，キャパシタ端子に印加される電圧に従い第１の状態と第２の状態とを判定する判定回路21とを有する。この判定回路は、キャパシタ端子Cに第３の電源電圧が印加されないで電圧レギュレータが動作する第１の動作モードと，キャパシタ端子Cに第３の電源電圧が印加されると共に電圧レギュレータが停止する第２の動作モードとを切り換えるので、モード端子数を削減することができる。 （もっと読む）

【課題】１チップ化しつつ、高温化による誤動作を抑制し、かつ、半導体パワー素子に流れる電流を低減し、チップサイズの増大を抑制することができるインバータ回路を提供する。
【解決手段】コンバータ電源回路部２の電源供給ライン８中、例えば、ＩＰＤ２０におけるパワーＭＯＳＦＥＴ２２０のハイサイド側に電流制限抵抗２４０を備える。この電流制限抵抗２４０によって電源供給ライン８に流れる電流の電流値を制限することができるため、パワーＭＯＳＦＥＴ２２０での発熱を抑制することが可能となる。したがって、インバータ回路１内の素子の定格温度を超えることを防止することが可能となり、誤動作が生じることを抑制できる。これにより、インバータ回路１の信頼性の向上を図ることが可能となる。また、パワーＭＯＳＦＥＴ２２０として必要な能力を軽減することが可能となり、大面積な素子としなくても済む。 （もっと読む）

【課題】電源ノイズ及び接地ノイズを低減することができる昇圧回路を提供すること。
【解決手段】本発明は、ＭＯＳ容量Ｃ１、駆動回路１０及びトランジスタ３を備える。ＭＯＳ容量Ｃ１のゲートは出力端子ＶＯＵＴと接続され、正の電荷が蓄積される。駆動回路１０は、入力信号に応じて、ＭＯＳ容量Ｃ１の一端に電源電圧ＶＣＣを出力し、又はＭＯＳ容量Ｃ１の他端にグランド電圧ＧＮＤを出力する。トランジスタ３は、出力端子ＶＯＵＴと電源電圧ＶＣＣとの間に接続される。駆動回路１０がＭＯＳ容量Ｃ１に電源電圧ＶＣＣを出力する場合は、トランジスタ３はＯＦＦとなる。一方、駆動回路１０がＭＯＳ容量Ｃ１にグランド電圧ＧＮＤを出力する場合は、トランジスタ３はＯＮとなる。 （もっと読む）

【課題】昇圧回路の出力側に抵抗を挿入しつつも、内部電源電圧として十分な電圧を確保するとともに、抵抗での消費電力を削減する。
【解決手段】
半導体装置１ａは、外部電源電圧ＶＤＤに応じた昇圧幅で内部電源電圧ＶＣＣを昇圧する昇圧回路１０ａと、外部電源電圧ＶＤＤと所定のリファレンス電圧ＶＲＥＦ１とを比較する外部電圧レベル比較回路２１ａと、昇圧回路１０ａの出力端子に接続された可変抵抗を有する可変抵抗回路２０ａとを備え、可変抵抗回路２０ａは、外部電圧レベル比較回路２１ａの比較結果に応じて可変抵抗の抵抗値を制御する。 （もっと読む）

【課題】電源電圧除去比の低減化を図ることが可能な半導体チップを提供する。
【解決手段】この音声信号処理装置は、半導体集積回路装置３の２個の外部ピンＰ４，Ｐ５にコンデンサ２の一方電極を接続し、コンデンサ２の他方電極を接地し、ＶＲ２発生回路１４で生成した参照電圧ＶＲ２を保護回路１０、外部ピンＰ５，Ｐ４、保護回路９を介してＤ／Ａ変換器１３の参照電圧ノード１３ａに与える。したがって、外部ピンＰ４を使用せず、ＶＲ２発生回路１４の出力のノード１４ａをＤ／Ａ変換器１３の参照電圧ノード１３ａに接続していた従来に比べ、電源電圧除去比が小さくなる。 （もっと読む）

【課題】所定レベルの電圧を早期に生成するとともに、回路規模の増大を防ぐことが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１の電源電圧が供給される第１電源ノードと第１の電源電圧よりも低い第２の電源電圧が供給される第２電源ノードとの間に接続され、第１電源ノードからキャパシタＣが電気的に接続されるべき基準ノードへ電流を流すことにより、キャパシタＣを充電し、基準ノードの電位を所定電圧レベルにするための基準電圧生成回路１１と、第１電源ノードと基準ノードとの間に直列接続された抵抗およびスイッチ、または第１電源ノードと基準ノードとの間に接続されたトランジスタを含み、第１電源ノードから基準ノード経由でキャパシタＣへ電流を流すことにより、基準電圧生成回路１１よりも速くキャパシタＣを充電することが可能な充電加速回路１０とを備える。 （もっと読む）

【課題】
本発明は、外部電源の立ち上げ時にあっても安定した基準電位が得られる半導体集積回路装置を提供する。
【解決手段】
入力される第１の信号ｖｂｇｒと第２の信号との電位差に応じて第３の信号を出力する第１の出力部を備える差動対と、第３の信号がゲートに入力されるトランジスタＰ３、トランジスタＰ３のドレインと接地電位との間に接続される抵抗Ｒ１，Ｒ２，ＶＲ、トランジスタＰ３のドレインから第４の信号ｖｒｅｆを出力する第２の出力部及び抵抗Ｒ１，Ｒ２，ＶＲによって第４の信号ｖｒｅｆを分圧した第２の信号を出力する第３の出力部を備えるバイアス回路と、第１の出力部と第２の出力部との間に設けられ、差動対とバイアス回路に接続されるキャパシタＣ１と、少なくともキャパシタＣ１と差動対との間又はキャパシタＣ１とバイアス回路との接続を開閉する開閉部とを含む電位調整回路を備えることを特徴とする半導体集積回路装置。 （もっと読む）

進歩した電圧基準発生器が提供される。電圧基準発生器は、第１のトランジスタであって、第１のトランジスタを弱い反転モードに置くようにバイアスされたゲート電極を有する第１のトランジスタと、前記第１のトランジスタと直列に接続された第２のトランジスタであって、第２のトランジスタを弱い反転モードに置くようにバイアスされたゲート電極を有する第２のトランジスタとを含み、第１のトランジスタのスレッショルド電圧が第２のトランジスタのスレッショルド電圧よりも小さく、また第２のトランジスタのゲート電極が第２のトランジスタのドレイン電極および第１のトランジスタのソース電極に電気的につながれて基準電圧の出力を構成するようになっている。
（もっと読む）

【課題】低消費電流化を実現しつつ、多様な機能回路の各々に対して個別に適切な電源電圧の制御を可能とする半導体集積回路装置及び電源供給回路を提供する。
【解決手段】半導体集積回路装置は電源供給回路と少なくとも１つの機能回路とを含み、前記電源供給回路は、外部電源電圧から降圧電圧を生成する少なくとも１つの降圧回路と、前記外部電源電圧と少なくとも１つの比較電圧とを比較し、比較結果に応じて、前記機能回路に前記外部電源電圧及び前記降圧電圧のうちの何れかの電圧を選択してこれを前記機能回路に供給する。 （もっと読む）

【課題】パネルへの接続のための信号線引き回しが少なく、かつチップサイズの縮小を図ったドライバＩＣ等を提供する。
【解決手段】ドライバＩＣ１００の長手方向にて三分割し、中央の第１領域１００Ａにはデータ線ドライバ１３０を、第２領域１００Ｂには第１走査線ドライバ１４２Ａを、第３領域１００Ｃには第２走査線ドライバ１４２Ｂを、それぞれドライバＩＣの長辺１００Ｄに沿って配置し、他の長辺１００Ｅに沿ってインターフェース領域１０２を配置する。第１領域には、昇圧回路１４０ＡとＲＡＭ１１０とを配置する。第２領域には、第１電源回路１４０Ｂを配置する。第３領域には、第２電源回路１４０Ｃを配置する。第１領域に配置した第１電源回路からの内部基準電位Ｖｒｅｆを、第２領域を経由して、第３領域に配置した第２電源回路内の内部電源電位生成回路１４０Ｆに伝送する。内部基準電位は、ボルテージフォロアを介して電源配線層に供給する。 （もっと読む）

【課題】無線通信によりデータの交信が可能な半導体装置において、ノイズの影響を抑える。またノイズが抑制された定電圧を用いて、受信電力が大きい場合において、正常な通信を行う。
【解決手段】交流信号から直流電圧を生成する入力回路と、前記直流電圧以下の定電圧を生成する回路と、前記定電圧が供給される回路部と、フィルタと、前記定電圧を生成する回路から入力される前記定電圧によりインピーダンスが変化するフィードバック回路と、を有し、前記フィルタは前記入力回路と前記定電圧を生成する回路との間に電気的に接続されている。 （もっと読む）

【課題】本発明は、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能な半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、監視対象となる電流ラインの配線抵抗成分であるセンス抵抗Ｒｓと、センス抵抗Ｒｓでの降下電圧と所定の閾値電圧を比較して過電流保護信号Ｓｏｃｐを生成する過電流保護回路ＯＣＰと、前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、センス抵抗Ｒｓよりも大きな抵抗値を有するダミー抵抗Ｒｄと；ダミー抵抗Ｒｄの両端に各々接続されたダミーパッドＴ１、Ｔ２と；を集積化して成り、過電流保護回路ＯＣＰは、前記閾値電圧を調整するための閾値電圧調整部を有する構成とされている。 （もっと読む）

【課題】バスに異常が発生したとしても当該異常状態を回避して通常動作を維持できるようにする。スイッチング素子をオフしたときにも生じる寄生素子によるリーク電流の発生を抑制して正常な切断を可能にする。
【解決手段】ハイサイドスイッチＳＷＨが高電位側バスＤｎＨの入力端子ＩＮＨと出力端子ＯＵＴＨとの間に接続されていると共に、ロウサイドスイッチＳＷＬが低電位側バスＤｎＬの入力端子ＩＮＬと出力端子ＯＵＴＬとの間に接続されているため、当該スイッチＳＷＨおよびＳＷＬが共にオフすることでモジュール間のバス接続を確実に切断することができ、たとえバスに異常が発生したとしても安定した動作を保持できる。ロウサイドスイッチＳＷＬおよびハイサイドスイッチＳＷＨは、ＭＯＳトランジスタＭ１、Ｍ２がソース共通で直列接続されているため寄生素子が発生しにくく、ゲート‐ソース間が抵抗接続されているため幅広い電圧範囲に対して確実にバス接続を切断することができる。 （もっと読む）