【課題】マルチＩＣデバイスをテストするための方法および装置を提供する。
【解決手段】集積回路は、入力信号を受け取るように構成される第１の入力相互接続と、テスト・イネーブル信号を受け取るように構成される第１のテスト・イネーブル相互接続と、前記入力信号に対応する値に基づいて該集積回路のテストを実行するためのコントローラと、入力ポートと、前記第１の入力相互接続、前記コントローラ、および前記入力ポートに結合され、前記テスト・イネーブル信号がアサートされていないことに応答して前記入力信号を前記入力ポートに渡し、前記テスト・イネーブル信号がアサートされていることに応答して前記入力信号を前記コントローラに渡すように制御可能である第１のマルチプレクサとを備える。 （もっと読む）

【課題】
実施形態は、解析が簡便な半導体装置を提供する。
【解決手段】
本実施形態の半導体装置は、内部信号を伝送可能な第１配線１０１と、第１配線１０１
と電気的に接続された測定電極１００と、測定電極１００と隣接するように配置され、内
部信号を計測するときに接地電位ＶＳＳが印加され、内部信号を計測する以外のときに所
望の電圧が印加されたダミー電極１０２，１０３とを備える。
例えば、測定電極１００は、環状に形成されており、ダミー電極は、第１電極１０２と
第２電極１０３とを有し、第１電極１０２は、測定電極１００の内側に形成された空間に
隣接するように配置され、第２電極１０３は、測定電極１００の外側に隣接するように配
置される。 （もっと読む）

【課題】 消費電流を抑えるため間欠動作するようにした温度検出用半導体集積回路において、外部端子を増加させることなく回路の評価および検査が行えるようにする。
【解決手段】 発振回路（１６）を備え、消費電流を抑えるため間欠動作する温度検出用半導体集積回路において、温度検出回路（１１）の出力と基準電圧とを比較する電圧比較回路（１３）の出力に対応した信号を出力する外部端子（ＤＥＴ）と、該外部端子に負電位が印加されたことを検出した場合に、温度検出回路と基準電圧回路と電圧比較回路を活性化させる信号を生成する制御回路（１７）と、制御回路が活性化信号を出力しかつ温度検出回路の出力が基準電圧を超えたと電圧比較回路（１３）が判定した場合に電流を流す電流回路（ＳＷ１，Ｒ０，ＳＷ２）とを設けるようにした。 （もっと読む）

【課題】不揮発性メモリを搭載した半導体集積回路において、外部端子を通して不揮発性メモリの特性テストを実施し、更に、その外部端子にサージ電圧が印加された場合であっても、そのサージ電圧が不揮発性メモリに伝わることを防止する。
【解決手段】半導体集積回路は、不揮発性メモリと、不揮発性メモリに対するデータ書き込み時、書き込み電圧が印加される書き込み制御線と、書き込み制御線に接続された第１ノードと、第１スイッチ回路を介して第１ノードに接続された外部端子と、スイッチ回路を介さずに外部端子に接続された第１ＥＳＤ保護回路と、動作モードに応じて第１スイッチ回路をＯＮ／ＯＦＦ制御する制御回路と、を備える。動作モードは、外部端子を用いて不揮発性メモリの特性テストを行うテストモードと、外部端子を使用しないユーザモードと、を含む。テストモードにおいて、制御回路は、第１スイッチ回路をＯＮする。ユーザモードにおいて、制御回路は、第１スイッチ回路をＯＦＦする。 （もっと読む）

【課題】複数の半導体チップの各々の信号端子が共通の外部端子に接続される場合であっても、半導体装置のオープン不良を検出する。
【解決手段】半導体装置は、複数の半導体チップと、外部と接続される電源端子、第１及び第２の外部端子と、を備え、複数の半導体チップのそれぞれは、第１の信号端子（第１の信号パッドＴ１）に供給される信号に基づくクロック信号によって計数を行うカウンタ部４２と、複数の半導体チップの中で自己の半導体チップを固定的に識別し、識別情報を出力する識別情報認識部と、カウンタ部４２の出力と識別情報を比較し、比較した比較結果に基づいて、第２の信号端子（第２の信号パッドＴ２）と電源端子との導通／非導通状態を制御する比較回路４３と、を有し、複数の半導体チップの各々の第１の信号端子は、共通の第１の外部端子に接続され、複数の半導体チップの各々の第２の信号端子は、共通の第２の外部端子に接続される。 （もっと読む）

【課題】兼用パッドのサイズを専用パッドよりも大きくするとともに、半導体装置のサイズ増大を抑制する。
【解決手段】半導体装置は、第１の方向に延伸された第１のエッジＥ１と、第１の方向と実質的に直交する第２の方向に延伸された第２のエッジＥ２とを含む半導体チップ１０と、半導体チップ上に形成され、互いに第２の方向に沿った長さが実質的に等しい複数の第１グループパッドＧＰ１と、半導体チップ上に形成され、第２の方向に沿った長さが、複数の第１グループパッドの第２の方向に沿った長さよりも長い、第２グループパッドＧＰ２と、を備える。複数の第１グループパッドと第２グループパッドとは、第２グループパッドと第２のエッジとの間に複数の第１グループパッドのいずれをも含まずに、第１の方向に沿って一列に並んで配置されている。 （もっと読む）

【課題】半導体集積回路に内蔵されたアナログ／デジタル変換器をテストするためのテスト信号発生器として半導体集積回路に内蔵されたデジタル／アナログ変換器を使用する際に、デジタル／アナログ変換器が正常なデジタル／アナログ変換動作を実行可能であるか否か動作検証することを可能とすること。
【解決手段】半導体集積回路１は、アナログ／デジタル変換器(ＡＤＣ)５とデジタル／アナログ変換器(ＤＡＣ)６とを内蔵する。ＤＡＣ６は、ＡＤＣ５をテストするためのテスト信号生成器として使用可能とされる。半導体集積回路１は、ＤＡＣ６の出力端子とＡＤＣ５の入力端子の間に入力端子と出力端子とが接続されたバッファ増幅器７を更に具備する。バッファ増幅器７の出力端子とＡＤＣ５の入力端子のいずれか一方は、半導体集積回路１の外部端子(Ｔ_１、Ｔ_２)として外部に導出される。 （もっと読む）

【課題】別途のプローブ接続用パッドなしに、出力チャネルの個数より少ない個数のプローブを接続して多数の出力チャネルの出力信号をモニタリングすることができるマルチチャネル半導体装置及びそれを具備するディスプレイ装置を提供する。
【解決手段】少なくとも１つの出力バッファを具備する複数のバッファ・グループ；少なくとも１つの出力パッドを具備する複数のパッド・グループ、及び複数のバッファ・グループ；複数のパッド・グループとの連結を制御するチャネル・スイッチング部；を含むマルチチャネル半導体装置であり、該複数のパッド・グループのうち１つのパッド・グループは、第１動作モードで、対応するバッファ・グループの出力信号を出力し、第２動作モードで、複数のバッファ・グループの出力信号を順次に出力する。 （もっと読む）

【課題】端子数の少ないテストモード設定回路を提供する。
【解決手段】半導体装置のテストモードを制御するテスト端子に、低閾値電圧のディテクタと高閾値電圧のディテクタを設け、低閾値電圧のディテクタによって論理回路のリセットを解除し、高閾値電圧のディテクタでテストモードを切替え制御するような構成にした。従って、テスト端子とリセット端子とテストモード制御端子が共通になり、端子の数を大幅に削減することが可能である。 （もっと読む）

【課題】半導体パッケージにテストモード時にのみ使用される端子を設けなくても、テストモードの設定及びテストモード設定後のテスト信号入力ができるテスト回路を提供する。
【解決手段】複数の電圧レベルを含むパルスパターンを有するテストモード用電圧と基準電圧とを比較して、トリガー信号及びデータ信号を含むパルス信号をそれぞれ出力する複数の比較器６ａ〜６ｃと、トリガー信号に基づいてデータ信号をシリアル／パラレル変換してテスト信号を生成し、テスト信号を被テスト回路９に供給するテスト信号生成回路５とによってテスト回路を構成する。 （もっと読む）

【課題】パッケージのピン数が変更された場合でも設計変更を必要としない半導体装置を提供する。
【解決手段】半導体装置に設けられた第１の選択部５０は、機能ブロック群２３と複数のパッド３３との間の信号の経路に設けられ、各パッドごとに、標準設定として割当てられた複数の信号うち１つの信号を選択する。レジスタ６１は、少なくとも第１または第２のデータを保持する。第２の選択部５１は、第１の選択部５０と複数のパッド３３との間の信号の経路に設けられる。第２の選択部５１は、レジスタ６１に第１のデータが保持されたときに、第１の選択部５０によって選択された各信号を標準設定のパッドを介して外部との間で入出力可能にし、レジスタ６１に第２のデータが保持されたとき、第１の選択部によって選択された複数の信号のうち少なくとも一部の信号を標準設定と異なるパッドを介して外部との間で入出力可能にする。 （もっと読む）

【課題】集積回路装置のモード端子の数を低減する。
【解決手段】第１の電源端子VCCに接続され第１の電源電圧VDDEを供給する第１の電源配線11と，第１の電源電圧VDDEから第２の電源電圧VDDIを生成し第２の電源配線13に出力する電圧レギュレータ12と，電圧レギュレータの出力に接続され外部キャパシタが接続されるキャパシタ端子Cと，キャパシタ端子に印加される電圧に従い第１の状態と第２の状態とを判定する判定回路21とを有する。この判定回路は、キャパシタ端子Cに第３の電源電圧が印加されないで電圧レギュレータが動作する第１の動作モードと，キャパシタ端子Cに第３の電源電圧が印加されると共に電圧レギュレータが停止する第２の動作モードとを切り換えるので、モード端子数を削減することができる。 （もっと読む）

【課題】レギュレータ回路の検査用端子と他の機能端子との兼用を可能とする。
【解決手段】負荷電流印加回路は、スイッチ経路選択信号に基づいて負荷電流印加端子から負荷回路に検査用負荷電流を印加する。レギュレータ回路駆動用回路は、複数のスイッチ回路を備え、ゲート制御信号に基づいて負荷回路に供給する電流量を制御する。差動増幅器は、レギュレータ回路駆動用回路から出力される負荷電源電圧と、基準電圧とを比較する。ゲート制御信号選択回路は、差動増幅器の出力に基づいて、負荷電源電圧が所定の電圧になるようにゲート制御信号を生成してレギュレータ回路駆動用回路に出力する。検査するとき、ゲート制御信号選択回路は、複数のスイッチ回路のうちの所定のスイッチ回路を差動増幅器の出力に基づいて動作させ、他のスイッチ回路をオフ状態にするゲート制御信号を出力する。 （もっと読む）

【課題】レイアウトが複雑になることを抑える。
【解決手段】テスト対象とされる複数の出力バッファ１１のそれぞれに対応してサブテスト回路１ａを備える。それぞれのサブテスト回路１ａは、前段のサブテスト回路１ａの出力が後段のサブテスト回路１ａの入力に接続されてチェーン構成をなし、初段のサブテスト回路１ａの入力には信号ＴＤＩを入力し、最終段のサブテスト回路１ａの出力から信号ＴＤＯを出力する。サブテスト回路１ａは、対応する出力バッファ１１の出力値と入力における入力値とが異なる場合に、出力に信号ＴＤＩの論理値とは異なる論理値を出力する。 （もっと読む）

【課題】簡単な構成により、用途が異なるパッドを同一のパッドで兼用することができる半導体装置および半導体装置の制御方法を提供する。
【解決手段】半導体装置１００は、共用パッド１２０と、電源電位を生成する内部発生電源部１１０と、共用パッド１２０と内部発生電源１１０との間を接続状態または非接続状態にするＮＭＯＳスイッチ１４０と、共用パッド１２０に電源電位と異なる特定電位が供給された場合には、ＮＭＯＳスイッチ１４０を非接続状態にするとともに、特定機能を指示する特定指示信号を出力し、共用パッド１２０に特定電位が供給されない場合には、ＮＭＯＳスイッチ１４０を接続状態にする制御部１３０と、を含む。 （もっと読む）

【課題】インターフェースチップを用いるタイプの半導体装置において、インターフェースチップとコアチップ間の複数の貫通電極にそれぞれ関する複数の電流パスで大きなＡＣ特性の差がないことの確認試験を行えるようにする。
【解決手段】インターフェースチップ及びコアチップと、これらを電気的に接続するそれぞれが貫通電極を含む測定対象信号線１３０及び基準信号線１３１と、を備え、インターフェースチップは、信号発生回路１００が発生したテストクロックをコアチップへ送出し、コアチップは、信号発生回路１０１がテストクロックから所定の測定信号を発生し、且つ所定の測定信号を測定対象信号線１３０及び基準信号線１３１へ同時に送出し、更に、インターフェースチップは、更に、測定対象信号線１３０及び基準信号線１３１を介して入力した複数の所定の測定信号の位相差をオペアンプ１１７によって検出し、判定回路１０２が試験結果を出力する。 （もっと読む）

【課題】本発明は、端子数を低減した電気回路を提供することを目的とする。
【解決手段】第一回路と、該第一回路に接続された第一端子と、該第一回路と同時使用されない第二回路と、該第二回路に接続された第二端子と、該第一回路および該第二回路に接続された第三端子と、該第一回路および該第二回路に印加される電源電圧と所定の基準電圧とを比較し、該電源電圧と該基準電圧の大小に応じて該第一回路または該第二回路のいずれか一方を停止させる切り替え手段とを備える。そして、該切り替え手段により該第一回路を停止させた場合には該第二回路が該第二端子と該第三端子により信号の入出力を行い、該切り替え手段により該第二回路を停止させた場合には該第一回路が該第一端子と該第三端子により信号の入出力を行うことを特徴とする。 （もっと読む）

【課題】熱保護回路を備えたＩＣにおいて、ＩＣの端子数を削減してＩＣチップの面積を小さくする。また、樹脂封止後においても熱保護回路の動作テストの実施を可能にする。
【解決手段】半導体集積回路１００は、パワーアンプ１５と、パワーアンプ１５の異常発熱を検知してパワーアンプ１５を保護する熱保護回路と、テスト電圧を印加するテスト端子を有し、テスト電圧に応じて熱保護回路の動作テストを行うテスト回路１０と、制御電圧を印加する制御端子を有し、制御電圧に応じて内部回路の制御を行う制御回路１６と、を備える。そして、テスト端子と制御端子とを１つの共通端子ＫＰに共通化した。 （もっと読む）

【課題】非接触結合回路を備えた半導体素子においては、検査にかかるコストが増大し、かかる半導体素子を有する半導体装置の製造コストが増大する。
【解決手段】本発明の半導体素子は、通信部と、検査用通信部を有し、通信部は、非接触で信号伝送を行う第１の非接触結合部を備え、検査用通信部は、第１の非接触結合部と非接触結合する第２の非接触結合部を備える。 （もっと読む）