【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置１は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１を有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ３および第３ノードＮ４を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第２ノードＮ３および第３ノードＮ４から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】
電源が切れた状態のｐ形ＦＥＴで、不所望の電流が流れるのを防ぐ。
【解決手段】
第１のデバイスのチャネルがｐ形であり、該第１のデバイスの第２の端子が電源に接続されており、第１のデバイスの基板に接続される第１の端子および第１のデバイスの第２の端子に接続される第２の端子を有するメカニズムを備え、電源がオフのとき、第１のデバイスの第１の端子および基板がｐｎダイオードを形成し、前記メカニズムの第１の端子および基板が、前記ダイオードに直列接続である少なくとも１つのダイオード要素を構成し、前記直列接続の閾値電圧が前記電流に関連する電圧を上回り、前記電流が流れるのを防ぐようにしたシステムを構成することにより、第１のデバイスの第１の端子から基板に電流が流れるのを制御する。 （もっと読む）

【課題】起動回路と周辺回路とを併せて集積化し得る半導体装置を提供する。
【解決手段】領域４１１においては、素子分離領域により規定されるドレイン領域１２１にボディ領域が形成され、ボディ領域にＮ型のソース領域が形成される。ドレイン領域１２１とＮ型のソース領域との間に第１のゲート電極２０が配置される。素子分離領域は開口部１３３が形成されたループ状部と、開口部１３３を介してドレイン領域１２１に接続された延在領域１２２を規定する部分とを備える。延在領域１２２に、Ｎ型のソース引出領域が形成される。内部回路４１２においては、ドレイン領域１２１にＰ型のボディ領域が形成され、Ｐ型のボディ領域にＮ型のソース領域が形成され、ドレイン領域１２１とＮ型のソース領域との間に第２のゲート電極３３１が形成される。 （もっと読む）

【課題】 基板が低濃度の半導体基板のみからなるＪ−ＦＥＴは、静電破壊耐量は高いが、ノイズ電圧が大きく、ノイズ特性のばらつきも大きい問題があった。一方、ノイズ対策として、高濃度の半導体基板に低濃度の半導体層を積層した基板構造のＪ−ＦＥＴでは、ゲート抵抗の低減によりノイズ電圧を小さくできノイズ特性も安定する反面、静電破壊耐量が劣化する問題があった。
【解決手段】 高濃度半導体基板に低濃度の第１半導体層と、第１半導体層より高濃度の第２半導体層を積層する基板構造とする。これにより静電破壊耐量を劣化させない範囲でノイズ特性のばらつきを抑え、ノイズ電圧を小さくすることができる。また同時にノイズ特性に影響を与えない範囲で静電破壊耐量を向上させることができる。従って、従来構造と比較して市場要求に比較的柔軟に対応できるＪ−ＦＥＴを提供できる。 （もっと読む）

【課題】ドレイン電極をソース電極に対して負バイアスすることがあっても、半導体集積回路においてラッチアップが発生することを防止できるエネルギー伝達装置、及び該エネルギー伝達装置を実現可能な半導体装置を提供する。
【解決手段】第１の半導体基板に形成された半導体装置２４と、第２の半導体基板の表面に形成された第２導電型の逆電流防止層、及び第２の半導体基板中に形成され逆電流防止層を覆う第１導電型のウェル層を含む逆電流防止ダイオード４１を備えた半導体集積回路４８と、直流電圧源５２と、変圧器６０とを備え、変圧器６０は、半導体装置２４及び直流電圧源５２と直列に接続される一次巻線５３と、負荷と接続される第１二次巻線５４とを含み、変圧器６０の第１二次巻線５４から負荷へ電力が供給されるように構成されている。半導体装置２４の第２ドレイン電極（ＴＡＰ電極）は、半導体集積回路４８の逆電流防止層と電気的に接続している。 （もっと読む）

【課題】サージ電圧によって自身が破壊されるのを防止した静電保護回路を提供する。
【解決手段】ｐＭＯＳトランジスタ２０のゲート電極２５が、接合ゲート型電界効果トランジスタ３０のソース電極、ソース電位取出領域３４、チャネル領域３２、ドレイン電位取出領域３５およびドレイン電極を介して参照電位線路Ｌ_４に電気的に接続されている。ｐＭＯＳトランジスタ２０のソース電極とボディ電極とがそれぞれ信号線路Ｌ_１に電気的に接続されている。これにより、信号線路Ｌ_１にサージ電圧が印加され、サージ電圧がボディ領域２１とソース領域２２とに伝わり、ボディ領域２１とソース領域２２とがサージ電圧となった場合には、ボディ領域２１のうちゲート電極２５直下の部分にｐ型チャネル（図示せず）が形成され、ソース領域２２のサージ電圧がｐ型チャネルを介してドレイン領域２３に伝わり、参照電位線路Ｌ_４へ放電される。 （もっと読む）

【課題】損傷を伴わずに、配電網の擾乱を吸収できる可変速駆動装置を提供することを可能にする。
【解決手段】本発明の可変速駆動装置は、入力側において、電源網Ａから得られる交流電圧から、直流電圧を電力バス１０、１１で発生させるための整流モジュール１２と、前記電力バスのプラス線とマイナス線間に接続されたバスコンデンサＣｂと、前記電力バスから電力が供給され、電気負荷２に交流電圧を供給するように制御されるインバータモジュール１３と、ＪＦＥＴトランジスタタイプの第一電子スイッチＴ１および電力バス上にＪＦＥＴトランジスタＴ１と並列に設けられた第二電子スイッチＴ２から構成された可変速駆動装置の保護装置１４と、を備えている。 （もっと読む）

【課題】過電流保護機能と過熱保護機能を兼ね備えた半導体装置において、メインデバイスの過電流と過熱を感度良く検出し、制御回路チップとメインデバイスチップとの間の接続を削減する。
【解決手段】パワー半導体素子（ＩＧＢＴ）を備えた半導体装置１０１において、パワー半導体素子と同一基板上に形成したパワー半導体素子に流れる電流を検出するための電流検出抵抗（センス抵抗）Ｒ_Ｓと、パワー半導体素子の過熱を検出するための電流をセンス抵抗Ｒ_Ｓに印加する過熱検出用電流生成回路１０５と、センス抵抗Ｒ_Ｓに生ずる電圧に対応して過電流または過熱を検出する異常検出回路１０６と、異常検出回路１０６の出力信号を入力してパワー半導体素子を駆動制御するドライブ制御回路１０４とを備えることで、制御回路チップ１０３とメインデバイスチップ１０２との間の接続を削減できる。 （もっと読む）

【課題】電力用変換器の過電流においてオン抵抗損失の著しい増大を抑制して、電力用変換器の小型・軽量化および低価格化をはかる。
【解決手段】定格電流容量の５倍ないし２０倍のサージ電流が流れる電力用変換器に炭化ケイ素を素材とした静電誘導トランジスタを適用するにあたり、該静電誘導トランジスタのオン時のゲート電圧を定格電流以下の正常動作時にはゲート接合のビルトイン電圧以下として高速、低損失、高効率の電力変換を行い、定格を超える過電流が流れた場合にかぎりゲート電圧をビルトイン電圧以上に昇圧することにより過電流による素子破壊を防止する制御方法によって変換器に使用される炭化ケイ素静電誘導トランジスタの電流容量を変換のそれを大幅に超えない小容量とする。 （もっと読む）

【課題】立ち上りが急峻で高電圧のＥＳＤやサージが印加された場合であっても、従来に較べてサージ電流のＩＣ回路へ流れ込みをより抑制することのできる保護素子を提供する。
【解決手段】ＩＣ回路への入力ラインに挿入され、ＩＣ回路をサージから保護するための保護素子であって、グランドラインと入力ライン間で逆方向接続されるツェナーダイオード１０と、ＰＮ接合構造からなり、入力ラインに挿入されるピンチ抵抗体２０とを有してなり、ツェナーダイオード１０の耐圧が、ピンチ抵抗体２０の耐圧より低く設定され、ピンチ抵抗体２０が、入力ラインにおけるＩＣ回路とツェナーダイオード１０の間に配置されて、ピンチ抵抗体２０の制御電極Ｓが、入力ラインのＩＣ回路側またはグランドラインに接続されてなる保護素子１００とする。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置であって、半導体装置は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ２とを有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電位ノードＮＬ１に結合される第３ノードＮ３を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第３ノードＮ３から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】高耐圧高抵抗素子を有するスイッチング電源装置の部品コストや組み立てコストの低減と、小型化を図ること。
【解決手段】拡散層を用いた耐圧構造の上に抵抗体を配置して高耐圧高抵抗素子を実現する。または、ゲート領域１０２、ソース領域１０４、ドレイン領域１０５およびドリフト領域１０３上の層間絶縁膜に、渦巻き状の高耐圧高抵抗素子１２１を埋め込む。高耐圧高抵抗素子１２１の一端をドレイン電極配線１１０に接続し、他端を第１の抵抗接続配線１２２を介して接地する。この抵抗素子１２１の中間点を第２の抵抗接続配線１２３を介して制御ＩＣの電圧比較器に接続する。高耐圧高抵抗素子１２１において、ドレイン電極配線１１０との接続点から第２の抵抗接続配線１２３との接続点までの部分、および第２の抵抗接続配線１２３との接続点から第１の抵抗接続配線１２２との接続点までの部分が、それぞれ、１次側電圧が印加される側の抵抗、および接地される側の抵抗となる。 （もっと読む）

静電放電保護回路を化合物半導体素子および回路に提供するための装置および方法が開示される。静電放電保護回路は、第１の端子および第２の端子を備える。静電放電保護回路は、第１の端子と第２の端子との間に動作可能に連結されたトランジスタ分路要素であって、第１の端子と第２の端子との間に双方向性の放電経路を提供することができるトランジスタ分路要素をさらに備える。静電放電保護回路は、第２の端子に動作可能に連結された遮断要素であって、トランジスタ分路要素をターンオフの状態に維持することができる遮断要素をさらに備える。
（もっと読む）

【課題】高電圧が印加されている時の電力損失を低減した電圧検出回路を備えた半導体装置を提供することにある。
【解決手段】入力電圧Ｖinを入力する入力端子１１と、検出電圧Ｖｄを出力する出力端子１２との間に電流制限素子（ＪＦＥＴ素子）１３が接続され、電流制限素子１３は、半導体基板２１中に形成されたＰＮ接合を有する拡散層２２、２３で構成され、かつ、拡散層の入力端子１１側の一端に印加される電圧が規定電圧以上になると、ＰＮ接合の空乏化により拡散層を流れる電流が制限される特性を有している。検出電圧Ｖｄは、規定電圧以下になるように設定され、入力電圧Ｖinが上昇し、検出電圧Ｖｄが基準電圧Ｖｒを越えた後は、入力電圧Ｖinの上昇に伴う電力損失が抑制される。 （もっと読む）

【課題】マイクロホン等に使用されるＭＯＳＦＥＴを備える半導体装置において、ドレイン電流の過渡特性の改善と、ＭＯＳＦＥＴのＳ／Ｎの改善の双方を、同時に実現する。
【解決手段】主たるＭＯＳＦＥＴ（１００）のゲート・ソース間に、可変インピーダンス素子としてのＭＯＳＦＥＴ（２１０）を接続する。ドレイン電圧印可直後の過渡期には、ＭＯＳＦＥＴ（２１０）のチャネルインピーダンスが低く、過渡的なドレイン電流を速やかに吸収することができる。一方、ドレイン電流が定常状態となった後は、ＭＯＳＦＥＴ（２１０）のチャネルインピーダンスが高インピーダンス化し、信号成分のリーク（と無駄な放電）が低減され、低ノイズ化が達成される。 （もっと読む）

【課題】 電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することを目的とする。
【解決手段】 第１の導電型の半導体基板１０を介して第１の導電型のドリフト領域２０と接続する第１のドレイン領域１１０と第２の導電型の半導体領域に挟まれた第１の導電型のドリフト領域２０に形成された第２のドレイン領域３３１とを備える高耐圧接合型ＦＥＴ２８４を介して高耐圧縦型ＭＯＳトランジスタと電圧制御回路とを接続することにより、高耐圧縦型ＭＯＳトランジスタから電圧制御回路に印加される電圧を高耐圧接合型ＦＥＴ２８４のピンチオフ電圧以下に制御することができるため、電圧制御回路へ電力を供給するための高耐圧で高電力型の抵抗を用いずに、交流電源の投入時に必要な起動用のバイアス電圧を供給することができる。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】本発明は、通常動作で動作するものと陰になった場合に動作するものとを含む、複数の太陽電池を直列に接続した太陽電池モジュール用の回路遮断器に関する。
【解決手段】少なくとも１つの制御された電気スイッチ素子がバイパス素子として作用し、その電流路が複数の太陽電池に並列に接続する。供給回路は、バイパス素子の制御電極を制御する制御電圧を提供する。通常動作時には遮断回路がバイパス素子の接点ギャップに加えられる電圧をブロックし、少なくとも１つの太陽電池が陰になった場合には、接点ギャップに加えられる電圧を供給回路に切り替える。 （もっと読む）

【課題】静電気等の高電圧による破壊からＭＯＳＦＥＴを保護する、ＳＯＩ構造を有する入力保護回路を提供する。
【解決手段】シリコン基板１の上に形成された埋込酸化膜２と、該埋込酸化膜の上に、シリコン層に不純物が注入されて形成されたｐ^＋拡散層１０と、このｐ^＋拡散層１０とＰＮ接合によって接続されるｎ^＋ポリシリコン層８と、ｎ^＋ポリシリコン層８に接続され、かつその一方端が入力パッドに接続され、その他方端が内部回路に接続された配線４と、ｎ^＋ポリシリコン層８と離されて設けられ、かつｐ^＋拡散層１０に接続されるように設けられた配線１４とを備える。 （もっと読む）