【課題】 微細化、集積度向上に影響を与えない方法で、クロストークを減少または除去する回路を提供する。
【解決手段】 クロストーク防止回路は、ほぼ平行して形成されている少なくとも２本の信号線、たとえば、マスタスロック用線とスレーブクロック用線ｌ１，ｌ２の間に、これら２本の信号線の少なくとも一方に印加される信号が存在しないとき、たとえば、テスト用信号が印加され、前記２本の信号線に信号が印加されるとき接地状態になる第３の信号線ｌ３を生成する。好ましくは、第３の信号線にドライバ回路を接続し、該ドライバ回路の出力トランジスタのＮチャネルトランジスタとＰチャネルトランジスタの電流駆動能力の比率をほぼ２：１にする。 （もっと読む）

パターン化された接地平面を有するインダクタが、説明される。一設計においては、インダクタは、第１の層上に形成された導体と、その導体の下の第２の層上に形成されたパターン化された接地平面と、を含む。パターン化された接地平面は、オープンな中心エリアと、導体の形状に整合した形状と、を有する。パターン化された接地平面は、複数のシールド、例えば、八角形の形状の導体の８つの辺についての８つのシールド、を含んでいる。各シールドは、導体に垂直に形成された複数のスロットを有する。パターン化された接地平面を別個のシールドへと分割することと、各シールド上にスロットを形成することとは、パターン化された接地平面上の渦電流の流れを防止するのに役立ち、これは、インダクタのＱを改善することができる。複数の相互接続は、複数のシールドを回路接地へと結合し、この回路接地は、導体の中心に位置することができる。
（もっと読む）

【課題】プラズマプロセスによるゲート絶縁膜へのプラズマチャージを緩和させることができる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、基板上にゲート絶縁膜４及びゲート電極５を順に形成し、第１の層間絶縁膜８を形成後、コンタクトホール１１ａ、１１ｂ及び１１ｃと溝１１を形成し、そこにＷプラグ９ａ、９ｂ、９ｃ及び９を埋め込み、Ａｌ配線１０ａ、１０ｂ及び１０ｃを形成し、ゲート電極及び保護ダイオードを囲むＡｌシールド用配線１０を形成し、第２の層間絶縁膜１２を形成し、ｖｉａホール１５及び１５ａを形成し、Ｗプラグ１３及び１３ａを埋め込み、Ａｌ配線１４を形成する工程を具備し、Ｗプラグ１３とＷプラグ１３ａは第３の配線１４によって電気的に接続されていることを特徴とする。 （もっと読む）

【課題】高圧側浮遊オフセット電圧ＶＳの負変動に起因する誤動作及びラッチアップ破壊を回避し得る半導体装置を得る。
【解決手段】ＮＭＯＳ１４とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｐ型ウェル２９に接するようにｐ⁺型不純物領域３３が形成されている。ｐ⁺型不純物領域３３上には電極４１が形成されており、電極４１は高圧側浮遊オフセット電圧ＶＳに接続されている。ｐ⁺型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ⁺型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。ｐ⁺型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ⁺型不純物領域３２が形成されている。ｎ⁺型不純物領域３２上には電極４０が形成されており、電極４０は高圧側浮遊供給絶対電圧ＶＢに接続されている。 （もっと読む）

【課題】信号配線を高密度に配置しつつ、ノイズの影響を確実に抑えるシールド構造を小さい面積で実現可能な半導体装置を提供する。
【解決手段】本発明の半導体装置１０は、拡散層１２が形成される半導体基板１１の上部に少なくとも２層の配線層Ｍ２、Ｍ３が積層され、所定電位を保持する信号を伝送するために２層の配線層Ｍ２、Ｍ３に形成された信号配線２０、３０と、信号配線２０，３０を遮蔽するために一定の電位に固定され２層の配線層Ｍ２、Ｍ３に信号配線２０、３０と隣接して形成されたシールド配線２１、３１と、半導体基板１１の上部に絶縁膜を挟んで形成されるゲート電極１３とを備え、下層の配線層Ｍ２に形成された信号配線２０が、積層方向に対向するゲート電極１３と電気的に接続されている。 （もっと読む）

【課題】抵抗値が大きく、また、磁力線が回路に悪影響を及ぼすおそれがあった。
【解決手段】（１）（１ａ）渦巻状の巻線本体と、（１ｂ）前記巻線本体の両端部のうち中心側の端部の近傍を起点として外側に向けて延在する配線と、（１ｃ）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有するインダクタと、（２）前記巻線本体により規定される仮想平面と平行に、かつ、前記巻線本体の下方に設けられている、複数の遮蔽板片からなる遮蔽板と、を含む。 （もっと読む）

【課題】容量素子を有する半導体装置の性能を向上させる。
【解決手段】半導体基板１上に、配線Ｍ１〜Ｍ５の櫛型形状の金属パターンで電極を形成したＭＩＭ型の容量素子が形成される。容量素子の下方には、ＣＭＰ工程のディッシング防止のためのダミーのゲートパターンである導体パターン８ｂと、ダミーの活性領域である活性領域１ｂとが配置され、これらは配線Ｍ１〜Ｍ５からなるシールド用の金属パターンに接続されて固定電位に接続されている。そして、導体パターン８ｂおよび活性領域１ｂは、配線Ｍ１〜Ｍ５の櫛型形状の金属パターンと平面的に重ならないように配置される。 （もっと読む）

【課題】配線形状のばらつきを効果的に抑制することのできる配線構造、半導体装置、及び半導体装置の製造方法を提供すること
【解決手段】本発明にかかる配線構造は、クロック配線１１と、クロック配線１１と同層において、クロック配線１１に沿ってその両側に設けられた一対の第１シールド配線１２と、クロック配線１１と絶縁層を介した異なる層において、クロック配線１１及び一対の第１シールド配線１２の対向する領域を覆うように設けられた第２シールド配線１３と、一対の電極（上部電極１７、下部電極１８）が絶縁層を介して対向配置されたＭＩＭ容量３０と、を備え、ＭＩＭ容量３０の一対の電極のうち少なくとも一方が、第２シールド配線１３と同層に設けられているものである。 （もっと読む）

【課題】回路の大規模化を抑えながら適正なサンプルホールド動作を実現できるサンプルホールド回路、集積回路装置、電気光学装置及び電子機器の提供。
【解決手段】サンプルホールド回路は、演算増幅器と、サンプルホールド回路の入力ノードと演算増幅器の第１の入力端子のノードであるサミングノードとの間に設けられたサンプリング用キャパシタと、演算増幅器の出力端子とサミングノードとの間に設けられ、トランスファーゲートにより構成される帰還用スイッチ素子を含む。帰還用スイッチ素子は、サミングノードラインＬＮＥＧがそのドレインに電気的に接続される帰還用Ｐ型トランジスタＴＦＰと帰還用Ｎ型トランジスタＴＦＮを含む。帰還用Ｐ型トランジスタＴＦＰ、帰還用Ｎ型トランジスタＴＦＮのドレインコンタクトＣＤＰ、ＣＤＮとソースコンタクトＣＳＰ、ＣＳＮとの間の領域に、シールドパターンＳＬＡ１が形成される。 （もっと読む）

【課題】本発明は、異なる種類の複数のヒューズを積層した構成や、当該構成に対する具体的な救済及び半導体装置の識別付与の製造方法を提供することを目的とする。
【解決手段】
本発明の１つの実施形態では、所定の電圧値を印加、又は所定の電流値以上を流すことで切断される第１ヒューズと、レーザ光を照射することで切断される第２ヒューズと、レーザ光を反射するリフレクタ層とを備える半導体装置である、さらに、本発明の１つの実施形態に係る半導体装置では、第１ヒューズ上に絶縁層を介してリフレクタ層を積層し、リフレクタ層上に絶縁層を介して第２ヒューズを積層する。 （もっと読む）

【課題】遅延時間を調整するために信号用回路を変更した場合に外部配線によって遅延時間が変化させられることを回避することが可能な半導体集積回路を提供すること。
【解決手段】この半導体集積回路は、信号用回路１０Ｂを含む。信号用回路１０Ｂは、入力端子ＩＮから入力信号が入力されることにより、その入力信号に応じた出力信号を出力端子ＯＵＴから出力する。信号用回路１０Ｂは、入力信号に対して出力信号が遅延している時間である遅延時間を調整するために変更される調整用変更部ＡＪ１〜ＡＪ３を有する。半導体集積回路は、信号用回路１０Ｂ以外の回路を構成する外部配線３１，３２と調整用変更部ＡＪ１〜ＡＪ３との間に配置されたシールド用導体１２ｃ，１２ｄを備える。 （もっと読む）

【課題】面積が小さく、かつコストの低い半導体集積回路を提供する。
【解決手段】半導体基板１上に積層された複数の配線層と、２ＧＨｚの周波数帯域に対応して、複数の配線層のうちの１つの配線層に形成された２Ｇ用インダクタ４と、２ＧＨｚの周波数帯域よりも高い５ＧＨｚの周波数帯域に対応して、２Ｇ用インダクタ４が形成された配線層と同一の配線層に形成された５Ｇ用インダクタ５とを備え、５Ｇ用インダクタ５は、２Ｇ用インダクタ４の開口部の内側に形成されるものである。 （もっと読む）

【課題】 占有面積が小さいけれども、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果に優れたインダクタ用シールドを提供する。
【解決手段】 ３つの配線層の各々に半導体基板の上方から見てインダクタＬの周りを略一周回するように形成された周回配線Ｗ１、Ｗ２、Ｗ３を有している。周回配線Ｗ１、Ｗ２、Ｗ３同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。このコイルの両端は、ビアＡによって互いに接続されている。 （もっと読む）

【課題】複数の回路を搭載する場合において、回路間のノイズ伝播などの誤動作を抑制することが可能な半導体装置を提供すること。
【解決手段】支持基板と、前記支持基板上に設けられた絶縁層と、前記絶縁層上に設けられ第１回路を有する第１半導体層と、前記絶縁層上に設けられ、前記第１半導体層と絶縁され、第２回路を有する第２半導体層と、前記絶縁層上のうち前記第１半導体層と前記第２半導体層との間に設けられ、前記第１半導体層及び前記第２半導体層とそれぞれ絶縁された分離層と、前記分離層との間で静電容量を保持するように前記分離層の上層に設けられ、電気的に接地された容量層とを備える。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間に配置される絶縁膜（例えば、ＢＯＸ）にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶに形成されたシールド層３ｂをＧＮＤ電位とし、高電位基準回路部ＨＶに形成されたシールド層３ｂを仮想ＧＮＤ電位とする。これにより、変位電流が発生した場合には、高電位基準回路部ＨＶの仮想ＧＮＤ配線１７ｂから変位電流引抜き層１９およびシールド層３ｂを通じて支持基板２に至ったのち、低電位基準回路部ＬＶのシールド層３ｂおよび変位電流引抜き層１９を通じてＧＮＤ配線１７ａに流れる。したがって、変位電流が低電位基準回路部ＬＶに備えられた各種回路に流れることを防止でき、回路が誤動作してしまうことを防止することが可能となる。 （もっと読む）

【課題】回路特性の悪化防止や回路の小規模化を図れるサンプルホールド回路等の提供。
【解決手段】サンプルホールド回路は演算増幅器ＯＰ１とサンプリング用スイッチ素子ＳＳとサンプリング用キャパシタと帰還用スイッチ素子とフリップアラウンド用スイッチ素子ＳＡを含む。サンプリング用スイッチ素子ＳＳのオン・オフを制御するサンプリング用制御信号を供給ためのサンプリング用制御ラインＬＳＰ、ＬＳＮが、サミングノードラインＬＮＥＧの第３の方向Ｄ１において第２の方向Ｄ２に沿って配線され、フリップアラウンド用スイッチ素子ＳＡのオン・オフを制御するフリップアラウンド用制御信号を供給するためのフリップアラウンド用制御ラインＬＡＰ、ＬＡＮが、サミングノードラインＬＮＥＧの第１の方向Ｄ３において第２の方向Ｄ２に沿って配線される。 （もっと読む）

【課題】回路特性の悪化防止や回路の小規模化を図れるサンプルホールド回路等の提供。
【解決手段】サンプルホールド回路は演算増幅器ＯＰ１とサンプリング用スイッチ素子ＳＳとサンプリング用キャパシタと帰還用スイッチ素子とフリップアラウンド用スイッチ素子ＳＡを含む。演算増幅器ＯＰ１を構成するＮ型トランジスタは第１のＰ型ウェルＰＷＬ１に形成され、Ｐ型トランジスタは第１のＮ型ウェルＮＷＬ１に形成される。サンプリング用及びフリップアラウンド用スイッチ素子ＳＳ、ＳＡを構成するＮ型トランジスタは第１のＰ型ウェルＰＷＬ１と分離された第２のＰ型ウェルＰＷＬ２に形成され、Ｐ型トランジスタは第１のＮ型ウェルＮＬ１と分離された第２のＮ型ウェルＮＷＬ２に形成される。 （もっと読む）

【課題】回路特性の悪化防止と回路の小規模化を図れるサンプルホールド回路等の提供。
【解決手段】サンプルホールド回路は、演算増幅器（ＯＰ１）と、演算増幅器の第１の入力端子のノードであるサミングノード（ＮＥＧ）にその一端が接続される第１のキャパシタ（Ｃ１）と、サミングノードにその一端が接続される第２のキャパシタ（Ｃ２）を含む。第１のキャパシタと第２のキャパシタは、演算増幅器の第２の方向（Ｄ２）において第１の方向（Ｄ１）に沿って配置され、サミングノードライン（ＬＮＥＧ）が、第１のキャパシタと第２のキャパシタの間の領域であるキャパシタ間領域において、第２の方向に沿って配線される。 （もっと読む）

【課題】 抵抗値変動が少なく安定的で出力電圧精度が高く、半導体製造工程に関わるプラズマチャージや熱・応力などの影響を抑制し、多結晶シリコン抵抗体からなる抵抗回路を提供する。
【解決手段】 抵抗回路を構成する多結晶シリコン抵抗体からなる複数の抵抗群のそれぞれの上に金属電極を形成し、その金属電極を、別の配線層を介して抵抗体の一端に接続する。そうすることで金属電極が受ける半導体プロセスの外的影響が直接抵抗体に作用することを防ぎ、抵抗値ばらつきを抑制する。 （もっと読む）

本発明は、ソース、ドレイン、ゲート、ゲート・ソース接点、ソース・ドレイン・チャネルおよびゲート・ドレイン接点を有する少なくとも１つの電界効果トランジスタを含む、ミリメートル波を検出するための装置に関する。簡素な装置と比べて、本発明によって対処する課題は、ＴＨｚ周波数範囲の電磁放射の電力および／または位相を検出するための電界効果トランジスタを提供することを可能にする装置を提供することである。そのような装置を得るために、本発明によれば、アンテナ構造体を有し、前記電界効果トランジスタは、前記アンテナ構造体によって受信された前記ＴＨｚ周波数範囲の電磁気信号が前記ゲート・ソース接点によって前記電界効果トランジスタに供給されるように、前記アンテナ構造体に接続され、前記電界効果トランジスタと前記アンテナ構造体が、単一基板上に配列される装置が提供される。 （もっと読む）