インダクタ用シールドおよびシールド付きインダクタ
【課題】 占有面積が小さいけれども、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果に優れたインダクタ用シールドを提供する。
【解決手段】 3つの配線層の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。周回配線W1、W2、W3同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。このコイルの両端は、ビアAによって互いに接続されている。
【解決手段】 3つの配線層の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。周回配線W1、W2、W3同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。このコイルの両端は、ビアAによって互いに接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、インダクタ用シールドに関し、特に、半導体基板に搭載されたオンチップ型のインダクタ用シールドに関する。
【背景技術】
【0002】
近年、無線LAN、Bluetooth、地上デジタルテレビ放送等の種々の高速なデジタル無線方式が実用化されている。また、デジタルの半導体集積回路のうち、特にGHz帯域以上の高速な動作をするものにおいては、無線回路と同様のアナログ技術を用いた発振回路が使用されている。
【0003】
このような回路において、半導体基板上に形成されたオンチップインダクタが受動素子として使用される場合がある。オンチップインダクタは、半導体上のメタル配線を渦巻き状に巻いた形状を呈している。この種のインダクタは、大きくても数nH程度のインダクタンスしかないものの、GHz帯域以上の周波数で動作する回路においては実用的なインダクタンス値である。
【0004】
この種の発振回路においては、通常、複数素子のインダクタを集積する。この場合、インダクタ間の信号の伝播によるクロストークが問題となる。シリコン基板を用いた半導体集積回路においては低抵抗な基板を介した信号の伝播があるが、基板の電位をグランドなどの一定電位に接続することによって信号の伝播をある程度抑制することはできる。しかし、オンチップインダクタにおいては、インダクタ素子同士の磁気的な結合によってクロストークが発生する。このクロストークは、前述した基板の電位を固定する方法によっても抑制することはできない。
【0005】
インダクタンタ間のクロストークを抑制するために、素子間の距離を広げることにより、インダクタ間の磁気的な結合を抑制する方策が考えられる。しかし、この方策は、半導体回路の面積増大を招来する。
【0006】
インダクタ間の磁気的な結合を抑制する別の方策として、インダクタの周囲に単純な周回形状の導体をシールドパターンとして配置することも既に行われている。しかし、その効果は十分ではなかった。このような方策を図14に示す。図14を参照すると、メタルまたはSi基板の拡散層で形成されたインダクタLと同層上に、インダクタの周囲を一周回するメタルまたはSi基板の拡散層で形成されたシールドSが形成されている。
【0007】
また、特許文献1には、複数の配線層に形成された周回配線を有し、これら複数の周回配線がビアを介して並列に接続された構造のシールドが開示されている。特許文献1に類似の構成を図15に示す。図15を参照すると、メタルまたはSi基板の拡散層で形成されたインダクタLと同層ならびに異なる層上に、インダクタLの周囲を一周回するメタルまたはSi基板の拡散層で形成された周回配線W1、W2を有し、これら複数の周回配線が複数のビアを介して並列に接続されたシールドが形成されている。
【0008】
また、特許文献2には、インダクタに重畳すると共に一定電位に接続された付加シールドパターンを有し、付加シールドパターンがシリサイド層によって構成された構造が開示されている。特許文献3には、インダクタの周囲に配置された周回配線が開示されている。また、特許文献4には、複数の配線層に形成されたスパイラル状のインダクタ配線から成り、インダクタ配線同士がビアを介して接続されたインダクタが開示されている。
【0009】
【特許文献1】特開2003−068862号公報
【特許文献2】特開2000−323651号公報
【特許文献3】特開2005−236033号公報
【特許文献4】特開平09−330816号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
特許文献1に開示された構造では、並列に接続された複数の周回配線ならびに複数のビア内を電流が水平方向および垂直方向に無秩序に流れるため、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果は、必ずしも十分とは言えない。
【0011】
それ故、本発明の課題は、占有面積が小さいけれども、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果に優れたインダクタ用シールドを提供することである。
【課題を解決するための手段】
【0012】
本発明によれば、半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成されたインダクタ配線を有するインダクタに用いられるインダクタ用シールドにおいて、複数の配線層のうちの少なくとも2つの配線層の各々に半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有し、前記周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、当該コイルの両端は、ビアによって互いに接続されていることを特徴とするインダクタ用シールドが得られる。
【0013】
尚、当該コイルは、一定電位の電源配線に一点で接続されてもよい。あるいは、当該コイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されてもよい。
【0014】
本発明によればまた、前記インダクタと、前記インダクタ用シールドとを有するシールド付きインダクタが得られる。
【0015】
尚、前記インダクタ配線の少なくとも一部が螺旋状に形成され、前記インダクタの外周に位置する方の端部が前記一定電位の電源配線に接続され、前記インダクタの外周に位置する部分が追加的なシールドとして働くものであってもよい。さらに、前記インダクタが前記インダクタ配線として複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、前記インダクタ配線が巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、少なくとも1つの前記インダクタ配線がそれが形成されている配線層において螺旋状に形成され、前記インダクタの外周に位置する部分が追加的なシールドとして働くものであってもよい。
【発明の効果】
【0016】
本発明によるシールドは、占有面積が小さいけれども、インダクタ素子間の磁気的な結合を抑制してクロストークを抑制する効果に優れている。
【発明を実施するための最良の形態】
【0017】
本発明によるインダクタ用シールドは、半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成された配線(本発明において、便宜上、インダクタ配線とも呼ぶ)を有するオンチップ型のインダクタに用いられる。
【0018】
本発明によるインダクタ用シールドは特に、複数の配線層のうちの少なくとも2つの配線層の各々に、半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有している。そして、隣り合って積層する配線層各々に形成された周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。即ち、ビアによって接続された周回配線は、それらの中を流れる電流の向きが相互に同一である。さらに、この一連のコイルの両端は、ビアによって互いに接続されている。
【0019】
尚、このコイルは、一定電位の電源配線に一点で接続されてもよい。
【0020】
あるいは、このコイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されてもよい。
【0021】
また、本発明によるシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0022】
尚、インダクタ配線の少なくとも一部が螺旋状に形成され、さらに、インダクタの外周に位置する方の端部が一定電位の電源配線に接続されることにより、インダクタの外周に位置する部分が、追加的なシールドとして働くようにしてもよい。
【0023】
さらに、このインダクタが、複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、また、隣り合って積層する配線層各々に形成されたインダクタ配線が、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、さらに、少なくとも1つのインダクタ配線がそれが形成されている配線層において螺旋状に形成されることにより、インダクタの外周に位置する部分が、追加的なシールドとして働くようにしてもよい。
【0024】
さて、本発明によるインダクタ用シールドにおいては、複数の配線層における周回配線が各配線層毎に直列接続される構造となっている。図1の例では、上層から順に中配線層3、2、1の三層の配線層を使用し、これらの配線層にそれぞれ周回配線W1、W2、W3が形成されている。周回配線W1、W2、W3は、各配線層を一周回する毎に、ビアによって1つ上または1つ下の配線と接続されている。
【0025】
多層の配線を直列に接続した本シールドとインダクタとの間の相互インダクタンスは、大きい。シールドは、相互インダクタンスによって流れるシールド内の電流により、インダクタとは逆向きの磁界を発生させる。本発明においては、多層のシールドが単層のシールドよりも多くの磁界を発生させるため、インダクタ外部の磁界を単層のシールドよりも弱めることができる。
【0026】
図2は、本発明の効果を調べるための、オンチップ型のインダクタとインダクタ用シールドとの組み合わせ、換言すれば、シールド付きインダクタの形状である。90nmCMOSの6層配線構造を仮定する。図2において、3回巻きのインダクタ1の周囲にシールドを配置する。
【0027】
インダクタには最上層のメタル配線を使用し、シールドには最上層の1つ下層のM5配線と、その下層のM4配線との二層の配線層を使用する。ここで、シールドとして(図中区別は無いが)、隣り合う二配線層における周回配線同士が直列接続された本発明と、二配線層における周回配線同士が図15の従来例のごとく並列接続された比較例との二種の構造を仮定する。
【0028】
この二種の構造に対し、電磁界シミュレータHFSSによりインダクタ1とシールドの間の結合係数を計算した結果を図3に示す。図3から明らかなように、本発明のシールドの方が、インダクタ1に対する結合係数を比較例よりも大きくできている。
【0029】
さらに、図4は、本発明の効果を調べるためのもうひとつのシールド付きインダクタの形状である。図4において、インダクタ1の周囲にシールドを配置し、その外側に1回巻きのインダクタ2を配置する。図2と同様に、インダクタには最上層のメタル配線を使用し、シールドには最上層の1つ下層のM5配線と、その下層のM4配線とを使用する。ここで、シールドとして(図中区別は無いが)、隣り合う二配線層における周回配線同士が直列接続された本発明と、二配線層における周回配線同士が図15の従来例のごとく並列接続された比較例との二種の構造を仮定する。
【0030】
この二種の構造に対し、電磁界シミュレータHFSSによりインダクタ1とインダクタ2との間の結合係数を計算した結果を図5に示す。図5から明らかなように、本発明の方が、インダクタ1とインダクタ2との間の結合係数を比較例よりも小さくできており、シールド効果が高いことがわかる。この例では、2層のシールドについて効果を説明したが、シールドを多層とすることでより効果を高めることができる。
【0031】
図6は、本発明の効果を調べるための他のインダクタの形状である。2つのインダクタ1とインダクタ2とを40μm離して対称な位置に配置し、インダクタ1の端子PORT1,PORT2からインダクタ2の端子PORT3,PORT4への信号の伝達量(クロストーク)を、電磁界シミュレータHFSSにより計算した。この計算を、インダクタの周りにシールドを配置しない場合(比較例1)、図15の従来例のごとく並列接続のシールド(比較例2)、そして本発明の直列接続のシールドの3種について行なった。
【0032】
図7は、PORT1−PORT3間のクロストークS13の上記3種での比較である。図7から明らかなように、低い周波数領域においては、本発明のシールドが最もクロストークS13が小さく、シールド効果が高いことが分かる。
【0033】
図8は、本発明の図6のPORT1−PORT3間のクロストークS13と、同じく本発明のPORT2−PORT4間のクロストークS24との比較である。PORT1,PORT3はインダクタの内周から引き出され、PORT2,PORT4はインダクタの外周から引き出されている。図8から明らかなように、本発明のシールドにおいては、内周から引き出す場合のクロストークS13の方が、外周から引き出す場合のクロストークS24よりも小さく、シールド効果が高いことが分かる。
【0034】
これは、インダクタのインダクタ配線のうち、外周部のインダクタ配線自体が、内周部のインダクタ配線に対してシールドとして働くためである。そこで、図9の回路図のように、インダクタLの片方の端子が電源やグラウンドに接続されるような回路に本発明を使用することで、シールド効果を高めることができる。よって、図6のインダクタ1の外周部から引き出されたPort2を一定電圧である電源に接続し、信号が伝わるOUTノードをPort1側に接続することで、OUTノードが受けるクロストークをより効果的に低減できる。
【0035】
以下、本発明の実施例を説明する。
【実施例1】
【0036】
図1を参照すると、本発明の実施例1のインダクタ用シールドは、図示しない半導体基板上の絶縁膜に形成された最上配線層に形成されたインダクタLに用いられるインダクタ用シールドであり、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【実施例2】
【0037】
図10を参照すると、本発明の実施例2のインダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0038】
実施例2においては特に、このコイルは、一定電位の電源配線にビアAの箇所で一定電位のグラウンド配線に接続されている。これにより、周回配線は、逆磁界でインダクタの磁界を弱めるだけではなく、一定電位であることにより、インダクタから横方向に伸びる電界を遮断できるのでシールド効果を高めることができる。尚、本実施例においては、一定電位としてグラウンドを使用したが、電源配線を使用することも可能である。そして、このような結線は、図9のようにインダクタの片方の端子が電源やグラウンドに接続されるような回路に有効である。
【実施例3】
【0039】
図11を参照すると、本発明の実施例2のインダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層2、1、最下配線層の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0040】
実施例3においては特に、このコイルのうちの最下配線層における周回配線W3は、半導体基板とインダクタLとの間にインダクタLに重畳するように形成された拡散層に4箇所のコンタクトを介して接続されている。これにより、シールドとインダクタLとの間の相互インダクタンスを増加させると共に、インダクタLと基板との間の電界による結合を遮断でき、シールド効果を高めることができる。
【実施例4】
【0041】
図12を参照すると、本発明の実施例4のシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0042】
インダクタ用シールドは、実施例2のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。さらに、このコイルは、一定電位の電源配線にビアAの箇所で一定電位のグラウンド配線に接続されている。
【0043】
実施例4においては特に、最上配線層において2.5周回する螺旋状に形成されたインダクタLのインダクタ配線は、その外周に位置する方の端部PORT2が、上記コイル(シールドの周回配線)と同じ一定電位のグラウンド配線に接続されている。これにより、インダクタの外周に位置する部分が、内周に位置する部分に対し、上記シールドに追加的なシールドとして働く。このため、PORT1を含む内周に位置する部分の外部に対する磁気的結合を弱めることができる。尚、本実施例においては、一定電位としてグラウンドを使用したが、電源配線を使用することも可能である。そして、このような結線は、図9のようにインダクタの片方の端子が電源やグラウンドに接続されるような回路に有効である。
【実施例5】
【0044】
図13を参照すると、本発明の実施例5のシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0045】
インダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0046】
実施例5においては特に、インダクタLが、最上配線層において夫々一周回するインダクタ配線L11、L12と、中配線層3において2周回する螺旋状のインダクタ配線L20を有している。これらインダクタ配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。具体的に信号の流れ出云うと、PORT1が接続したD点より入った信号は最上配線層の内側周回(インダクタ配線L11)を1周してからビアEを経て中配線層3に移り、中配線層3の内側周回(インダクタ配線L20の一部)を1周してから同じ中配線層3の外側周回に移り、中配線層3の外側周回(インダクタ配線L20の残部)を1周してからビアFを経て最上配線層に移り、最上配線層の外側周回(インダクタ配線L12)を1周してからG点に接続されたPORT2より外部に出力される。このような構造により、インダクタLの外周に位置する部分が、内周に位置する部分に対し、上記シールドに追加的なシールドとして働く。このため、PORT1を含む内周に位置する部分の外部に対する磁気的結合を弱めることができる。
【産業上の利用可能性】
【0047】
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。
【図面の簡単な説明】
【0048】
【図1】本発明によるインダクタ用シールド、とりわけ実施例1によるインダクタ用シールドを示す概念的な平面図である。
【図2】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図3】シールドとインダクタの相互インダクタンスを示す図である。
【図4】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図5】内側のインダクタと外側のインダクタの相互インダクタンスを示す図である。
【図6】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図7】シールドの形状によるクロストークの差を示す図である。
【図8】インダクタの引出配線の位置によるクロストークの差を示す図である。
【図9】本発明によるインダクタ用シールドが適用される回路の例を示す回路図である。
【図10】本発明の実施例2によるインダクタ用シールドを示す概念的な平面図である。
【図11】本発明の実施例3によるインダクタ用シールドを示す概念的な平面図である。
【図12】本発明の実施例4によるシールド付きインダクタを示す概念的な平面図である。
【図13】本発明の実施例5によるシールド付きインダクタを示す概念的な平面図である。
【図14】従来のインダクタ用シールドを示す概念的な平面図である。
【図15】他の従来のインダクタ用シールドを示す概念的な平面図である。
【符号の説明】
【0049】
A、B、C、E、F ビア
L インダクタ
L11、L12、L20 インダクタ配線
W1、W2、W3 周回配線
【技術分野】
【0001】
本発明は、インダクタ用シールドに関し、特に、半導体基板に搭載されたオンチップ型のインダクタ用シールドに関する。
【背景技術】
【0002】
近年、無線LAN、Bluetooth、地上デジタルテレビ放送等の種々の高速なデジタル無線方式が実用化されている。また、デジタルの半導体集積回路のうち、特にGHz帯域以上の高速な動作をするものにおいては、無線回路と同様のアナログ技術を用いた発振回路が使用されている。
【0003】
このような回路において、半導体基板上に形成されたオンチップインダクタが受動素子として使用される場合がある。オンチップインダクタは、半導体上のメタル配線を渦巻き状に巻いた形状を呈している。この種のインダクタは、大きくても数nH程度のインダクタンスしかないものの、GHz帯域以上の周波数で動作する回路においては実用的なインダクタンス値である。
【0004】
この種の発振回路においては、通常、複数素子のインダクタを集積する。この場合、インダクタ間の信号の伝播によるクロストークが問題となる。シリコン基板を用いた半導体集積回路においては低抵抗な基板を介した信号の伝播があるが、基板の電位をグランドなどの一定電位に接続することによって信号の伝播をある程度抑制することはできる。しかし、オンチップインダクタにおいては、インダクタ素子同士の磁気的な結合によってクロストークが発生する。このクロストークは、前述した基板の電位を固定する方法によっても抑制することはできない。
【0005】
インダクタンタ間のクロストークを抑制するために、素子間の距離を広げることにより、インダクタ間の磁気的な結合を抑制する方策が考えられる。しかし、この方策は、半導体回路の面積増大を招来する。
【0006】
インダクタ間の磁気的な結合を抑制する別の方策として、インダクタの周囲に単純な周回形状の導体をシールドパターンとして配置することも既に行われている。しかし、その効果は十分ではなかった。このような方策を図14に示す。図14を参照すると、メタルまたはSi基板の拡散層で形成されたインダクタLと同層上に、インダクタの周囲を一周回するメタルまたはSi基板の拡散層で形成されたシールドSが形成されている。
【0007】
また、特許文献1には、複数の配線層に形成された周回配線を有し、これら複数の周回配線がビアを介して並列に接続された構造のシールドが開示されている。特許文献1に類似の構成を図15に示す。図15を参照すると、メタルまたはSi基板の拡散層で形成されたインダクタLと同層ならびに異なる層上に、インダクタLの周囲を一周回するメタルまたはSi基板の拡散層で形成された周回配線W1、W2を有し、これら複数の周回配線が複数のビアを介して並列に接続されたシールドが形成されている。
【0008】
また、特許文献2には、インダクタに重畳すると共に一定電位に接続された付加シールドパターンを有し、付加シールドパターンがシリサイド層によって構成された構造が開示されている。特許文献3には、インダクタの周囲に配置された周回配線が開示されている。また、特許文献4には、複数の配線層に形成されたスパイラル状のインダクタ配線から成り、インダクタ配線同士がビアを介して接続されたインダクタが開示されている。
【0009】
【特許文献1】特開2003−068862号公報
【特許文献2】特開2000−323651号公報
【特許文献3】特開2005−236033号公報
【特許文献4】特開平09−330816号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
特許文献1に開示された構造では、並列に接続された複数の周回配線ならびに複数のビア内を電流が水平方向および垂直方向に無秩序に流れるため、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果は、必ずしも十分とは言えない。
【0011】
それ故、本発明の課題は、占有面積が小さいけれども、インダクタ間の磁気的な結合を抑制してクロストークを抑制する効果に優れたインダクタ用シールドを提供することである。
【課題を解決するための手段】
【0012】
本発明によれば、半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成されたインダクタ配線を有するインダクタに用いられるインダクタ用シールドにおいて、複数の配線層のうちの少なくとも2つの配線層の各々に半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有し、前記周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、当該コイルの両端は、ビアによって互いに接続されていることを特徴とするインダクタ用シールドが得られる。
【0013】
尚、当該コイルは、一定電位の電源配線に一点で接続されてもよい。あるいは、当該コイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されてもよい。
【0014】
本発明によればまた、前記インダクタと、前記インダクタ用シールドとを有するシールド付きインダクタが得られる。
【0015】
尚、前記インダクタ配線の少なくとも一部が螺旋状に形成され、前記インダクタの外周に位置する方の端部が前記一定電位の電源配線に接続され、前記インダクタの外周に位置する部分が追加的なシールドとして働くものであってもよい。さらに、前記インダクタが前記インダクタ配線として複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、前記インダクタ配線が巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、少なくとも1つの前記インダクタ配線がそれが形成されている配線層において螺旋状に形成され、前記インダクタの外周に位置する部分が追加的なシールドとして働くものであってもよい。
【発明の効果】
【0016】
本発明によるシールドは、占有面積が小さいけれども、インダクタ素子間の磁気的な結合を抑制してクロストークを抑制する効果に優れている。
【発明を実施するための最良の形態】
【0017】
本発明によるインダクタ用シールドは、半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成された配線(本発明において、便宜上、インダクタ配線とも呼ぶ)を有するオンチップ型のインダクタに用いられる。
【0018】
本発明によるインダクタ用シールドは特に、複数の配線層のうちの少なくとも2つの配線層の各々に、半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有している。そして、隣り合って積層する配線層各々に形成された周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。即ち、ビアによって接続された周回配線は、それらの中を流れる電流の向きが相互に同一である。さらに、この一連のコイルの両端は、ビアによって互いに接続されている。
【0019】
尚、このコイルは、一定電位の電源配線に一点で接続されてもよい。
【0020】
あるいは、このコイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されてもよい。
【0021】
また、本発明によるシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0022】
尚、インダクタ配線の少なくとも一部が螺旋状に形成され、さらに、インダクタの外周に位置する方の端部が一定電位の電源配線に接続されることにより、インダクタの外周に位置する部分が、追加的なシールドとして働くようにしてもよい。
【0023】
さらに、このインダクタが、複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、また、隣り合って積層する配線層各々に形成されたインダクタ配線が、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、さらに、少なくとも1つのインダクタ配線がそれが形成されている配線層において螺旋状に形成されることにより、インダクタの外周に位置する部分が、追加的なシールドとして働くようにしてもよい。
【0024】
さて、本発明によるインダクタ用シールドにおいては、複数の配線層における周回配線が各配線層毎に直列接続される構造となっている。図1の例では、上層から順に中配線層3、2、1の三層の配線層を使用し、これらの配線層にそれぞれ周回配線W1、W2、W3が形成されている。周回配線W1、W2、W3は、各配線層を一周回する毎に、ビアによって1つ上または1つ下の配線と接続されている。
【0025】
多層の配線を直列に接続した本シールドとインダクタとの間の相互インダクタンスは、大きい。シールドは、相互インダクタンスによって流れるシールド内の電流により、インダクタとは逆向きの磁界を発生させる。本発明においては、多層のシールドが単層のシールドよりも多くの磁界を発生させるため、インダクタ外部の磁界を単層のシールドよりも弱めることができる。
【0026】
図2は、本発明の効果を調べるための、オンチップ型のインダクタとインダクタ用シールドとの組み合わせ、換言すれば、シールド付きインダクタの形状である。90nmCMOSの6層配線構造を仮定する。図2において、3回巻きのインダクタ1の周囲にシールドを配置する。
【0027】
インダクタには最上層のメタル配線を使用し、シールドには最上層の1つ下層のM5配線と、その下層のM4配線との二層の配線層を使用する。ここで、シールドとして(図中区別は無いが)、隣り合う二配線層における周回配線同士が直列接続された本発明と、二配線層における周回配線同士が図15の従来例のごとく並列接続された比較例との二種の構造を仮定する。
【0028】
この二種の構造に対し、電磁界シミュレータHFSSによりインダクタ1とシールドの間の結合係数を計算した結果を図3に示す。図3から明らかなように、本発明のシールドの方が、インダクタ1に対する結合係数を比較例よりも大きくできている。
【0029】
さらに、図4は、本発明の効果を調べるためのもうひとつのシールド付きインダクタの形状である。図4において、インダクタ1の周囲にシールドを配置し、その外側に1回巻きのインダクタ2を配置する。図2と同様に、インダクタには最上層のメタル配線を使用し、シールドには最上層の1つ下層のM5配線と、その下層のM4配線とを使用する。ここで、シールドとして(図中区別は無いが)、隣り合う二配線層における周回配線同士が直列接続された本発明と、二配線層における周回配線同士が図15の従来例のごとく並列接続された比較例との二種の構造を仮定する。
【0030】
この二種の構造に対し、電磁界シミュレータHFSSによりインダクタ1とインダクタ2との間の結合係数を計算した結果を図5に示す。図5から明らかなように、本発明の方が、インダクタ1とインダクタ2との間の結合係数を比較例よりも小さくできており、シールド効果が高いことがわかる。この例では、2層のシールドについて効果を説明したが、シールドを多層とすることでより効果を高めることができる。
【0031】
図6は、本発明の効果を調べるための他のインダクタの形状である。2つのインダクタ1とインダクタ2とを40μm離して対称な位置に配置し、インダクタ1の端子PORT1,PORT2からインダクタ2の端子PORT3,PORT4への信号の伝達量(クロストーク)を、電磁界シミュレータHFSSにより計算した。この計算を、インダクタの周りにシールドを配置しない場合(比較例1)、図15の従来例のごとく並列接続のシールド(比較例2)、そして本発明の直列接続のシールドの3種について行なった。
【0032】
図7は、PORT1−PORT3間のクロストークS13の上記3種での比較である。図7から明らかなように、低い周波数領域においては、本発明のシールドが最もクロストークS13が小さく、シールド効果が高いことが分かる。
【0033】
図8は、本発明の図6のPORT1−PORT3間のクロストークS13と、同じく本発明のPORT2−PORT4間のクロストークS24との比較である。PORT1,PORT3はインダクタの内周から引き出され、PORT2,PORT4はインダクタの外周から引き出されている。図8から明らかなように、本発明のシールドにおいては、内周から引き出す場合のクロストークS13の方が、外周から引き出す場合のクロストークS24よりも小さく、シールド効果が高いことが分かる。
【0034】
これは、インダクタのインダクタ配線のうち、外周部のインダクタ配線自体が、内周部のインダクタ配線に対してシールドとして働くためである。そこで、図9の回路図のように、インダクタLの片方の端子が電源やグラウンドに接続されるような回路に本発明を使用することで、シールド効果を高めることができる。よって、図6のインダクタ1の外周部から引き出されたPort2を一定電圧である電源に接続し、信号が伝わるOUTノードをPort1側に接続することで、OUTノードが受けるクロストークをより効果的に低減できる。
【0035】
以下、本発明の実施例を説明する。
【実施例1】
【0036】
図1を参照すると、本発明の実施例1のインダクタ用シールドは、図示しない半導体基板上の絶縁膜に形成された最上配線層に形成されたインダクタLに用いられるインダクタ用シールドであり、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【実施例2】
【0037】
図10を参照すると、本発明の実施例2のインダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0038】
実施例2においては特に、このコイルは、一定電位の電源配線にビアAの箇所で一定電位のグラウンド配線に接続されている。これにより、周回配線は、逆磁界でインダクタの磁界を弱めるだけではなく、一定電位であることにより、インダクタから横方向に伸びる電界を遮断できるのでシールド効果を高めることができる。尚、本実施例においては、一定電位としてグラウンドを使用したが、電源配線を使用することも可能である。そして、このような結線は、図9のようにインダクタの片方の端子が電源やグラウンドに接続されるような回路に有効である。
【実施例3】
【0039】
図11を参照すると、本発明の実施例2のインダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層2、1、最下配線層の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0040】
実施例3においては特に、このコイルのうちの最下配線層における周回配線W3は、半導体基板とインダクタLとの間にインダクタLに重畳するように形成された拡散層に4箇所のコンタクトを介して接続されている。これにより、シールドとインダクタLとの間の相互インダクタンスを増加させると共に、インダクタLと基板との間の電界による結合を遮断でき、シールド効果を高めることができる。
【実施例4】
【0041】
図12を参照すると、本発明の実施例4のシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0042】
インダクタ用シールドは、実施例2のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。さらに、このコイルは、一定電位の電源配線にビアAの箇所で一定電位のグラウンド配線に接続されている。
【0043】
実施例4においては特に、最上配線層において2.5周回する螺旋状に形成されたインダクタLのインダクタ配線は、その外周に位置する方の端部PORT2が、上記コイル(シールドの周回配線)と同じ一定電位のグラウンド配線に接続されている。これにより、インダクタの外周に位置する部分が、内周に位置する部分に対し、上記シールドに追加的なシールドとして働く。このため、PORT1を含む内周に位置する部分の外部に対する磁気的結合を弱めることができる。尚、本実施例においては、一定電位としてグラウンドを使用したが、電源配線を使用することも可能である。そして、このような結線は、図9のようにインダクタの片方の端子が電源やグラウンドに接続されるような回路に有効である。
【実施例5】
【0044】
図13を参照すると、本発明の実施例5のシールド付きインダクタは、オンチップ型のインダクタと、インダクタ用シールドとを有している。
【0045】
インダクタ用シールドは、実施例1のシールドと同様に、隣り合って積層する中配線層3、2、1の各々に半導体基板の上方から見てインダクタLの周りを略一周回するように形成された周回配線W1、W2、W3を有している。これら周回配線W1〜W3同士は、巻回方向が不変の一連のコイルを形成するようにビアB、Cによって直列に接続されている。このコイルの両端(シールドの周回配線のうち、最上層と最下層にある周回配線W1とW3)は、ビアAによって互いに接続されている。尚、ビアAは、周回配線W1〜W3よりも外側に位置している。
【0046】
実施例5においては特に、インダクタLが、最上配線層において夫々一周回するインダクタ配線L11、L12と、中配線層3において2周回する螺旋状のインダクタ配線L20を有している。これらインダクタ配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続されている。具体的に信号の流れ出云うと、PORT1が接続したD点より入った信号は最上配線層の内側周回(インダクタ配線L11)を1周してからビアEを経て中配線層3に移り、中配線層3の内側周回(インダクタ配線L20の一部)を1周してから同じ中配線層3の外側周回に移り、中配線層3の外側周回(インダクタ配線L20の残部)を1周してからビアFを経て最上配線層に移り、最上配線層の外側周回(インダクタ配線L12)を1周してからG点に接続されたPORT2より外部に出力される。このような構造により、インダクタLの外周に位置する部分が、内周に位置する部分に対し、上記シールドに追加的なシールドとして働く。このため、PORT1を含む内周に位置する部分の外部に対する磁気的結合を弱めることができる。
【産業上の利用可能性】
【0047】
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。
【図面の簡単な説明】
【0048】
【図1】本発明によるインダクタ用シールド、とりわけ実施例1によるインダクタ用シールドを示す概念的な平面図である。
【図2】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図3】シールドとインダクタの相互インダクタンスを示す図である。
【図4】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図5】内側のインダクタと外側のインダクタの相互インダクタンスを示す図である。
【図6】本発明によるインダクタ用シールドの効果を調べるためのレイアウト図である。
【図7】シールドの形状によるクロストークの差を示す図である。
【図8】インダクタの引出配線の位置によるクロストークの差を示す図である。
【図9】本発明によるインダクタ用シールドが適用される回路の例を示す回路図である。
【図10】本発明の実施例2によるインダクタ用シールドを示す概念的な平面図である。
【図11】本発明の実施例3によるインダクタ用シールドを示す概念的な平面図である。
【図12】本発明の実施例4によるシールド付きインダクタを示す概念的な平面図である。
【図13】本発明の実施例5によるシールド付きインダクタを示す概念的な平面図である。
【図14】従来のインダクタ用シールドを示す概念的な平面図である。
【図15】他の従来のインダクタ用シールドを示す概念的な平面図である。
【符号の説明】
【0049】
A、B、C、E、F ビア
L インダクタ
L11、L12、L20 インダクタ配線
W1、W2、W3 周回配線
【特許請求の範囲】
【請求項1】
半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成されたインダクタ配線を有するインダクタに用いられるインダクタ用シールドにおいて、
複数の配線層のうちの少なくとも2つの配線層の各々に半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有し、
前記周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、
当該コイルの両端は、ビアによって互いに接続されていることを特徴とするインダクタ用シールド。
【請求項2】
当該コイルは、一定電位の電源配線に一点で接続されている請求項1に記載のインダクタ用シールド。
【請求項3】
当該コイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されている請求項1または2に記載のインダクタ用シールド。
【請求項4】
請求項1乃至3のいずれか1つに記載のインダクタ用シールドと、前記インダクタとを有するシールド付きインダクタ。
【請求項5】
前記インダクタ配線は、その少なくとも一部が螺旋状に形成され、
前記インダクタの外周に位置する方の端部は、前記一定電位の電源配線に接続され、
前記インダクタは、その外周に位置する部分が追加的なシールドとして働く請求項4に記載のシールド付きインダクタ。
【請求項6】
前記インダクタは、前記インダクタ配線として、複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、
前記インダクタ配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、
少なくとも1つの前記インダクタ配線は、それが形成されている配線層において螺旋状に形成され、
前記インダクタは、その外周に位置する部分が追加的なシールドとして働く請求項4または5に記載のシールド付きインダクタ。
【請求項1】
半導体基板上の絶縁膜に形成された複数の配線層のうちの少なくとも1つの配線層に形成されたインダクタ配線を有するインダクタに用いられるインダクタ用シールドにおいて、
複数の配線層のうちの少なくとも2つの配線層の各々に半導体基板の上方から見てインダクタの周りを略一周回するように形成された周回配線を有し、
前記周回配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、
当該コイルの両端は、ビアによって互いに接続されていることを特徴とするインダクタ用シールド。
【請求項2】
当該コイルは、一定電位の電源配線に一点で接続されている請求項1に記載のインダクタ用シールド。
【請求項3】
当該コイルは、半導体基板とインダクタとの間にインダクタに重畳するように形成された拡散層に接続されている請求項1または2に記載のインダクタ用シールド。
【請求項4】
請求項1乃至3のいずれか1つに記載のインダクタ用シールドと、前記インダクタとを有するシールド付きインダクタ。
【請求項5】
前記インダクタ配線は、その少なくとも一部が螺旋状に形成され、
前記インダクタの外周に位置する方の端部は、前記一定電位の電源配線に接続され、
前記インダクタは、その外周に位置する部分が追加的なシールドとして働く請求項4に記載のシールド付きインダクタ。
【請求項6】
前記インダクタは、前記インダクタ配線として、複数の配線層のうちの少なくとも2つの配線層の各々に少なくとも略一周回するように形成されたインダクタ配線を有し、
前記インダクタ配線同士は、巻回方向が不変の一連のコイルを形成するようにビアによって直列に接続され、
少なくとも1つの前記インダクタ配線は、それが形成されている配線層において螺旋状に形成され、
前記インダクタは、その外周に位置する部分が追加的なシールドとして働く請求項4または5に記載のシールド付きインダクタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2009−188343(P2009−188343A)
【公開日】平成21年8月20日(2009.8.20)
【国際特許分類】
【出願番号】特願2008−29353(P2008−29353)
【出願日】平成20年2月8日(2008.2.8)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.Bluetooth
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
【公開日】平成21年8月20日(2009.8.20)
【国際特許分類】
【出願日】平成20年2月8日(2008.2.8)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.Bluetooth
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】
[ Back to top ]