【課題】チップ一体型パッケージ、半導体装置を提供する。
【解決手段】半導体基板１２上に積層した絶縁層１４と、前記絶縁層１４に横倒しに埋め
込んだ態様で形成され、前記半導体基板１２に形成された回路または外部回路と電気的に
接続するソレノイド型のインダクタ２８と、前記絶縁層１４において前記インダクタ２８
の両端の開口部２８ａを塞ぐ位置に埋め込んだ態様で形成した一対の磁性部材（磁性板３
５、磁性膜３６、磁性樹脂３８）と、を有することを特徴とする。 （もっと読む）

【課題】差動信号の伝送特性に優れ、かつ、簡易な構成の半導体装置を提供する。
【解決手段】半導体装置１００、一対の差動伝送線路２６を含む配線層１２と、電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層１６と、半導体基板２４と、半導体基板２４と導電層１６との間に設けられ、電気的に浮いている導体を有する阻止層２０と、配線層１２と導電層１６と阻止層２０と半導体基板２４との間に設けられた絶縁層と、を備える。一対の差動伝送線路２６は、積層方向から見て導電層１６の導体と交差し、阻止層２０は、導電層１６の導体と交差する複数の間隙が形成されている。 （もっと読む）

【課題】チップ一体型パッケージ、半導体装置を提供する。
【解決手段】半導体基板１２上に積層した絶縁層１４と、前記絶縁層１４に横倒しに埋め
込んだ態様で形成され、前記半導体基板１２に形成された回路または外部回路と電気的に
接続するソレノイド型のインダクタ２８と、前記絶縁層１４において前記インダクタ２８
の両端の開口部２８ａを塞ぐ位置に埋め込んだ態様で形成した一対の金属部材（金属膜３
４、金属板３５）と、を有することを特徴とする。 （もっと読む）

【課題】 入出力部の電源配線の近傍にバイパスコンデンサを配置する場合、ＬＳＩの端子数が多くなると、バイパスコンデンサを配置するための領域を確保することが困難になる。
【解決手段】 半導体基板の表面に、電子回路素子が形成されている電子回路領域が画定される。半導体基板の上に、一方に基準電位が印加され、他方に電源電圧が印加される第１及び第２の配線が配置される。シールリングが、電子回路領域を取り囲むように、半導体基板の上に配置される。シールリングは、第１の配線に電気的に接続される。第１の不純物拡散領域が、シールリングよりも内側において、半導体基板の表層部に形成される。第１の不純物拡散領域の上に誘電体膜が配置される。誘電体膜の上に、シールリングに電気的に接続され、導電材料で形成されたキャパシタ導電膜が配置される。 （もっと読む）

【課題】専有面積の小さいトランス素子を提供すること。
【解決手段】トランス素子１は、半導体基板上において上下方向に平行な第１及び第２の配線層を使って形成され、第１のインダクタンス２及び第２のインダクタンス３を備える。第１及び第２のインダクタンス２及び３は、鉛直上方向及び鉛直下方向の一方から第１の配線層及び第２の配線層の一方に投影した時に、投影された外形線が予め定められた基準面を基準として対称な形状を有し、かつ投影された外形線が第１の配線層及び第２の配線層の一方上で交差し合う部分については、第１の配線層及び第２の配線層を使って交差しないよう構成される。 （もっと読む）

【課題】レイアウト面積の小面積化を図りながら表示制御用の信号を電気光学装置に供給できる集積回路装置及び電子機器等の提供。
【解決手段】集積回路装置１０は、集積回路装置１０にスタックされる画像メモリー１２０のチップの第１のチップ辺ＳＣ１に沿って配置される第１のメモリーパッド群ＰＭＧ１に接続される第１のパッド群ＰＧ１と、第３のチップ辺ＳＣ３に沿って配置される第２のメモリーパッド群ＰＭＧ２に接続される第２のパッド群ＰＧ２と、電気光学装置の表示制御を行う制御部３０と、表示制御用のデータ信号及び制御信号が出力される第３のパッド群ＰＧ３を含む。第１のパッド群ＰＧ１は、集積回路装置１０の第１の辺ＳＤ１に沿って配置され、第２のパッド群ＰＧ２は、第１の辺ＳＤ１に対向する第３の辺ＳＤ３に沿って配置され、第３のパッド群ＰＧ３は、第１の辺ＳＤ１及び第３の辺ＳＤ３に交差する第２の辺ＳＤ２に沿って配置される。 （もっと読む）

【課題】ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止する。
【解決手段】下地絶縁膜３上に第１シリコン膜パターンからなるシリコンヒューズとシリコン配線パターン７が形成されている。第１シリコン膜パターンとは別途形成された第２シリコン膜パターンからなり、上方から見てヒューズ５の周囲を取り囲み、一部分がシリコン配線パターン７上を跨いで下地絶縁膜上に環状に形成されたシリコンガードリング１１が形成されている。シリコンガードリング１１と交差している部分のシリコン配線パターン７表面にシリコン表面絶縁膜９が形成されている。シリコン配線パターン７とシリコンガードリング１１はシリコン表面絶縁膜９により互いに絶縁されている。シリコンガードリング１１上に金属材料からなる環状のガードリング１７，１９，２５，２７が上方から見てヒューズ５の周囲を取り囲んで形成されている。 （もっと読む）

【課題】内部回路の状態を正確に判定することができる、半導体装置を提供すること。
【解決手段】半導体装置１は、基板１１上に複数の絶縁層１２１Ａ〜１２１Ｊからなる絶縁層群１２が積層されるとともに、回路形成領域Ａが形成されている。この半導体装置１は、複数の絶縁層１２１Ａ〜１２１Ｈ中に形成され、前記回路形成領域Ａを囲むように設けられた第一のシールリング１３と、この第一のシールリング１３の外側に設けられたビアチェーン１４と、ビアチェーン１４の外側に設けられるとともに、前記複数の絶縁層１２１Ａ〜１２１Ｊ中に形成され、前記回路形成領域Ａを囲むように設けられた第二のシールリング１５とを備える。 （もっと読む）

【課題】機能マクロセルの周辺において、配線を形成するための領域を十分に確保する。
【解決手段】半導体集積回路１００は、機能マクロセル１１０に形成される機能マクロセル用電源配線１８１と、機能マクロセル１１０の内部に形成される電源配線２６１と、機能マクロセル１１０の内部に形成され、機能マクロセル用電源配線１８１と電源配線２６１とを電気的に接続するコンタクト１７０と、コンタクト１７０と、論理セルとを電気的に接続する電源配線とを備える。機能マクロセル用電源配線１８１は、論理セル電圧を、コンタクト１７０および電源配線を介して、論理セルへ供給する。 （もっと読む）

【課題】面積の大幅な増大なくレファレンス電圧生成回路を低消費電流化するとともに通常動作モード時とスタンバイモード時においてレファレンス電圧精度の大幅な劣化を抑制する。
【解決手段】スタンバイモード時に、分周制御回路１４は発振回路５が生成したクロックから、基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１のＯＮ／ＯＦＦを決めるイネーブル信号ＶＲＥＦＯＮと基準電圧発生回路３、基準電圧生成回路４、ならびに容量充電レギュレータ１１がＯＮの際に、保持容量回路６内の保持容量ＣＨに充電し、ＯＦＦ期間に保持容量ＣＨに対してリーク電流パス以外は存在しないように制御するサンプリング／ホールド信号ＣＨＯＬＤＳＷを生成する。消費電流の大きい基準電圧発生回路３、基準電圧生成回路４、容量充電レギュレータ１１を間欠動作させて低消費電流化を図る。 （もっと読む）

【課題】デジタル領域とアナログ領域とが混載された半導体装置におけるデジタル領域からアナログ領域へのノイズ伝搬を効果的に抑制する。
【解決手段】デジタル領域１２０とアナログ領域１３０とが混載された半導体装置１００は、平面視でデジタル領域１２０およびアナログ領域１３０の外周を取り囲む環状のシールリング１４０と、シールリング１４０で囲まれた領域内で、デジタル領域１２０とアナログ領域１３０との間に設けられ、アナログ領域１３０をデジタル領域１２０から隔離するとともに、シールリング１４０に電気的に接続されたガードリング１５０と、ガードリング１５０と当該ガードリング近傍で電気的に接続された電極パッド１６０ａとを含む。電極パッド１６０ａは、外部の接地端子（１８０ａ）に接続されて接地電位とされている。 （もっと読む）

【課題】製造プロセス中に磁性体膜の材料の拡散を防止しながら、高い磁気シールド効果を有するヘテロ構造磁気シールドを備えた半導体装置を提供する。
【解決手段】半導体装置１０は、半導体基板２０、半導体基板２０の主面上に形成され、かつ多層配線層１１Ｂを含む半導体素子１２、および半導体素子１２を被覆するヘテロ構造磁気シールド１７０を含む。ヘテロ構造磁気シールド１７０は、第一の磁気シールド積層構造１６Ａと磁気シールド積層構造１６Ａを覆う第二の磁気シールド積層構造１６Ｂを含む。第一および第二の磁気シールド積層構造１６Ａおよび１６Ｂは、いずれも、半導体素子１２を被覆する磁性体からなる磁気シールド膜および半導体素子１２と磁気シールド膜との間に介在し磁性体の拡散を防止するバッファ膜とを有する。 （もっと読む）

【課題】アナログディジタル変換器が半導体基板上で占める面積の低減する。また、アナログディジタル変換器の高精度化を図る。
【解決手段】半導体基板２００上には、Ｐチャネルトランジスタ１０４ａを有するアナログスイッチが形成されている。アナログスイッチの上層には、アナログスイッチに重なる領域に、櫛形電極４０１・４０２・５０１・５０２が形成され、キャパシタが構成されている。 （もっと読む）

【課題】スイッチ回路部で生じる高周波輻射が論理回路部へ悪影響を及ぼすことを抑制でき、かつ、小型化、低コスト化を犠牲にすることのない半導体装置を得る。
【解決手段】スイッチ回路部を論理回路部にてスイッチング動作させる半導体装置（アンテナスイッチ）。スイッチ回路部と論理回路部とが単一の半導体基板２０上に形成されており、論理回路部の直上にシールド導体３０が配置されている。シールド導体３０はエアブリッジ構造とされ、グランド端子ＧＮＤ３に接続されている。 （もっと読む）

【課題】本発明は、コンデンサの電圧依存による誤差を補正することができるデジタル−アナログ変換器及びこれを用いたアナログ−デジタル変換器を提供することを目的とする。
【解決手段】個別に入力用金属配線５２が接続され、該入力用金属配線から入力信号が入力される入力電極２０と、該入力電極と対向して配置され、出力信号が出力される出力電極３０、３０ｃ、３０ｄ、２０ａ、２０ｂとを含む単位容量８０を複数有するキャパシタアレイ９０を備えたデジタル−アナログ変換器１００であって、
前記入力用金属配線は、前記出力電極又は前記出力電極に接続された出力用金属配線５３を上面視的に囲むか、又は上方から覆うように配置されたガード配線部６０を有し、
該ガード配線部と、前記出力電極又は前記出力金属配線との間で形成される寄生静電容量Ｃｐ１を各単位容量で調整し、前記キャパシタアレイが有する積分非直線性誤差を補正することを特徴とする。 （もっと読む）

【課題】パワーデバイス駆動回路において、高電位側基準電位（仮想接地電位ＶＳ）に発生する負電圧のアンダーシュートによる高電位側電源電圧の低下を確実に抑制する。
【解決手段】共通接地ノード（ＣＯＭ）と仮想接地ノード（ＶＳ）の間に高耐圧ダイオードＤ３を高電圧制御回路（ＨＶＩＣ）内部に共通の基板領域を利用して設ける。 （もっと読む）

【課題】回路動作に必要な配線を形成するための領域が広く、回路の高速動作が可能なスタンダードセルを提供する。
【解決手段】第１のＭＯＳ素子および第２のＭＯＳ素子に信号を供給するための信号線が、電源配線および接地配線の２つの配線と平行に設けられ、これら２つの配線に挟まれ、かつ、第１の導電型ＭＯＳ素子および第２の導電型ＭＯＳ素子のそれぞれから等しい距離に配置されている構成である。 （もっと読む）

【課題】キャリブレーション用の測定パターンを必要とせずに、半導体容量を正確に測定できる半導体装置を提供すること。
【解決手段】第１導電型の半導体基板１００の表面部には、第２導電型のウェル１０６が形成されている。第２導電型のウェル１０６の表面部には、金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８が形成されている。金属層１０７−１、第１導電型の拡散層１０７−２、第２導電型の拡散層１０８上には、それぞれコンタクト１０３−１〜１０３−３が形成されている。コンタクト１０３−１〜１０３−３上には、それぞれ金属配線層１０１−１〜１０１−３が形成されている。寄生容量１１１〜１１４を除く容量１０９をメータ１１０によって測定するために、金属配線層１０１−１〜１０１−３には、それぞれメータ１１０の接地端子ＧＮＤ、低電圧端子Ｌｏｗ、高電圧端子Ｈｉｇｈが接続される。 （もっと読む）

【課題】貫通電極を有する半導体基板の電極から供給する電源の劣化や、半導体基板側から発生する電源ノイズによる影響を低減できる固体撮像装置を提供する。
【解決手段】半導体基板１０の第１の主面に形成された撮像素子２１と、基板１０の第１の主面に対向する第２の主面上に形成されたハンダボール１８と、基板１０に空けられた貫通孔内に形成された絶縁膜３５と、貫通孔内の絶縁膜３５上に形成された貫通電極３７と、基板１０の第１の主面の貫通電極３７上に形成された内部電極３２とを備える。基板１０の第１の主面に対して垂直な方向から見たとき、絶縁膜３５と基板１０が接する外形は、内部電極３２の外形より大きい。 （もっと読む）

【課題】回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供する。
【解決手段】本発明の増幅回路は、半導体基板３と、前記半導体基板３上に形成され、高周波信号を増幅するトランジスタ１と、前記トランジスタ１のソース電極１０ｓに接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板１の上方に形成され、有機物で構成される有機誘電体層６と、前記有機誘電体層６の前記半導体基板３側と反対側の面上に形成された配線を有する金属再配線層７とを含み、前記配線の一端は、前記トランジスタ１のソース電極１０ｓに接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。 （もっと読む）