【課題】多層配線構造を有する半導体デバイスにおいて、樹脂層の平坦性を容易に確保できるようにする。
【解決手段】集積回路を有する半導体基板１１と、半導体基板１１上に設けられた第１樹脂層１２と、第１樹脂層１２上に設けられた第１配線層１３と、第１配線層１３の一部を露呈する開口部１５を有し第１樹脂層１２及び第１配線層１３を覆う第２樹脂層１４と、第２樹脂層１４上に設けられ開口部１５を通じて第１配線層１３と導通する第２配線層１６とを少なくとも備える半導体デバイスにおいて、第１配線層１３の近傍を除く半導体基板１１の全域にわたり、第１配線層１３と略同一の高さを有する構造体１８を配する。 （もっと読む）

【課題】高耐圧デバイスにおいて、ボンディング・パッドが高耐圧構造となっているものが望まれていた。
【解決手段】ボンディング・パッド２２を構成する３層の金属膜層３７、３８、３９の下方の半導体領域２５が、その周囲の半導体領域２５から絶縁された状態となっている。そのために、ボンディング・パッド２２の下方の半導体領域周囲は、ＤＴＩ３６により取り囲まれている。
【効果】ボンディング・パッド２２の下方の半導体領域２５の周囲をＤＴＩ３６で取り囲むことにより、ボンディング・パッド２２が周囲の半導体領域２５に対して電気的に遮断されたフローティング状態になっており、ボンディング・パッドは高耐圧構造となっている。 （もっと読む）

【課題】集積回路を有する半導体デバイスにおいてＩＣの直近でもＥＭＩ対策を行うことが可能な半導体デバイス及びその製造方法を提供する。
【解決手段】集積回路を有する半導体基板１１と、半導体基板１１上に設けられた第１の絶縁層１４と、第１の絶縁層１４上に設けられた渦巻き状のコイル１０と、第１の絶縁層１４上において渦巻き状のコイル１０を覆う第２の絶縁層１６とを備えた半導体デバイスであって、半導体基板１１と第１の絶縁層１４との間に第１のフェライト層１２が設けられ、第１の絶縁層１４及び第２の絶縁層１６を覆う第２のフェライト層１３が設けられ、渦巻き状のコイル１０が、第１のフェライト層１２と第２のフェライト層１３との間に配置されている。 （もっと読む）

【課題】 半導体基板の平坦性を確保しつつ寄生抵抗を十分に低減した半導体装置を提供することを目的とする。
【解決手段】 半導体基板１００と、半導体基板１００表面に形成されたダミーアクティブ層１０３と、ダミーアクティブ層１０３が形成された半導体基板１００表面上に形成されたシールド絶縁膜１０９と、シールド絶縁膜１０９上に形成されたシールド層１１０と、半導体基板１００上にシールド絶縁膜１０９及びシールド層１１０を覆うように形成された層間絶縁層１１１と、層間絶縁層１１１上に、シールド層１１０上方に位置するように形成された導体パッド１１４とを備えることにより、半導体基板１００のＣＭＰによる平坦化を安定させつつ寄生抵抗を十分に低減した半導体装置を提供する。 （もっと読む）

【課題】複数の信号入力元の内、少なくとも１つ以上の電源電圧が変動した場合に、通信ドライバを不用意にアクティブ状態にすることを防止できる信号出力装置を提供する。
【解決手段】通信用ドライバ１に対し、２つのマイコンより入力される信号をＡＮＤゲート４を介して負論理の論理和条件で出力する場合に、２つのマイコンの１つは電源ＶCC１が供給され、他の１つは電源ＶCC２が供給されている状態から、電源ＶCC２側の供給が遮断されたとしても、通信用ドライバ１に対するＡＮＤゲート４の出力がインアクティブレベルを維持するように構成する。具体的には、電源ＶCC２が供給されて動作するＮＯＴゲート１２と電源ＶCC１が供給されて動作するＮＯＴゲート１３とを直列に接続し、ＮＯＴゲート１３の入力端子を抵抗素子１４でプルダウンする。 （もっと読む）

【課題】タイミング特性、配線性、素子面積に影響を与えることなく異なる電源領域に跨ってセル間の配線が容易に可能な半導体装置を提供する。
【解決手段】電源電圧ＶDD−Ａが供給される電源領域Ａ内に設けられ、電源電圧ＶDD−Ａを供給されて動作し信号を出力するセル１０１と、電源電圧ＶDD−Dが供給される電源領域Ｄ内に設けられ電源電圧ＶDD−Ａを供給されて動作しセル１０１から出力された信号を与えられて出力する中継セル１１１〜１１３と、電源領域Ａ内に設けられ電源電圧ＶDD−Ａを供給されて動作し中継セル１１３から出力された信号を受信するセル１０２とを備える。 （もっと読む）

電子デバイスの間で電気信号を伝送するインターコネクトは、第２の結合要素に電磁気的に結合され且つその第２の結合要素と直に並列にされる第１の結合要素を有する。第１の結合要素は、第１の集積回路を有する第１の電子デバイスに実装され且つその第１の電子デバイスに電気的に接続される。第２の結合要素は、第１の電子デバイスに実装され且つその第１の電子デバイスに電気的に接続されるとともに、第２の電子デバイスのインターコネクトへ電気的に接続されてよく、あるいは、第２の結合要素は、第２の電子デバイスに実装され且つその第２の電子デバイスに電気的に接続されてよい。
（もっと読む）

【課題】
本発明の課題は、スクライブライン領域を縮小化すると、ウエハ上に形成された半導体装置それぞれを分離するときに発生するクラックが、耐湿リングシールドに達することを防止することにある。
【解決手段】
本発明は、半導体基板上に形成された半導体装置であって、素子を有する素子領域と、前記素子領域を囲う耐湿リングと、前記耐湿リングと前記半導体装置の外周端との間であって前記半導体基板上に形成された絶縁層、前記絶縁層中に、前記外周端に沿って延在する第１金属線と、前記絶縁層に形成された溝とを有することを特徴とする半導体装置を提供する。
（もっと読む）

【課題】複数の電源受給領域間での信号の行き来の発生を検出し、実デバイスにおいて、予測不能なタイミング違反が発生することを防止できるレイアウト設計方法およびレイアウト設計装置を提供する。
【解決手段】複数の電源受給領域のそれぞれに、対応する電源の供給を受けて動作する回路セルを配置し、回路セル間の接続の情報を含む第１のレイアウトデータを作成し、回路が動作タイミングの仕様を満たすように回路セル間に追加セルを配置し、回路セルおよび追加セル間の接続の情報、並びに、回路セルおよび追加セルのそれぞれが複数の電源受給領域のいずれに位置するかを示す電源受給領域情報を含む第２のレイアウトデータを作成し、第１のレイアウトデータと第２のレイアウトデータとを比較して追加セルを把握するとともに、追加セルの後段および前段に接続される回路セルであるレシーバセルとドライバセルとの間で異なる電源受給領域間の行き来が発生している箇所を抽出する。 （もっと読む）

【課題】小さい占有面積で急峻な減衰特性を有するフィルタを備える半導体装置を提供する。
【解決手段】インダクタ３，４は、シリコン基板９の上方から見た場合に、シリコン基板９の主表面の面内方向に沿って並べられる。インダクタ３，４は、シリコン基板９の上方から見た場合に、主表面の所定の領域ＲＧを囲むように渦巻状に形成される。フィルタ５０には複数のインダクタが含まれるので、急峻な減衰特性を得ることが可能になる。領域ＲＧを囲むようにインダクタ３，４を渦巻状に形成することによって、インダクタ３，４をシリコン基板９の主表面の面内方向に単に並べて配置するよりもインダクタ３，４の占有面積を小さくできる。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴの出力電力および負荷効率を向上させる。
【解決手段】相対的に上層のソース配線である配線２９Ａは、ＲＦパワーモジュールの電流容量を満たすために厚い膜厚で形成し、１層目のソース配線である配線２４Ａは、配線２９Ａの膜厚の半分以下の膜厚で形成し、相対的に膜厚の厚い配線２９Ａではゲート電極７上を覆わずに、相対的に膜厚の薄い配線２４Ａでゲート電極７上を覆ってゲート電極７とドレイン配線との間をシールドする構造としてソース、ドレイン間の寄生容量（Ｃｄｓ）を低減する。 （もっと読む）

【課題】 インダクタを組み込んだ改善された静電放電（ＥＳＤ）回路構造体を提供する。
【解決手段】 回路（例えば、静電放電（ＥＳＤ）回路）、設計方法、及び、設計システムの実施形態が開示される。回路において、ＥＳＤデバイスが第１の金属レベル（例えば、Ｍ１）に配線接続される。第１の金属レベルの上の第２の金属レベル（例えば、Ｍ５）内にインダクタが形成され、ＥＳＤデバイスの上に配置され、このＥＳＤデバイスに単一の垂直ビア・スタックによって並列に電気的に接続される。インダクタは、所与の適用周波数に対して、ＥＳＤデバイスのキャパシタンス値を無効化するように構成される。インダクタのクォリティ・ファクタは、第２の金属レベルと第１の金属レベルとの間の第３の金属レベル（例えば、Ｍ３）に、誘導結合を最小にするためのシールドを設けることにより最適化される。シールド内の開口部はビア・スタックがその中を貫通できるようにし、サイズ・スケーリング及びＥＳＤロバスト性の改善にたいしてＱファクタの減少をトレードオフする。 （もっと読む）

【課題】配線間が抵抗で接続された回路を半導体基板上に有する半導体装置において、前
記抵抗を、半導体基板やこの抵抗に接続されていない配線から電界の影響を受け難いよう
に形成する。
【解決手段】この半導体装置は、第１の配線１０と第２の配線２０ａが抵抗１４で接続さ
れた回路を、ｎ基板（半導体基板）１上に有する。第１の配線１０と第２の配線２０ａが
絶縁膜１２を挟んで層状に形成され、絶縁膜１２に形成されたバイアホール１３内に抵抗
１４が形成されている。 （もっと読む）

【課題】ノイズ信号を軽減し、入力信号を安定に増幅動作させることができる反転増幅回路対を提供する。
【解決手段】抵抗１，２と演算増幅回路３からなる反転増幅回路９，１０を２段直列に接続し、反転増幅回路９のマスクレイアウト、反転増幅回路１０のマスクレイアウトを半導体回路チップ８上に隣接配置することにより、反転増幅回路９の出力ノイズ信号ＶＮ１は反転増幅回路１０では極性が、反転増幅回路１０に進入するノイズ信号ＶＮ２と逆極性となって、また反転増幅回路９と反転増幅回路１０に進入するノイズは、反転増幅回路９と反転増幅回路１０が、隣接配置されることで相関を持ち、ノイズの大きさ、時間的位置がほぼ同等となるので、打ち消す作用が生じ、信号に含まれるノイズレベルを軽減することができる反転増幅回路対を得る。 （もっと読む）

【課題】容量素子の大容量化と半導体装置の小面積化の両立を図る。
【解決手段】互いに種類が異なる複数の容量素子を半導体基板１上に積み重ねて配置して並列に接続する。これらの容量素子は、同じ平面領域に配置し、平面寸法をほぼ同じにする。下側の容量素子は、半導体基板１に設けたｎ型半導体領域４と、ｎ型半導体領域４上に絶縁膜５を介して設けた上部電極６とを両電極とするＭＯＳ型の容量素子Ｃ１とすることができる。容量素子Ｃ１の上部に配線Ｍ２〜Ｍ６の櫛型のパターンにより形成したＭＩＭ型の容量素子を配置し、これを容量素子Ｃ１と並列に接続する。 （もっと読む）

【課題】ポリシリコンからなる高抵抗素子において、抵抗値を安定して高く保ち、同時に高い相対精度特性を有する素子を形成することは困難であった。
【解決手段】第１の絶縁膜２上に形成されたポリシリコンからなる高抵抗素子３上に第２の絶縁膜を形成し、第２の絶縁膜４上に水素拡散係数が第２の絶縁膜４中の水素拡散係数より小さな物質からなる水素拡散防止膜５が高抵抗素子３の一部を覆う形状で形成されている。 （もっと読む）

【課題】単位面積当たりの容量を大きくする。
【解決手段】半導体集積回路であって、第１の電極と、半導体基板上に形成され、第２の電極を有するトランジスタと、同一の配線層に形成された第３及び第４の電極とを有する。前記第１の電極は、前記トランジスタを構成する拡散領域と接続されている。前記第２の電極は、前記トランジスタのゲートを構成している。前記第３及び第４の電極は、いずれも櫛形の形状を有しており、それぞれの少なくとも一部が前記トランジスタと重なるように形成されている。 （もっと読む）

【課題】実装基板の配線が半導体チップの高周波配線に及ぼす影響を小さく抑えることが可能な半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ１０、および実装基板３０を備えている。半導体チップ１０は、半導体基板１２、配線層１４、および高周波配線１６を有している。半導体基板１２上には、配線層１４が設けられている。配線層１４中には、高周波配線１６が形成されている。半導体チップ１０は、実装基板３０上にフェイスダウンで実装されている。高周波配線１６と実装基板３０の配線３４との間には、電磁遮蔽層４０が設けられている。 （もっと読む）

【課題】 トランジスタ回路とブリーダー抵抗回路とを備えた半導体装置において、ブリーダー抵抗の抵抗値変動を抑制することを目的とする。
【解決手段】 トランジスタ構造の上に層間絶縁膜１０７を介して金属膜としてバリアメタル膜１０４及び配線膜１０３を積層してなるトランジスタ回路と、ポリシリコン膜よりなるブリーダー抵抗１０２の上に層間絶縁膜１０７を介して金属膜として配線膜１０３を積層するか、ブリーダー抵抗１０２と接合する部分のみをバリアメタル膜１０４としたブブリーダー抵抗回路とを備えるので、ポリシリコン膜であるブリーダー抵抗１０２に及ぶ応力が少なくなり、ブリーダー抵抗１０２の抵抗値変動を抑えることができる。また、トランジスタ回路の配線として用いられる金属膜についてはバリアメタル膜が存在するので、配線の信頼性を損なう事もない。 （もっと読む）

【課題】接地能力を強めて、アンテナを内蔵する３Ｄ電子パッケージ構造を提供する。
【解決手段】パッケージユニット３００はユニットの上部および下部表面上の信号接触３０２，３１４，３１５，３１６を通してマルチチップスタックを成し遂げることができる。単一または複数の接地層３１１は、半導体素子のための接地を容易にするためにパッケージユニット３００の基板の裏にあり、ウェーハレベルパッケージングプロセスに適用される。前記接地層３１１は電子素子の信号伝送路である。また、電子素子層３１３の周囲の単一または複数のビアホールは、パッケージ構造の上部および下部表面の間の電気信号接続を可能にし、パッケージユニット３００のさらなる機能性を可能にする。さらに、接地層３１１はアンテナを内蔵した３Ｄスタックパッケージ構造を構成するための円形の信号通信路を有しうる。 （もっと読む）