【課題】半導体装置のテスト構造物及び半導体装置を提供する。
【解決手段】半導体装置のテスト構造物は、トランジスタ１５０、ダミートランジスタ１６０、及びパッドユニットを具備する。トランジスタ１５０は、基板の第１アクティブ領域１２０上に形成される。ダミートランジスタ１６０は、基板の第２アクティブ領域１３０上に形成され、トランジスタ１５０に接続される。パッドユニットは、トランジスタ１５０に接続される。ダミートランジスタ１６０により、トランジスタ１５０が受けるプラズマダメージが減少する。 （もっと読む）

【課題】半導体装置の耐電圧を高めることにより、信頼性の高い半導体装置を提供する。
【解決手段】
シリコン層１１２中に誘電体分離膜１２０を閉ループ状に形成することによりシリコン層１１２中のｎ−型半導体層領域１３０を絶縁分離し、その内側に拡散抵抗１３１を形成する。ｎ−型半導体層領域１３０の四隅部には誘電体分離膜１２０に少なくともその一部が接するようにｐ型不純物拡散領域１７０が形成される。サージ電圧が印加されたとしても、ｎ−型半導体層領域１３０とｐ型不純物拡散領域１７０とによりｐｎ接合が形成されているため、サージ電圧が欠陥に集中することを防ぎ、誘電体分離膜１２０の破壊を防止することができる。 （もっと読む）

【課題】縦形ダイオードに順方向電流が流れた際の隣接する縦形ダイオードの電位変動を抑制し安定した回路動作を確保し、かつ素子面積に対する縦型ダイオード間の分離層の占有面積を小さくできる半導体装置を提供する。
【解決手段】ｎ型拡散層３とｎ型拡散層４の間に挟まれたｐ型半導体層１にトレンチ溝２０を形成し、トレンチ溝２０の底部にｎ型分離層５を形成し、トレンチ溝２０の両側のｐ型半導体層１内にｐ型分離層６を形成する。トレンチ溝２０の内部に導電体１６を充填し、この上端部に金属電極１０を形成し、この金属電極１０をグランドＧＮＤと接続する。 （もっと読む）

【課題】高耐圧デバイスにおいて、ボンディング・パッドが高耐圧構造となっているものが望まれていた。
【解決手段】ボンディング・パッド２２を構成する３層の金属膜層３７、３８、３９の下方の半導体領域２５が、その周囲の半導体領域２５から絶縁された状態となっている。そのために、ボンディング・パッド２２の下方の半導体領域周囲は、ＤＴＩ３６により取り囲まれている。
【効果】ボンディング・パッド２２の下方の半導体領域２５の周囲をＤＴＩ３６で取り囲むことにより、ボンディング・パッド２２が周囲の半導体領域２５に対して電気的に遮断されたフローティング状態になっており、ボンディング・パッドは高耐圧構造となっている。 （もっと読む）

【課題】半導体基板上に不揮発性メモリセルと容量素子とを形成する半導体装置において、容量素子を製造する追加工程を実施することなく、高精度な容量素子を製造できる技術を提供する。
【解決手段】容量素子形成領域に形成される容量素子において、容量素子を形成する上部電極２２全体を完全にシリサイド化する。すなわち、例えば、上部電極２２全体をコバルトシリサイド膜３１から形成する。これにより、上部電極２２と容量絶縁膜２６の境界で生じる上部電極２２の空乏化を抑制することができ、高精度な容量素子を形成することができる。 （もっと読む）

【課題】半導体装置の耐電圧を高めることにより、信頼性の高い半導体装置を提供する。
【解決手段】
シリコン層上に誘電体分離膜１２２、１３２を閉ループ状に形成することによりシリコン層上の第一の半導体層領域１２３、１３３を絶縁分離し、その内側に拡散抵抗１２４、１３４を形成する。第一の誘電体分離膜１２２、１３２の閉ループの外側には第二の半導体層領域１４３が形成されている。この第二の半導体層領域１４３は、第二の誘電体分離膜１４２により閉ループ状に囲まれて、配線１５１の電位を与えられている。サージ電圧が印加されたとしても、第二の半導体層１４３は二つの拡散抵抗１２４、１３４の中点電位に固定されているため、第一の半導体層１２３、１３３と第二の半導体層１４３との間の電位差が半減し、誘電体分離膜１２２、１３２の破壊を防ぐことができる。 （もっと読む）

【課題】キャパシタの製造時にプラグ酸化を防止する方法を提供する。
【解決手段】強誘電体コンデンサ装置は、基板５と、上記基板を貫通するプラグ４と、上記基板上に形成された電気絶縁層６と、上記電気絶縁層上に形成された第１の電極８と、上記第１の電極上に形成された誘電体層１０と、上記誘電体層上に形成された第２の電極１２とを備え、上記第１の電極は、上記電気絶縁層を貫通して、プラグに電気接続されており、上記電気接続部分の上に層間絶縁膜３４が形成されている。 （もっと読む）

【課題】素子分離部の分離幅を調整することによって、所望する特性を有するＭＩＳＦＥＴを得ることのできる技術を提供する。
【解決手段】素子分離部４の分離幅Ｌａおよび分離幅Ｌａ’を相対的に狭くすることにより、第２ＭＩＳＦＥＴＱ_２のチャネル領域へ及ぼす応力の影響を大きくして、しきい値電圧の変化を相対的に大きくし、素子分離部４の分離幅Ｌｂおよび分離幅Ｌｂ’を相対的に広くすることにより、第４ＭＩＳＦＥＴＱ_４のチャネル領域へ及ぼす応力の影響を小さくして、しきい値電圧の変化を相対的に小さくする。 （もっと読む）

【課題】静電保護回路が内部回路の通常動作を妨げない半導体装置の提供。
【解決手段】静電保護回路は、入出力端子１０に接続されたドレイン、接地端子１２に接続されソース及びソース・ドレイン間上の酸化膜上に形成され入出力端子１０に接続されたメタル電極からなるＮＷ−ＮＷフィールドトランジスタ４と、フィールドトランジスタと並列に接続された静電保護素子６を備え、ＮＷ−ＮＷフィールドトランジスタ４は、入出力端子１０と接地端子１２との間に内部回路２の動作電圧よりも大きい電圧が印加されたときにスナップバックし始め、かつスナップバックした後の動作電圧が内部回路２の動作電圧よりも大きくなるように設定され、静電保護素子６は、入出力端子１０と接地端子１２との間に内部回路の動作電圧よりは大きくＮＷ−ＮＷフィールドトランジスタがスナップバックし始める電圧よりも小さい電圧が印加されたときに動作するように設定されている。 （もっと読む）

【課題】電圧レギュレーターのチップサイズを減らすとともに、生産工程の短縮で製造原価を節減する電圧レギュレーター及びその製造方法を提供する。
【解決手段】本発明は、入力端子、出力端子、及び接地端子が備えられた電圧レギュレーターであって、前記入力端子を介して基準電圧を生成する基準電圧発生部と、複数の一定パターンに配列された金属配線、及び前記金属配線を選択的に相互に接続して活性化する導電性金属配線パターンで構成される活性抵抗、及びフィードバック抵抗によって出力端子の電圧を分配する電圧分配部と、前記基準電圧発生部の基準電圧、及び前記フィードバックされる電圧分配部の分配電圧を入力して差動増幅する増幅部と、前記入力端子を介して入力された電源を前記増幅部の出力電圧によって前記出力端子に伝達するトランジスタとを含む。 （もっと読む）

【課題】モータ駆動装置の低コスト化を図ることが可能なパワー半導体装置を提供する。
【解決手段】モータを駆動するインバータ１４は複数のパワー半導体装置４１〜４６を含む。複数のパワー半導体装置４１〜４６は、ＩＧＢＴ素子のコレクタ−エミッタ間に電気的に接続される抵抗を含む。パワー半導体装置４１〜４６の各々は、インバータ１４のＵ相アーム１５、Ｖ相アーム１６、およびＷ相アーム１７のいずれかを構成する。これによりインバータ１４に放電抵抗が内蔵されるため、放電抵抗を別途用意しなくてもよくなる。よって、モータ駆動装置の部品点数の削減および作業工数の低減を図ることが可能になる。 （もっと読む）

【課題】容量素子を有する半導体装置の信頼性を向上させる。
【解決手段】半導体基板上に容量素子Ｃ１〜Ｃ４が配置され、容量素子Ｃ１，Ｃ２の直列回路と容量素子Ｃ３，Ｃ４の直列回路とが電位Ｖ１，Ｖ２間に並列に接続されている。容量素子Ｃ１，Ｃ３の下部電極は共通の導体パターンＭｅ１ａにより形成されて電位Ｖ１に接続され、容量素子Ｃ２，Ｃ４の下部電極は導体パターンＭｅ１ａと同層の導体パターンＭｅ１ｂにより形成されて電位Ｖ２に接続されている。容量素子Ｃ１，Ｃ２の上部電極は共通の導体パターンＭｅ２ａにより形成されて浮遊電位とされている。容量素子Ｃ３，Ｃ４の上部電極は、導体パターンＭｅ２ａと同層の導体パターンＭｅ２ｂにより形成されて浮遊電位とされているが、容量素子Ｃ１，Ｃ２の上部電極とは導体では接続されていない。 （もっと読む）

【課題】 集積度が低下することを最大限抑制しつつ、必要に応じて大きい電流容量の確保を可能にしたコンタクトプラグを備えた半導体装置の製造方法を提供する。
【解決手段】 半導体基板１上にソース・ドレイン領域８を形成後、層間絶縁膜１０を堆積し、ソース・ドレイン領域８の上面が露出するようにコンタクトホールを開口する。このとき、比較的小電流容量で機能を奏するロジック素子形成領域上面においては最小加工寸法で規定される程度の小さい孔径で開口する一方、大電流容量を必要とする保護素子形成領域上面においては、第１孔径よりも大きい第２孔径で開口する。その後、これらのコンタクトホールを完全に充填するように、コンタクトプラグ材料膜１３を層間絶縁膜１０の堆積膜厚以上成膜する。その後、コンタクトプラグ材料膜１３に対して平坦化処理を行った後、配線層を形成する。 （もっと読む）

【課題】表面の凹凸を低減させた多結晶シリコン薄膜上の酸化膜の形成方法、及びその酸化膜を備えたＭＯＳ型半導体装置を提供する。
【解決手段】少なくとも一部に３０ナノメートル超の最大表面粗さを有する多結晶シリコン薄膜１２を、１００℃超の酸化性溶液２２に浸漬し、又は前記溶液を噴霧し、あるいはその溶液の蒸気に曝露することによってシリコンの酸化膜が形成される。これにより、多結晶シリコン薄膜表面の凹凸は３０ナノメートル以下に低減され、その上に形成されたシリコンの酸化膜は薄膜であっても均一な厚さとなるため、この酸化膜はＴＦＴのゲート絶縁膜としても十分に機能しうる。 （もっと読む）

【課題】昇圧型ＤＣ−ＤＣコンバータにおいて良好な変換効率を得る。
【解決手段】スイッチング素子とダイオード素子を同一半導体基板に備えた昇圧型ＤＣ−ＤＣコンバータ用の半導体装置である。スイッチング素子は、ソース拡散層９、チャネル拡散層７及びドレイン拡散層５を備え、ゲート電極１９直下のチャネル拡散層７表面をチャネル領域とするＬＤＭＯＳトランジスタである。ダイオード素子は、コレクタ拡散層２７、ベース拡散層２９及びエミッタ拡散層３１を備えた縦型バイポーラトランジスタ構造からなり、ベースとコレクタが接続され、エミッタとベースとの間で形成されたダイオード素子である。スイッチング素子のドレインとダイオード素子のアノードはスイッチング端子４３に接続され、ダイオード素子のカソードは出力端子４５に接続されている。 （もっと読む）

【課題】温度依存性の小さい抵抗素子を提供し、温度保証を考慮した回路設計を容易にする。
【解決手段】Ｐ型半導体基板１の表面に第２のＮウエル３が形成され、その第２のＮウエル３の表面にＰ＋型半導体層８が形成されている。Ｐ＋型半導体層８の表面には、さらにＮ型半導体層１３が形成されている。また、Ｎ型半導体層１３上の層間絶縁膜１１に形成されたコンタクトホールＣＨ３を介して、Ｎ型半導体層１３に電気的に接続された第１の抵抗電極１５が形成されている。また、第２のＮウエル３の表面にＮ＋型半導体層１０が形成され、Ｎ＋型半導体層１０上の層間絶縁膜１１に形成されたコンタクトホールＣＨ４を介して、Ｎ＋型半導体層１０に電気的に接続された第２の抵抗電極１６が形成されている。 （もっと読む）

【課題】発振装置の発振周波数の調整において、歩留りを向上させやすくする。
【解決手段】半導体基板７に形成された第１電極に、圧電体で構成される圧電体膜を重ねて形成し、前記圧電体膜に、前記圧電体膜を挟んで前記第１電極に対向する第２電極を形成して、前記第１電極、前記圧電体膜及び前記第２電極を構成の一部として有する第１キャパシタを形成する工程と、容器３の底となる第３基板４５に、容器３の内側及び外側の間を貫通する貫通孔６１が設けられた容器３内に、半導体基板７を、半導体基板７が貫通孔６１を塞ぐように、且つ平面視で、前記第１キャパシタが貫通孔６１に重なるように実装する工程と、前記発振回路の発振周波数を測定した結果に基づいて、半導体基板７によって塞がれた貫通孔６１内に容器３の外側から圧力Ｐ１を付与した状態で、貫通孔６１を容器３の外側から塞ぐ工程と、を有する。 （もっと読む）

【課題】容量素子の容量を変更する際に、容量素子の大きさを変更する必要がなく、かつ工程を大きく変更する必要がない半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１に素子分離膜２を形成する工程と、半導体基板１上及び素子分離膜２上に半導体膜１０を形成する工程と、半導体膜１０に不純物を導入する工程と、半導体膜１０を選択的に除去することにより、素子分離膜２上に下部電極１０ａを形成する工程と、下部電極１０ａを熱酸化することにより、下部電極１０ａ上に絶縁膜１１を形成する工程と、絶縁膜１１上に上部電極１２を形成する工程とを具備する。半導体膜１０に不純物を導入する工程において、形成すべき絶縁膜１１の厚さに応じて半導体膜１０に導入する不純物量を変える。 （もっと読む）

【課題】電気特性の信頼性を向上させることができる半導体装置を提供する。
【解決手段】ＬＣＤドライバＩＣ１４（半導体装置）は、トランジスタ素子３１と、ＳＴＩ分離層３２と、ＬＯＣＯＳ分離層３３と、抵抗素子３４とを有する。ＬＯＣＯＳ分離層３３は、ＳＴＩ分離層３２と共に、トランジスタ素子３１を電気的に分離するために用いられる。ＬＯＣＯＳ分離層３３上には、電気抵抗を得るために用いられる抵抗素子３４が、ゲート絶縁膜３７を介して形成されている。抵抗素子３４は、例えば、ポリシリコン膜である。抵抗素子３４は、例えば、層間絶縁膜４２に形成されたコンタクトプラグ及び金属配線層を介して高電圧端子３９（＋１５Ｖ）と接続されている。 （もっと読む）

【課題】ポリシリコン抵抗素子内の不純物濃度の変動を抑制することを目的とする。
【解決手段】半導体装置の製造方法は、基板にポリシリコン膜を成膜する工程と、前記ポリシリコン膜に所定のパターンを形成する前に前記ポリシリコン膜に不純物を注入する第１注入工程と、前記ポリシリコン膜上に第１の拡散防止膜を成膜する工程と、前記ポリシリコン膜に注入した前記不純物を活性化させるための熱処理を行う工程と、を備える。 （もっと読む）