【課題】最終的に希望する１パターン以上の露光面積分のマスクと、光源と、場所が必要になり、フィルム状製品の製造装置が大きくなる。
【解決手段】フィルム状製品の製造方法は、長尺状のフィルム９０を長手方向に搬送する搬送ステップと、予め定められた露光領域８０を露光する露光装置を用いて、前記フィルム９０を露光する露光ステップとを備え、前記搬送ステップおよび前記露光ステップにおいて、前記露光装置の前記露光領域における前記長手方向の長さよりも長く、切れ目なく前記フィルム９０を露光する。 （もっと読む）

【課題】センサの読み取りにおける誤差の可能性を少なくとも低減する装置を提供する。
【解決手段】リソグラフィ装置のための基板テーブルであって、該基板テーブルは、前記基板テーブル上に配置されているエンコーダプレートと、前記エンコーダプレートと前記基板テーブルの上表面との間の隙間であって、前記基板テーブルの外周に対し放射方向に前記エンコーダプレートの内側に位置する隙間と、前記隙間から液体を抽出するために前記隙間の表面にある１つまたは複数の開口をもつ流体抽出システムと、を備える。 （もっと読む）

【課題】半導体記憶装置の製造において、パターン間隔を縮小し、レジスト膜厚、エッチング量等のバラツキに対応する。
【解決手段】半導体装置の製造方法は、基板上に被加工膜を形成する工程（ａ）、被加工膜上にレジスト膜を形成する工程（ｂ）、フォトマスクのマスクパターン２００ｂをレジスト膜に転写パターン２００ｃとして転写する工程（ｃ）、転写パターン２００ｃを加工する工程（ｄ）を含む。転写パターン２００ｃは、所定間隔を開けて端部同士が対向して直列に並ぶ第１及び第２の転写ラインパターン２０１ｃ及び２０２ｃと、これらに各々並列する第３及び第４の転写ラインパターン２０３ｃ及び２０４ｃと、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃの端部同士を接続する接続部２１２とを含む。工程（ｄ）にて、接続部２１２の少なくとも一部を除去し、第２及び第３の転写ラインパターン２０２ｃ及び２０３ｃを分離する。 （もっと読む）

【課題】基板の裏面を荒らすことなく微小な傷を除去することができる基板裏面平坦化方法を提供する。
【解決手段】ウエハＷの裏面における傷Ｓの位置や大きさが検出され、位置や大きさが検出された傷Ｓへ選択的に多数のガス分子２８が集合して形成されたガス分子２８のクラスター２９が吹き付けられ、ウエハＷの表面に塗布されたフォトレジスト３０が露光される。 （もっと読む）

【課題】フォトレジスト上において現像液の液引きの生じない半導体装置の製造方法を提供する。
【解決手段】基板上にフォトレジストを塗布するフォトレジスト塗布工程と、塗布された前記フォトレジストに対して所定のパターンを露光する露光工程と、前記露光工程の後、前記基板を回転させることなく、前記基板上において現像液を供給するノズルを移動させながら、前記基板上の前記フォトレジストに現像液を供給し、前記フォトレジストの現像を行う現像工程と、を有し、前記露光工程における露光は、前記所定のパターンと、前記所定のパターンの他に前記所定のパターンの以外の領域に設けられたダミーパターンに対して行われることを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】フォトリソグラフィ法による閉ループを切断する工程を不要とするマスクパターンの生成方法、マスクパターン生成プログラム及び半導体装置の製造方法を提供する。
【解決手段】マスクパターンの生成方法は、回路パターンのレイアウトデータから芯材パターンを取得し、芯材パターンを形成するためのマスクパターンを用いて、芯材パターン、芯材パターンを転写した転写パターン及び芯材パターンまたは転写パターンの側壁に形成する側壁パターンのいずれかを求めるプロセスシミュレーションを行い、芯材パターンまたは転写パターンの側壁に形成される側壁パターンが閉ループを構成するか否かを検証し、検証の結果、側壁パターンが閉ループを構成すると判断する場合は、マスクパターンを変更し、側壁パターンが閉ループを構成しないと判断する場合は、マスクパターンを採用する、ことを含む。 （もっと読む）

【課題】マルチパターニングを用いたパターン形成において、高精度のパターンを形成する。
【解決手段】第１のマスクパターンが形成されたマスクを用いて、基板上のレジストを露光し、前記露光後のレジストを現像することにより、前記レジストに第１のサブパターンを形成し、形成された第１のサブパターンの開口底部に接触させずに前記レジストの表面を覆うように酸性膜または酸を発生させる膜を形成する成膜し、該成膜工程後、第２のマスクパターンが形成されたマスクを用いて、前記レジストを露光し、前記露光後のレジストを現像することにより、前記レジストに第２のサブパターンを形成するパターン形成方法であり、前記第２のサブパターンを形成する際の現像処理を終えるまでに、前記酸性膜または酸を発生させる膜を除去することを特徴とするパターン形成方法。 （もっと読む）

【課題】レジストパターンの寸法の変動を抑えた半導体装置の製造方法及び製造システムを提供する。
【解決手段】塗布現像装置１１において、ウェーハ上にレジスト膜を成膜し（ステップＳ１）、ウェーハをデバイス領域用の露光装置１２に搬送し（ステップＳ２）、露光装置１２において、レジスト膜のうちデバイス領域に形成された部分を露光し（ステップＳ３）、レジスト膜を加熱して未反応の酸を拡散長を制御しつつ反応させ（ステップＳ４）、ウェーハを塗布現像装置１１に戻し（ステップＳ５）、塗布現像装置１１において、レジスト膜のうち周縁領域に形成された部分を露光し（ステップＳ６）、レジスト膜を加熱し（ステップＳ７）、レジスト膜を現像する（ステップＳ８）。これにより、レジストパターンを形成する。 （もっと読む）

【課題】ロジック回路とメモリ回路を混載した半導体装置において、ロジック回路部に形成されるレジストパターン形状の精度低下抑制に寄与する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、ロジックトランジスタ、不揮発性メモリをそれぞれ形成する第１及び第２の活性領域を画定する素子分離絶縁膜を、ＳＴＩで形成する工程と、第２の活性領域上方に、フローティングゲートとなる導電層を形成する工程と、導電層上及びその外側の領域を覆って、窒化シリコンを含む絶縁膜を形成する工程と、第１の活性領域の隣接部分の素子分離絶縁膜上の窒化シリコンを含む絶縁膜を覆い、第１の活性領域を露出するマスクを用いてエッチングする工程と、第１の活性領域の隣接部分の素子分離絶縁膜上の窒化シリコンを含む絶縁膜上に端部の配置されたフォトレジストパターンを形成する工程とを有する。 （もっと読む）

【課題】 ウェハ端面での反射防止膜のリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去し、ウェハ端面からの微小異物の飛散を防止する。
【解決手段】 半導体ウェハ１１１の端面において、半導体ウェハ１１１上に成膜された反射防止膜１２１、１４１の外周部をリンス処理により除去した後、反射防止膜１２１、１４１上に設けられたレジストパターン１２３、１４３を用いて、反射防止膜１２１、１４１及びその下地構造をエッチングする。リンス処理は、反射防止膜１２１、１４１の最外周部にハンプ１２２、１４２を生じさせ得る。上記エッチングの前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプ１２２、１４２が形成された位置をエッチングする。 （もっと読む）

【課題】高スループッドで高精度の検査を行う。
【解決手段】表面にレジスト膜が形成されたウェハのエッジ周辺に照明光を照射してその反射光を撮影し、エッジ周辺の明視野画像を取得する明視野画像取得工程Ｓ１と、ウェハのエッジ周辺に照明光を２つの光路に分けて照射してウェハ表面からの反射光とレジスト膜からの反射光とが合成された干渉光を撮影し、エッジ周辺の微分干渉画像を取得する微分干渉画像取得工程Ｓ２と、明視野画像に基づいてウェハ境界位置を検出するエッジ位置検出工程Ｓ１１と、微分干渉画像に基づいてＥＢＲ境界位置Ｅを検出する境界位置検出工程Ｓ１２と、ウェハ境界位置からＥＢＲ境界位置までの距離を判定する判定工程Ｓ１３とを備える基板検査方法を提供する。 （もっと読む）

【課題】微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】基板に第１パターンを形成する工程と、第１パターンの状態を計測する計測工程と、第１パターンを化学的に処理してリソグラフィーに対する耐性を付与するフリージング工程であって、計測工程の計測結果に基づいて処理条件を変更するフリージング工程と、基板に第２パターンを形成する工程とを具備し、フリージング工程は、処理液を塗布する工程と、第１加熱工程と、不要な処理液を除去するストリッピング工程と、第２加熱工程と、を具備し、変更する処理条件は、第１加熱工程の加熱温度、ストリッピング工程の処理時間、第２加熱工程の加熱温度のうちの少なくともいずれか１つである。 （もっと読む）

【課題】本発明は、表面エネルギーの低い薄膜に、ダメージなくパターニングを行う薄膜のパターニング方法、デバイス及びその製造方法を提供することを目的とする。
【解決手段】薄膜２０上に、蒸着膜３０を積層する工程と、
前記蒸着膜上に、フォトレジスト層４０を積層する工程と、
フォトリソグラフィにより、前記フォトレジスト層をパターニングし、パターニングされた前記フォトレジスト層を用いて前記蒸着膜をエッチングしてパターニングする工程と、
パターニングされた前記蒸着膜をパターンマスクとして、前記薄膜をエッチングしてパターニングを行う工程と、を含むことを特徴とする。 （もっと読む）

【課題】複数の同種の製造装置を用いて半導体装置を製造する場合に、製品間での寸法のばらつきの発生を抑制できる技術を提供する。
【解決手段】制御機器ＣＤをそれぞれの露光機に対して個別に配置する。露光処理が完了した各ロットは、どの露光機で露光処理がなされたかによって分類され、露光機毎に、露光機を調整するためのパラメータが製品情報収集部ＣＤ１に収集され、最適製造条件計算部ＣＤ２にて処理条件が計算され、計算された処理条件が設定される。すべてのロットは、露光処理を行う露光機が予め割り当てられ、露光処理が済んでいないロットは、分類機ＣＭによって割り当てられた露光機へ振り分けられ、制御機器ＣＤによって求められた処理条件で露光処理が行われる。 （もっと読む）

【課題】生産ライン１内の複数の露光装置で使用される複数のレチクルの検査を効率よく実行させることが可能な生産管理装置を提供する。
【解決手段】複数のロットが進行する生産ラインに属する露光装置で露光処理に使用される複数のレチクルに対して検査を管理する生産管理装置１であって、露光処理でレチクルに照射された露光量の積算値を取得するレチクル情報収集部６と、取得されたレチクルの積算露光量と、レチクルの継続使用上限露光量未満に設定された基準値とを比較することにより、検査候補となるレチクルを抽出する検査候補レチクル抽出部７と、抽出された検査候補レチクルが仕掛りロットの露光処理に使用される使用予定期間以外の期間を不使用予定期間として算出する不使用予定期間算出部９と、算出された不使用予定期間内に、抽出された検査候補レチクルの検査を検査装置に実行させるレチクル検査計画実行部１０とを備える。 （もっと読む）

【課題】ダブルパターンニングにおいて、処理工程を煩雑化させることなく、先に形成されたレジストパターンがその上に塗布されたレジスト材料の溶剤に溶けることを防止する。
【解決手段】基板に第１レジスト材料を用いて第１レジスト膜を形成し、第１レジスト膜に対して露光および現像処理を行って、第１レジストパターンを形成する。ただし、第１レジスト膜形成処理後に行われる塗布後加熱処理、もしくは、第１レジスト膜に対する露光処理後に行われる露光後熱処理において、第１レジスト膜が形成された基板を第１レジスト材料に含まれる樹脂のガラス転移点以上の温度で加熱する。そして、第１レジストパターンが形成された基板に第２レジスト材料を用いて第２レジスト膜を形成し、第２レジスト膜に対して露光および現像処理を行って、第２レジストパターンを形成する。 （もっと読む）

【課題】先発ロットの基板に対して処理を終えた後に、後発ロットの基板が加熱モジュールに搬送される前に当該加熱モジュールにおいて整定処理が行われる塗布、現像装置において、その整定によりその加熱モジュールの後段のモジュールへの基板の搬入間隔が広がることを防ぐこと。
【解決手段】塗布ブロック及び現像ブロックの各々について、そのモジュールにて行われる処理に必要なプロセス時間を当該モジュールが用意されている台数で除した値と、塗布ブロック及び現像ブロックの夫々の基板搬送手段が搬送スケジュールにて設定されたモジュール群に対して順次上流側から下流側に基板を受け渡すことにより１周するときの最短時間と、から各加熱モジュールの滞在サイクル数あるいはその滞在サイクル数及び使用する加熱モジュールの数を決定する。 （もっと読む）

【課題】基板上のレジスト膜の有効面積を向上させつつ、露光処理後に基板の周縁部上のレジスト膜を完全に除去する。
【解決手段】ウェハ上にレジスト液を塗布し、ウェハの全面にレジスト膜を形成する（工程Ｓ１）。その後、プリベーク処理を行った後（工程Ｓ２）、ウェハ上のレジスト膜を露光処理する（工程Ｓ３）。その後、ウェハの周縁部上のレジスト膜に溶剤を供給し、この周縁部上のレジスト膜を除去する（工程Ｓ４）。その後、露光後ベーク処理を行った後（工程Ｓ５）、ウェハ上のレジスト膜を現像する（工程Ｓ６）。 （もっと読む）

【課題】ＴＡＴが長くならずに、露光時のフォーカスのばらつきを制御して所望のレジスト寸法を実現することができる半導体基板の露光装置を提供する。
【解決手段】半導体基板の露光方法は、（ａ）半導体基板に所望のレジストパターンを露光・現像する方法であって、（ｂ）レジスト塗布処理とプレ・ベーク処理とにおける各設備パラメータから、半導体基板に塗布されたレジスト膜厚を半導体基板毎に算出する第１の工程（Ｓ１０１）と、（ｃ）レジスト膜厚と、露光処理における各露光パラメータとから、露光・現像後のレジストパターンのレジスト寸法を半導体基板毎に予測する第２の工程（Ｓ１０２）と、（ｄ）露光前の半導体基板に対して、レジスト寸法に応じて、露光処理における各露光パラメータを補正する第３の工程（Ｓ１０３，Ｓ１０５）とを含む。 （もっと読む）

【課題】パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいてエッチング層内のエッチング構成の限界寸法を制御するための方法を提供する。
【解決手段】中間マスク層４１６は、パターンつきフォトレジストマスク４２０に対して選択的にエッチングすることによって開口される。機能性有機質マスク層４１２の開口は、ＣＯＳを含む開口ガスを流すこと、プラズマを発生させること、および開口ガスを流すことを停止する工程とを含んでいる。その後エッチング層４０８は、所望の寸法にエッチングされる。 （もっと読む）