半導体ウェハ端面の処理方法および半導体装置の製造方法
【課題】 ウェハ端面での反射防止膜のリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去し、ウェハ端面からの微小異物の飛散を防止する。
【解決手段】 半導体ウェハ１１１の端面において、半導体ウェハ１１１上に成膜された反射防止膜１２１、１４１の外周部をリンス処理により除去した後、反射防止膜１２１、１４１上に設けられたレジストパターン１２３、１４３を用いて、反射防止膜１２１、１４１及びその下地構造をエッチングする。リンス処理は、反射防止膜１２１、１４１の最外周部にハンプ１２２、１４２を生じさせ得る。上記エッチングの前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプ１２２、１４２が形成された位置をエッチングする。
【解決手段】 半導体ウェハ１１１の端面において、半導体ウェハ１１１上に成膜された反射防止膜１２１、１４１の外周部をリンス処理により除去した後、反射防止膜１２１、１４１上に設けられたレジストパターン１２３、１４３を用いて、反射防止膜１２１、１４１及びその下地構造をエッチングする。リンス処理は、反射防止膜１２１、１４１の最外周部にハンプ１２２、１４２を生じさせ得る。上記エッチングの前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプ１２２、１４２が形成された位置をエッチングする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射防止膜の成膜後の半導体ウェハの端面処理方法、及びそれを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいては、種々のデバイスパターンの形成のために、一般に複数のフォトリソグラフィ工程が用いられている。フォトリソグラフィ工程は、半導体ウェハ等の基板上に塗布したフォトレジスト膜を、所望のパターンが形成されたマスク（レチクル）を介して露光し、その後に現像処理を行うことでレジストパターンを形成する。
【０００３】
レジストパターンを所望のパターン通りに形成するために、少なくとも一部のフォトリソグラフィ工程においては、フォトレジスト膜の塗布に先立って反射防止膜（Bottom Anti-Reflection Coating；ＢＡＲＣ）が成膜される。ＢＡＲＣは、フォトレジスト膜に入射した露光光が半導体ウェハ又はその上に形成された膜で反射すること、ひいては、入射光と反射光との干渉により露光パターンが変動することを防止する。近年の半導体装置の微細化に伴い、ＫｒＦ又はＡｒＦエキシマレーザ光などの反射しやすい短波長光が露光光として用いられるようになり、ますます多くのフォトリソグラフィ工程でＢＡＲＣが利用されるに至っている。
【０００４】
また、半導体装置の微細化に伴い、微小な付着異物も無視できない状況になっている。このため、ウェハ面内の有効チップエリア内での異物発生のみならず、ウェハ端面（ベベル）での異物発生についても、その抑制が重要となっている。ウェハ端面で発生した異物も、後の工程で飛散し、有効チップエリア内に付着したり製造装置内の環境を汚染したりして、半導体装置の歩留まりを低下させるからである。
【０００５】
一例として、シリコン（Ｓｉ）ウェハに、シャロー・トレンチ・アイソレーション（ＳＴＩ）で素子分離された金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を形成するプロセスを考える。図１は、このプロセスの一典型例を、ウェハ端面付近の断面図で示している。
【０００６】
先ず、図１（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ１１上にＳＴＩ形成部を定めるレジストパターン２３を形成する。Ｓｉウェハ１１上にはＳｉＮストッパ膜１２及びＢＡＲＣ２１が形成されている。ＢＡＲＣ２１は、例えば有機膜であり、ウェハ端面において、エッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。しかしながら、このようなリンス処理は、ＢＡＲＣ２１の最外周部に、ハンプ（hump）と呼ばれる局部的にＢＡＲＣが厚くなった箇所２２を生じさせることが知られている。ＢＡＲＣ２１の厚さは例えば約７５ｎｍとすることができ、ハンプ２２の高さはＢＡＲＣ２１の厚さの２倍程度又はそれを超える高さになり得る。
【０００７】
次いで、図１（ｂ）に示すように、レジストパターン２３をマスクとして、ＢＡＲＣ２１、ＳｉＮ膜１２及びＳｉウェハ１１のエッチングを行い、Ｓｉウェハ１１内にＳＴＩ用のトレンチ２４を形成する。このとき、ハンプ２２が形成されていた箇所で、ＢＡＲＣ２１及びＳｉＮ膜１２それぞれの一部２１’及び１２’が残存する。また、これら膜残渣２１’及び１２’がマスクとして作用することにより、Ｓｉウェハ１１の表面に段差２４’が発生する。次に、図１（ｃ）に示すように、アッシング等により、Ｓｉウェハ１１の全面からレジストパターン２３及びＢＡＲＣ２１を除去する。
【０００８】
次いで、図１（ｄ）に示すように、ＳＴＩ２５の完成後、酸化膜３１、ポリＳｉ膜３２及びＢＡＲＣ４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン４３を形成する。ＢＡＲＣ４１は、ＢＡＲＣ２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ４２を有し得る。次に、図１（ｅ）に示すように、レジストパターン４３をマスクとして、異方性エッチングにより、ＢＡＲＣ４１、ポリＳｉ膜３２及び酸化膜３１をエッチングし、ゲート電極３２及びゲート酸化膜３１を形成する。ハンプ４２が存在していた箇所及びＳｉウェハ１１の段差部分２４’にポリＳｉ残渣３２’及び酸化膜残渣３１’が発生する。
【０００９】
次いで、図１（ｆ）に示すように、アッシング等により、Ｓｉウェハ１１の全面からレジストパターン４３及びＢＡＲＣ４１を除去する。そして、図１（ｇ）に示すように、ＭＯＳＦＥＴのソース・ドレイン５１のイオン注入を行う。この工程は、フォトレジストの塗布及び剥離を伴うが、アッシング等のレジスト剥離処理により、ポリＳｉ残渣３２’や酸化膜残渣３１’が剥がれて飛散し得る。これらの残渣が飛散して有効チップエリア内のＭＯＳＦＥＴに異物として付着すると、ＭＯＳＦＥＴの動作及び／又は信頼性が損なわれる。
【００１０】
なお、図１（ｅ）のゲートエッチングのオーバ量を追加した場合、ウェハ端面ではエッチングレートが低いため、ウェハ端面のポリＳｉ残渣３２’を完全に除去しようとすると有効チップエリア内のＭＯＳＦＥＴにゲート細りの問題を生じさせる。また、ウェハ全面のバッチ式ウェット洗浄などによりこれらの残渣を完全に除去しようとしても、やはり、ＭＯＳＦＥＴのゲートにダメージを与えてしまう。従って、これらの手法を用いるためには、有効チップエリアを保護するための追加のマスク工程が必要になる。
【００１１】
この問題の原因でもあるＢＡＲＣのリンス処理によるハンプを除去することに関して、リンス処理に注目した方法が知られている。例えば、ウェハ端面に溶剤を滴下する第１のリンス工程の後に、該工程により形成されたハンプを、ウェハ回転数を上げることにより平坦化し、その後、ウェハ端面に溶剤を滴下する第２のリンス工程を行う手法が提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−５３４４号公報
【特許文献２】特開２００５−３１１３３９号公報
【特許文献３】特許第３３４８８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記に示した、ハンプを平坦化した後にウェハ端面に溶剤を滴下する手法は、大口径ウェハにおいては実用的でない。例えば、３００ｍｍウェハにおいては、ウェハ外周から数十ｍｍの領域でレジストの膜厚異常が発生する場合があり、また、レジスト端が波打つ現象を示す場合もある。更には、大口径になるほど、ウェハの回転数を増大させる点で制約が大きくなる。
【００１４】
ウェハ端面でのＢＡＲＣのリンス処理の後に、追加のマスク工程を必要とすることなく、該処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去する方法、及びそれを用いた半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１５】
一観点によれば、半導体ウェハの端面において該半導体ウェハ上に成膜されたＢＡＲＣの外周部をリンス処理により除去する工程を含むウェハ端面処理方法が提供される。このリンス工程により、ＢＡＲＣの最外周部にハンプが形成され得る。当該方法は更に、ＢＡＲＣ上に設けられたレジストパターンを用いて、ＢＡＲＣ及びその下地構造をエッチングする工程と、該工程の前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプが形成された位置をエッチングする工程とを有する。
【００１６】
他の一観点によれば、半導体装置形成領域及び端面を有する半導体ウェハの半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法が提供される。少なくとも１つのフォトリソグラフィ工程は、半導体ウェハ上にＢＡＲＣを成膜する工程と、半導体ウェハの端面において、ＢＡＲＣの外周部をリンス処理により除去する工程とを有する。このリンス工程により、ＢＡＲＣの最外周部にハンプが形成され得る。当該製造方法は更に、ＢＡＲＣ上に設けられたレジストパターンを用いて、ＢＡＲＣ及びその下地構造をエッチングするエッチング工程と、該工程の前又は後に、ウェハ端面において、半導体装置形成領域にマスクを設けることなく、ハンプが形成された位置をエッチングする工程とを有する。
【発明の効果】
【００１７】
ＢＡＲＣのリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣がマスクレスで除去され、ウェハ端面からの微小異物の飛散が抑制される。
【図面の簡単な説明】
【００１８】
【図１】従来技術に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図２】第１実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図３】第２実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図４】第３実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図５】ウェハ端面のドライエッチングに使用し得るエッチング装置（ベベルエッチャー）を例示する断面図である。
【図６】ウェハ端面のウェットエッチング方法を例示する図である。
【図７】図５のエッチング装置のエッチング特性の一例を示す図である。
【図８】図５のエッチング装置のエッチング特性の他の一例を示す図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
【００２０】
（第１実施形態）
先ず、図２を参照して、第１実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図２は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。
【００２１】
先ず、図２（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ１１１上にＳＴＩ形成部を定めるレジストパターン１２３を形成する。Ｓｉウェハ１１１上には窒化膜（以下、ＳｉＮ膜）１１２及びＢＡＲＣ１２１が形成されている。ＳｉＮ膜１１２は例えば約１００ｎｍの厚さを有し、ＳＴＩ絶縁膜埋込後の平坦化時の研磨ストッパとして機能し得る。しかしながら、ＳｉＮ膜１１２は使用するＳＴＩプロセスに応じて省略され得る。レジストパターン１２３となるフォトレジスト膜は、例えば、２５０ｎｍの厚さに塗布し得る。
【００２２】
ＢＡＲＣ１２１は、例えば有機膜であり、ウェハ端面において、薬液によるエッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。ウェハ搬送時やフォトレジストの剥離時に飛散して異物となることを防止するためである。ＢＡＲＣ１２１の厚さは、露光波長などに応じて決定され、例えば約７５ｎｍとされ得る。ＥＢＲ等のリンス処理はＳｉウェハ１１１の外周から例えば約１．０ｍｍまでの領域で行う。このリンス処理により、ＢＡＲＣ１２１の最外周部にはＢＡＲＣ１２１の厚さの２倍程度又はそれを超える高さのハンプ１２２が形成され得る。
【００２３】
次いで、図２（ｂ）に示すように、ハンプ１２２を除去する。この工程は、追加のマスクを用いることなく、Ｓｉウェハの外周部のみをエッチングするベベルエッチングにより行う。
【００２４】
このエッチングは、例えば、図５に示すようなプラズマエッチング装置（ベベルエッチャー）５００を用いたドライエッチングによって行い得る。装置５００は、電極５０１、５０２、ウェハステージ５０３、プラズマ遮断板５０４、５０５、及びガス注入口５０６を含むセラミック板５０７を有する。電極５０１、５０２、及びウェハステージ５０３はＡｌ等の金属で製造され、プラズマ遮断板５０４及び５０５はイットリア（Ｙ２Ｏ３）等のセラミックで製造される。電極５０１、５０２とウェハステージ５０３との間には高周波パワーが印加される。
【００２５】
ウェハステージ５０３の上面とセラミック板５０７の下面との間の距離ｄ１、すなわち、エッチング対象のウェハ５１１が挿入される空間の高さは、例えば１ｍｍ−２ｍｍとすることができる。この距離ｄ１、及び／又はプラズマ遮断板５０４の外周とウェハ５１１の外周との間の距離ｄ２を調整することにより、ウェハ５１１の有効チップエリアへのプラズマ５０８の回り込みを阻止し、ウェハ端面の所望の外周領域のみをエッチングすることができる。
【００２６】
装置５００にてＢＡＲＣ１２１（故に、ハンプ１２２）をエッチングするための処理条件は、例えば、ｄ１：１．１５ｍｍ、Ｏ２：２００ｓｃｃｍ、Ｎ２：１５０ｓｃｃｍ、Ａｒ：５０ｓｃｃｍ、圧力：１．９Ｔｏｒｒ、パワー：５００Ｗとし得る。これにより発生したＯ２プラズマで、ＢＡＲＣ１２１の最外周部を例えば厚さ８０ｎｍだけエッチングすることにより、ハンプ１２２を除去することが可能である。
【００２７】
図７は、上記条件でのＢＡＲＣ１２１のエッチングレートとウェハ半径位置Ｒとの関係を示している。図７は更に、同条件での酸化膜（以下、ＳｉＯ膜）、ポリＳｉ膜、ＳｉＮ膜のエッチングレートも示している。ただし、これらの結果はウェハの表面側（半導体装置形成側）で測定したものである。上記条件により、３００ｍｍウェハのＲ＞１４７ｍｍのウェハ端面部において、ＳｉＯ、ポリＳｉ及びＳｉＮに対して高い選択比でＢＡＲＣをエッチングすることができる。従って、上述のようなＳｉウェハ１１１の外周から約１．０ｍｍ（Ｒ＝１４９ｍｍ）までの領域でのＥＢＲ処理により形成されたＢＡＲＣハンプ１２２を、その下地のＳｉＮ膜１１２を有意にエッチングすることなく除去することが可能である。一方、有効チップエリアの最外周部は例えばＲ＝１４６ｍｍの半径位置とすることができ、有効チップエリア内のＢＡＲＣ１２１及びその上に形成されたレジストパターン１２３がエッチングされることはない。
【００２８】
なお、図２（ｂ）のハンプ除去工程は、図２（ａ）のＢＡＲＣ１２１のリンス処理後且つレジストパターン１２３の形成前に行ってもよい。また、本出願において、“ハンプを除去する”とは、ハンプによるＢＡＲＣ膜厚の増大が完全になくなるまで除去することに限られず、後のＢＡＲＣエッチング工程において通常のオーバ条件でエッチングされ尽くす程度の厚みまで除去することをも含む。
【００２９】
次いで、図２（ｃ）に示すように、レジストパターン１２３をマスクとして、ＢＡＲＣ１２１、ＳｉＮ膜１１２及びＳｉウェハ１１１のエッチングを行い、Ｓｉウェハ１１１内にＳＴＩ用の溝（トレンチ）１２４を形成する。トレンチ１２４の深さは例えば約３２０ｎｍとし得る。本実施形態においては、ハンプ１２２が既に除去されているので、レジストパターン１２３によって覆われていないＢＡＲＣ１２１及びＳｉＮ膜１１１を実質的に完全に除去することができる。
【００３０】
次いで、図２（ｄ）に示すように、アッシング等により、Ｓｉウェハ１１１の全面からレジストパターン１２３及びＢＡＲＣ１２１を除去する。ウェハ端面のハンプ１２２が存在していた箇所においても、Ｓｉウェハ１１１の表面に有意な段差は発生しない。
【００３１】
次いで、図２（ｅ）に示すように、ＳＴＩ１２５の完成後、ＳｉＯ膜１３１、ポリＳｉ膜１３２、及びＢＡＲＣ１４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン１４３を形成する。
【００３２】
ＳＴＩ１２５の完成のため、先ず、例えば、トレンチ１２４に二酸化シリコン（ＳｉＯ２）を充填し、化学的機械的研磨（ＣＭＰ）法を用いて余分なＳｉＯ２を除去する。このとき、ＳｉＮ膜１１２がストッパとして機能する。ＳｉＮ膜１１２は、上記ＣＭＰ又はそれに続くエッチングより除去される。なお、ＳＴＩ１２５の完成後、ＭＯＳＦＥＴのウェル注入やチャネル注入などのイオン注入工程を行い得る。
【００３３】
ＳｉＯ膜１３１は、後にＭＯＳＦＥＴのゲート酸化膜となるものであり、例えば１．２ｎｍの厚さを有する。ポリＳｉ膜１３２は、後にＭＯＳＦＥＴのゲート電極となるものであり、例えば１００ｎｍの厚さを有する。
【００３４】
ＢＡＲＣ１４１は、ＢＡＲＣ１２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ１４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ１４２を有し得る。
【００３５】
次いで、図２（ｆ）に示すように、ハンプ１４２を除去する。この工程は、図２（ｂ）の工程と同様に、追加のマスクを用いることなく、Ｓｉウェハ１１１のベベルエッチングにより行い得る。例えば、Ｏ２プラズマでＢＡＲＣ１４１の最外周部を厚さ８０ｎｍだけエッチングする。図７を参照して説明したように、ＳｉＯ及びポリＳｉに対して高い選択比でＢＡＲＣをエッチングし得るエッチング条件を用い、下地のポリＳｉ膜１３２及びＳｉＯ膜１３１を有意にエッチングすることなく、ＢＡＲＣ１４１のみをエッチングしてもよい。
【００３６】
なお、図２（ｆ）のハンプ除去工程は、図２（ｅ）のＢＡＲＣ１４１のリンス処理後且つレジストパターン１４３の形成前に行ってもよい。
【００３７】
次いで、図２（ｇ）に示すように、レジストパターン１４３をマスクとして、異方性エッチングにより、ＢＡＲＣ１４１、ポリＳｉ膜１３２及びＳｉＯ膜１３１をエッチングし、ゲート電極１３２及びゲート酸化膜１３１を形成する。本実施形態においては、ハンプ１２２の除去によりＳｉウェハ１１１の表面の段差が抑制されており、且つハンプ１４２が除去されているので、ハンプ１２２及び１４２が形成されていた箇所においても、ポリＳｉ残渣及びＳｉＯ残渣の発生を抑制することができる。
【００３８】
次いで、図２（ｈ）に示すように、アッシング等により、Ｓｉウェハ１１１の全面からレジストパターン１４３及びＢＡＲＣ１４１を除去する。
【００３９】
そして、図２（ｉ）に示すように、ＭＯＳＦＥＴのソース・ドレイン（又は、ＬＤＤとも呼ばれるソース・ドレインエクステンション領域）１５１のイオン注入を行う。さらに、ゲート電極１３２の側壁スペーサの形成、ゲート電極１３２やソース・ドレイン１５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００４０】
本実施形態においては、ＢＡＲＣ１２１のハンプ１２２、ＢＡＲＣ１４１のハンプ１４２自体を、それぞれ、ＳＴＩ形成、ゲート形成のためのエッチングに先立って除去している。従って、ＳＴＩ形成時及びゲート形成時のエッチング工程において、従来見られたハンプに起因する段差や膜残渣の発生を防止し、異物の飛散を回避することができる。また、ハンプ１２２及び１４２の除去をウェハ端面のみをエッチングするベベルエッチングを用いて行うので、追加のマスク工程を必要とすることなく、有効チップエリア内のＭＯＳＦＥＴのゲート等にダメージを与えることを回避し得る。
【００４１】
（第２実施形態）
次に、図３を参照して、第２実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図３は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。なお、各種の膜の厚さやＳＴＩの埋込工程など、第１実施形態と共通する事項の説明は省略する。
【００４２】
先ず、図３（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ２１１上にＳＴＩ形成部を定めるレジストパターン２２３を形成する。Ｓｉウェハ２１１上にはＳｉＮ膜２１２及びＢＡＲＣ２２１が形成されている。ＳｉＮ膜２１２は、ＳＴＩ絶縁膜埋込後の平坦化時の研磨ストッパとして機能し得るが、使用するＳＴＩプロセスに応じて省略され得る。
【００４３】
ＢＡＲＣ２２１は、ウェハ端面において、薬液によるエッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。ＥＢＲ等のリンス処理はＳｉウェハ２１１の外周から例えば約１．０ｍｍまでの領域で行う。このリンス処理により、ＢＡＲＣ２２１の最外周部にはＢＡＲＣ２２１の厚さの２倍程度又はそれを超える高さのハンプ２２２が形成され得る。
【００４４】
次いで、図３（ｂ）に示すように、レジストパターン２２３をマスクとして、ＢＡＲＣ２２１、ＳｉＮ膜２１２、Ｓｉウェハ２１１のエッチングを行い、Ｓｉウェハ２１１内にＳＴＩ用のトレンチ２２４を形成する。このとき、ハンプ２２２が存在していた箇所で、ＢＡＲＣ２２１及びＳｉＮ膜２１２それぞれの一部２２１’及び２１２’が残存し得る。また、これら膜残渣２２１’及び２１２’がマスクとして作用することにより、Ｓｉウェハ２１１の表面に段差２２４’が発生し得る。
【００４５】
次いで、図３（ｃ）に示すように、アッシング等により、Ｓｉウェハ２１１の全面からレジストパターン２２３及びＢＡＲＣ２２１（及び２２１’）を除去する。ＳｉＮ膜残渣２１２’及びＳｉウェハ２１１の表面のＳｉ段差２２４’は残存したままである。
【００４６】
次いで、図３（ｄ）に示すように、ＳｉＮ膜残渣２１２’の除去及びＳｉ段差２２４’の平滑化を行う。この工程は、追加のマスクを用いることなく、Ｓｉウェハ２１１の外周部のみをエッチングするベベルエッチングにより行う。
【００４７】
このエッチングは、例えば、上述の図５のプラズマエッチング装置（ベベルエッチャー）５００を用いたドライプロセスによって行い得る。この場合の装置５００におけるエッチング条件は、例えば、ｄ１：１．１５ｍｍ、ＣＦ４：１１０ｓｃｃｍ、Ｎ２：１１０ｓｃｃｍ、圧力：１．９Ｔｏｒｒ、パワー：７００Ｗとし得る。図８は、この条件でのＳｉＯ膜、ポリＳｉ膜、ＳｉＮ膜及びフォトレジスト（ＲＥＳ）膜のエッチングレートとウェハ半径位置Ｒとの関係を、ウェハの（ａ）表面（半導体装置形成側）及び（ｂ）裏面のそれぞれについて示している。この条件により、３００ｍｍウェハにおいて、（ａ）表面ではＲ＞１４８ｍｍ、（ｂ）裏面ではＲ＞１４６ｍｍのウェハ端面部において、ＳｉＯ、ポリＳｉ、ＳｉＮ及びフォトレジストを実質的に選択性なくエッチングすることができる。従って、上述のようなＳｉウェハ２１１の外周から約１．０ｍｍ（Ｒ＝１４９ｍｍ）までの領域でのＥＢＲ処理により形成されたＢＡＲＣハンプ２２２に起因するＳｉＮ膜残渣２１２’の除去及びＳｉ段差２２４’の平滑化を、同一且つ単一のエッチング工程で行い得る。一方、有効チップエリアの最外周部は例えばＲ＝１４６ｍｍの半径位置とすることができ、有効チップエリア内のＳｉＮ膜２１２やトレンチ２２４がエッチングされることはない。
【００４８】
また、図３（ｄ）にて行うＳｉウェハ２１１の外周部のみのエッチング処理は、ウェットプロセスにて行うことも可能である。図６は、そのようなウェットエッチング処理に用い得る方法を概略的に示している。図６（ａ）は、Ｎ２を吹き当てた回転中のウェハ６１１の端面に、ウェハ６１１の上方に配置した薬液ノズル６０１から薬液を拭き付ける方法を示す。薬液としては、例えば、硫酸、硝酸、アンモニア、過酸化水素などを用い得る。図６（ｂ）は、Ｎ２を吹き当てた回転中のウェハ６１１の端面に、ウェハ６１１の側方に配置した気化ノズル６０２から、図６（ａ）と同様の薬液を気化させて拭き付ける方法を示す。このような構成でウェットエッチングを行うことにより、Ｓｉウェハ２１１の有効チップエリアをエッチングすることなく、ウェハ端面のＳｉ段差２２４’、ＳｉＮ膜残渣２１２’、及び後述のポリＳｉ膜残渣２３２’、ＳｉＯ膜残渣２３１’を除去することができる。このようなウェットプロセスは、Ｓｉ段差２２４’の平滑化の効果をドライプロセスの場合より高めることが可能である。
【００４９】
次いで、図３（ｅ）に示すように、ＳＴＩ２２５の完成後、ＳｉＯ膜２３１、ポリＳｉ膜２３２、及びＢＡＲＣ２４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン２４３を形成する。
【００５０】
ＢＡＲＣ２４１は、ＢＡＲＣ２２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ２４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ２４２を有し得る。
【００５１】
次いで、図３（ｆ）に示すように、レジストパターン２４３をマスクとして、異方性エッチングにより、ＢＡＲＣ２４１、ポリＳｉ膜２３２及びＳｉＯ膜２３１をエッチングし、ゲート電極２３２及びゲート酸化膜２３１を形成する。このとき、ハンプ２４２が存在していた箇所にポリＳｉ残渣２３２’及びＳｉＯ膜残渣２３１’が発生し得る。なお、本実施形態においては、図３（ｄ）にてＳｉ段差２２４’が平滑化されているので、Ｓｉ段差２２４’故にハンプ２２２に起因する残渣の発生は抑制されている。
【００５２】
次いで、図３（ｇ）に示すように、アッシング等により、Ｓｉウェハ２１１の全面からレジストパターン２４３及びＢＡＲＣ２４１を除去する。
【００５３】
次いで、図３（ｈ）に示すように、ポリＳｉ膜残渣２３２’及びＳｉＯ膜残渣２３１’を除去する。この工程は、図３（ｄ）の工程と同様にドライプロセス又はウェットプロセスを用いて、追加のマスクを用いることなく、Ｓｉウェハ２１１のベベルエッチングにより行い得る。例えば、図５のプラズマエッチング装置５００及び上述のＣＦ４／Ｎ２混合ガス条件を用いることができる。それにより、図８を参照して説明したように、ポリＳｉ膜残渣２３２’及びＳｉＯ膜残渣２３１’を同一且つ単一のエッチング工程で除去し得る。
【００５４】
なお、図３（ｈ）の残渣除去工程は、図３（ｆ）の工程と図３（ｇ）の工程との間に行ってもよい。
【００５５】
そして、図３（ｉ）に示すように、ＭＯＳＦＥＴのソース・ドレイン２５１のイオン注入を行う。さらに、ゲート電極２３２の側壁スペーサの形成、ゲート電極２３２やソース・ドレイン２５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００５６】
本実施形態においては、ＢＡＲＣ２２１のハンプ２２２、ＢＡＲＣ２４１のハンプ２４２に起因して、それぞれ、ＳＴＩ形成、ゲート形成のためのエッチングにより発生した膜残渣を除去し、異物の飛散を回避することができる。また、膜残渣の除去をウェハ端面のみをエッチングするベベルエッチングを用いて行うので、追加のマスク工程を必要とすることなく、有効チップエリア内のＭＯＳＦＥＴのゲート等にダメージを与えることを回避し得る。
【００５７】
（第３実施形態）
次に、図４を参照して、第３実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図４は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。なお、各種の膜の厚さやＳＴＩの埋込工程など、第１及び／又は第２実施形態と共通する事項の説明は省略する。
【００５８】
図４（ａ）−（ｃ）は、各構成要素の参照符号の一桁目を“３”に代えていることを除いて、図３（ａ）−（ｃ）と同様である。ＢＡＲＣ３２１のリンス処理によるハンプ３２２の形成箇所で、Ｓｉウェハ３１１の表面に段差３２４’が発生する。
【００５９】
次いで、図４（ｄ）に示すように、ＳＴＩ３２５の完成後、ＳｉＯ膜３３１、ポリＳｉ膜３３２、及びＢＡＲＣ３４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン３４３を形成する。ＢＡＲＣ３４１は、ＢＡＲＣ３２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ４１のハンプ３４２を有する。
【００６０】
次いで、図４（ｅ）に示すように、レジストパターン３４３をマスクとして、異方性エッチングにより、ＢＡＲＣ３４１、ポリＳｉ膜３３２及びＳｉＯ膜３３１をエッチングし、ゲート電極３３２及びゲート酸化膜３３１を形成する。ハンプ３４２が存在していた箇所及びＳｉ段差３２４’にポリＳｉ残渣３３２’及びＳｉＯ膜残渣３３１’が発生し得る。
【００６１】
次いで、図４（ｆ）に示すように、アッシング等により、Ｓｉウェハ３１１の全面からレジストパターン３４３及びＢＡＲＣ３４１を除去する。
【００６２】
次いで、図４（ｇ）に示すように、ポリＳｉ膜残渣３３２’及びＳｉＯ膜残渣３３１’を除去する。この工程は、図３（ｄ）、（ｈ）に示した工程と同様にドライプロセス又はウェットプロセスを用いて、追加のマスクを用いることなく、Ｓｉウェハ３１１の外周部のみをエッチングするベベルエッチングにより行い得る。例えば、図５のプラズマエッチング装置５００及び上述のＣＦ４／Ｎ２混合ガス条件を用いることができる。それにより、図８を参照して説明したように、ポリＳｉ膜残渣３３２’及びＳｉＯ膜残渣３３１’を同一且つ単一のエッチング工程で行い得る。
【００６３】
なお、図４はハンプ３２２及び３４２の位置がウェハの径方向にずれているように示しているが、ハンプ３２２及び３４２は同一のウェハ半径位置に形成されてもよい。従って、第３実施形態においては、第２実施形態の残渣２３２’、２３１’より大きい残渣３３２’、３３１’が形成され得るが、エッチング時間を延長することにより、これらの残渣を実質的に完全に除去することができる。
【００６４】
そして、図４（ｈ）に示すように、ＭＯＳＦＥＴのソース・ドレイン３５１のイオン注入を行う。さらに、ゲート電極３３２の側壁スペーサの形成、ゲート電極３３２やソース・ドレイン３５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００６５】
本実施形態においては、ハンプ又はそれに起因する段差や膜残渣を除去するウェハ端面処理を、複数のパターニング工程に対して一度用いることにより、追加工程数を削減しながら第１及び第２の実施形態と同様の効果を得ることができる。
【００６６】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、ＳＴＩ形成工程において第１実施形態におけるハンプ除去のための高選択性エッチングを用い、ゲート形成工程において第２実施形態における非選択性エッチングを用いる等、第１及び第２の実施形態は適宜組み合わせることが可能である。また、これらの実施形態が有するウェハ端面処理は、例えばバックエンドプロセスにおけるフォトリソグラフィ工程及び／又はそれに続くエッチング工程など、その他の半導体装置製造工程においても用いることができる。
【００６７】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体ウェハの端面において、該半導体ウェハ上に成膜された反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記端面以外の前記半導体ウェハの領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有するウェハ端面処理方法。
（付記２）
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプが形成された位置で前記下地構造を構成する膜の一部を残存させ、前記ベベルエッチング工程は前記膜の一部を除去する、付記１に記載のウェハ端面処理方法。
（付記３）
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプの位置で前記半導体ウェハの表面に段差を残存させ、前記ベベルエッチング工程は前記段差を除去する、付記１又は２に記載のウェハ端面処理方法。
（付記４）
前記ベベルエッチング工程は、ポリシリコン、窒化シリコン、及び酸化シリコンを選択性なくエッチングすることが可能である、付記２又は３に記載のウェハ端面処理方法。
（付記５）
前記ベベルエッチング工程は、前記エッチング工程の前に行われて前記ハンプを除去する、付記１に記載のウェハ端面処理方法。
（付記６）
前記ベベルエッチング工程はプラズマエッチングを用いる、付記１乃至５の何れか一に記載のウェハ端面処理方法。
（付記７）
前記ベベルエッチング工程はウェットエッチングを用いる、付記２乃至４の何れか一に記載のウェハ端面処理方法。
（付記８）
前記プラズマエッチングは、前記ハンプを前記下地構造に対して選択的にエッチングする、付記７に記載のウェハ端面処理方法。
（付記９）
半導体装置形成領域及び端面を有する半導体ウェハの前記半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法であって、
少なくとも１つのフォトリソグラフィ工程が、
前記半導体ウェハ上に反射防止膜を成膜する工程と、
前記端面において、前記反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記半導体装置形成領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有する、半導体装置を製造する方法。
（付記１０）
前記少なくとも１つのフォトリソグラフィ工程は、
前記エッチング工程において前記レジストパターンを用いて前記半導体装置のゲート電極を形成するフォトリソグラフィ工程
を含む、付記９に記載の半導体装置を製造する方法。
（付記１１）
前記少なくとも１つのフォトリソグラフィ工程は更に、
前記エッチング工程において前記レジストパターンを用いて前記半導体ウェハ内に前記半導体装置のシャロー・トレンチ・アイソレーション用の溝を形成するフォトリソグラフィ工程
を含む、付記１０に記載の半導体装置を製造する方法。
【符号の説明】
【００６８】
１１１、２１１、３１１、５１１、６１１ 半導体ウェハ
１１２、２１２、３１２ ストッパ膜（ＳｉＮ膜）
１２１、１４１、２２１、２４１、３２１、３４１ 反射防止膜（ＢＡＲＣ）
１２２、１４２、２２２、２４２、３２２、３４２ ハンプ
１２３、１４３、２２３、２４３、３２３、３４３ レジストパターン
１２４、２２４、３２４ トレンチ
１２５、２２５、３２５ ＳＴＩ
１３１、２３１、３３１ ゲート酸化膜（ＳｉＯ膜）
１３２、２３２、３３２ ゲート電極（ポリＳｉ膜）
１５１、２５１、３５１ ソース・ドレイン
２１２’、２２１’、２３１’、２３２’、３１２’、３２１’、３３１’、３３２’ 残渣
２２４’、３２４’ 段差
５００ プラズマエッチング装置（ベベルエッチャー）
５０１、５０２ 電極
５０３ ウェハステージ
５０４ プラズマ遮断板
５０５ ガス注入口
６０１ 薬液ノズル
６０２ 気化ノズル
【技術分野】
【０００１】
本発明は、反射防止膜の成膜後の半導体ウェハの端面処理方法、及びそれを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスにおいては、種々のデバイスパターンの形成のために、一般に複数のフォトリソグラフィ工程が用いられている。フォトリソグラフィ工程は、半導体ウェハ等の基板上に塗布したフォトレジスト膜を、所望のパターンが形成されたマスク（レチクル）を介して露光し、その後に現像処理を行うことでレジストパターンを形成する。
【０００３】
レジストパターンを所望のパターン通りに形成するために、少なくとも一部のフォトリソグラフィ工程においては、フォトレジスト膜の塗布に先立って反射防止膜（Bottom Anti-Reflection Coating；ＢＡＲＣ）が成膜される。ＢＡＲＣは、フォトレジスト膜に入射した露光光が半導体ウェハ又はその上に形成された膜で反射すること、ひいては、入射光と反射光との干渉により露光パターンが変動することを防止する。近年の半導体装置の微細化に伴い、ＫｒＦ又はＡｒＦエキシマレーザ光などの反射しやすい短波長光が露光光として用いられるようになり、ますます多くのフォトリソグラフィ工程でＢＡＲＣが利用されるに至っている。
【０００４】
また、半導体装置の微細化に伴い、微小な付着異物も無視できない状況になっている。このため、ウェハ面内の有効チップエリア内での異物発生のみならず、ウェハ端面（ベベル）での異物発生についても、その抑制が重要となっている。ウェハ端面で発生した異物も、後の工程で飛散し、有効チップエリア内に付着したり製造装置内の環境を汚染したりして、半導体装置の歩留まりを低下させるからである。
【０００５】
一例として、シリコン（Ｓｉ）ウェハに、シャロー・トレンチ・アイソレーション（ＳＴＩ）で素子分離された金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を形成するプロセスを考える。図１は、このプロセスの一典型例を、ウェハ端面付近の断面図で示している。
【０００６】
先ず、図１（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ１１上にＳＴＩ形成部を定めるレジストパターン２３を形成する。Ｓｉウェハ１１上にはＳｉＮストッパ膜１２及びＢＡＲＣ２１が形成されている。ＢＡＲＣ２１は、例えば有機膜であり、ウェハ端面において、エッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。しかしながら、このようなリンス処理は、ＢＡＲＣ２１の最外周部に、ハンプ（hump）と呼ばれる局部的にＢＡＲＣが厚くなった箇所２２を生じさせることが知られている。ＢＡＲＣ２１の厚さは例えば約７５ｎｍとすることができ、ハンプ２２の高さはＢＡＲＣ２１の厚さの２倍程度又はそれを超える高さになり得る。
【０００７】
次いで、図１（ｂ）に示すように、レジストパターン２３をマスクとして、ＢＡＲＣ２１、ＳｉＮ膜１２及びＳｉウェハ１１のエッチングを行い、Ｓｉウェハ１１内にＳＴＩ用のトレンチ２４を形成する。このとき、ハンプ２２が形成されていた箇所で、ＢＡＲＣ２１及びＳｉＮ膜１２それぞれの一部２１’及び１２’が残存する。また、これら膜残渣２１’及び１２’がマスクとして作用することにより、Ｓｉウェハ１１の表面に段差２４’が発生する。次に、図１（ｃ）に示すように、アッシング等により、Ｓｉウェハ１１の全面からレジストパターン２３及びＢＡＲＣ２１を除去する。
【０００８】
次いで、図１（ｄ）に示すように、ＳＴＩ２５の完成後、酸化膜３１、ポリＳｉ膜３２及びＢＡＲＣ４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン４３を形成する。ＢＡＲＣ４１は、ＢＡＲＣ２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ４２を有し得る。次に、図１（ｅ）に示すように、レジストパターン４３をマスクとして、異方性エッチングにより、ＢＡＲＣ４１、ポリＳｉ膜３２及び酸化膜３１をエッチングし、ゲート電極３２及びゲート酸化膜３１を形成する。ハンプ４２が存在していた箇所及びＳｉウェハ１１の段差部分２４’にポリＳｉ残渣３２’及び酸化膜残渣３１’が発生する。
【０００９】
次いで、図１（ｆ）に示すように、アッシング等により、Ｓｉウェハ１１の全面からレジストパターン４３及びＢＡＲＣ４１を除去する。そして、図１（ｇ）に示すように、ＭＯＳＦＥＴのソース・ドレイン５１のイオン注入を行う。この工程は、フォトレジストの塗布及び剥離を伴うが、アッシング等のレジスト剥離処理により、ポリＳｉ残渣３２’や酸化膜残渣３１’が剥がれて飛散し得る。これらの残渣が飛散して有効チップエリア内のＭＯＳＦＥＴに異物として付着すると、ＭＯＳＦＥＴの動作及び／又は信頼性が損なわれる。
【００１０】
なお、図１（ｅ）のゲートエッチングのオーバ量を追加した場合、ウェハ端面ではエッチングレートが低いため、ウェハ端面のポリＳｉ残渣３２’を完全に除去しようとすると有効チップエリア内のＭＯＳＦＥＴにゲート細りの問題を生じさせる。また、ウェハ全面のバッチ式ウェット洗浄などによりこれらの残渣を完全に除去しようとしても、やはり、ＭＯＳＦＥＴのゲートにダメージを与えてしまう。従って、これらの手法を用いるためには、有効チップエリアを保護するための追加のマスク工程が必要になる。
【００１１】
この問題の原因でもあるＢＡＲＣのリンス処理によるハンプを除去することに関して、リンス処理に注目した方法が知られている。例えば、ウェハ端面に溶剤を滴下する第１のリンス工程の後に、該工程により形成されたハンプを、ウェハ回転数を上げることにより平坦化し、その後、ウェハ端面に溶剤を滴下する第２のリンス工程を行う手法が提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−５３４４号公報
【特許文献２】特開２００５−３１１３３９号公報
【特許文献３】特許第３３４８８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記に示した、ハンプを平坦化した後にウェハ端面に溶剤を滴下する手法は、大口径ウェハにおいては実用的でない。例えば、３００ｍｍウェハにおいては、ウェハ外周から数十ｍｍの領域でレジストの膜厚異常が発生する場合があり、また、レジスト端が波打つ現象を示す場合もある。更には、大口径になるほど、ウェハの回転数を増大させる点で制約が大きくなる。
【００１４】
ウェハ端面でのＢＡＲＣのリンス処理の後に、追加のマスク工程を必要とすることなく、該処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣を除去する方法、及びそれを用いた半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１５】
一観点によれば、半導体ウェハの端面において該半導体ウェハ上に成膜されたＢＡＲＣの外周部をリンス処理により除去する工程を含むウェハ端面処理方法が提供される。このリンス工程により、ＢＡＲＣの最外周部にハンプが形成され得る。当該方法は更に、ＢＡＲＣ上に設けられたレジストパターンを用いて、ＢＡＲＣ及びその下地構造をエッチングする工程と、該工程の前又は後に、ウェハ端面において、ウェハ端面以外の領域にマスクを設けることなく、ハンプが形成された位置をエッチングする工程とを有する。
【００１６】
他の一観点によれば、半導体装置形成領域及び端面を有する半導体ウェハの半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法が提供される。少なくとも１つのフォトリソグラフィ工程は、半導体ウェハ上にＢＡＲＣを成膜する工程と、半導体ウェハの端面において、ＢＡＲＣの外周部をリンス処理により除去する工程とを有する。このリンス工程により、ＢＡＲＣの最外周部にハンプが形成され得る。当該製造方法は更に、ＢＡＲＣ上に設けられたレジストパターンを用いて、ＢＡＲＣ及びその下地構造をエッチングするエッチング工程と、該工程の前又は後に、ウェハ端面において、半導体装置形成領域にマスクを設けることなく、ハンプが形成された位置をエッチングする工程とを有する。
【発明の効果】
【００１７】
ＢＡＲＣのリンス処理により形成されたハンプ、又は該ハンプに起因するエッチング段差や膜残渣がマスクレスで除去され、ウェハ端面からの微小異物の飛散が抑制される。
【図面の簡単な説明】
【００１８】
【図１】従来技術に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図２】第１実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図３】第２実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図４】第３実施形態に係る半導体装置の製造方法を例示するウェハ端面付近の断面図である。
【図５】ウェハ端面のドライエッチングに使用し得るエッチング装置（ベベルエッチャー）を例示する断面図である。
【図６】ウェハ端面のウェットエッチング方法を例示する図である。
【図７】図５のエッチング装置のエッチング特性の一例を示す図である。
【図８】図５のエッチング装置のエッチング特性の他の一例を示す図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。
【００２０】
（第１実施形態）
先ず、図２を参照して、第１実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図２は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。
【００２１】
先ず、図２（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ１１１上にＳＴＩ形成部を定めるレジストパターン１２３を形成する。Ｓｉウェハ１１１上には窒化膜（以下、ＳｉＮ膜）１１２及びＢＡＲＣ１２１が形成されている。ＳｉＮ膜１１２は例えば約１００ｎｍの厚さを有し、ＳＴＩ絶縁膜埋込後の平坦化時の研磨ストッパとして機能し得る。しかしながら、ＳｉＮ膜１１２は使用するＳＴＩプロセスに応じて省略され得る。レジストパターン１２３となるフォトレジスト膜は、例えば、２５０ｎｍの厚さに塗布し得る。
【００２２】
ＢＡＲＣ１２１は、例えば有機膜であり、ウェハ端面において、薬液によるエッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。ウェハ搬送時やフォトレジストの剥離時に飛散して異物となることを防止するためである。ＢＡＲＣ１２１の厚さは、露光波長などに応じて決定され、例えば約７５ｎｍとされ得る。ＥＢＲ等のリンス処理はＳｉウェハ１１１の外周から例えば約１．０ｍｍまでの領域で行う。このリンス処理により、ＢＡＲＣ１２１の最外周部にはＢＡＲＣ１２１の厚さの２倍程度又はそれを超える高さのハンプ１２２が形成され得る。
【００２３】
次いで、図２（ｂ）に示すように、ハンプ１２２を除去する。この工程は、追加のマスクを用いることなく、Ｓｉウェハの外周部のみをエッチングするベベルエッチングにより行う。
【００２４】
このエッチングは、例えば、図５に示すようなプラズマエッチング装置（ベベルエッチャー）５００を用いたドライエッチングによって行い得る。装置５００は、電極５０１、５０２、ウェハステージ５０３、プラズマ遮断板５０４、５０５、及びガス注入口５０６を含むセラミック板５０７を有する。電極５０１、５０２、及びウェハステージ５０３はＡｌ等の金属で製造され、プラズマ遮断板５０４及び５０５はイットリア（Ｙ２Ｏ３）等のセラミックで製造される。電極５０１、５０２とウェハステージ５０３との間には高周波パワーが印加される。
【００２５】
ウェハステージ５０３の上面とセラミック板５０７の下面との間の距離ｄ１、すなわち、エッチング対象のウェハ５１１が挿入される空間の高さは、例えば１ｍｍ−２ｍｍとすることができる。この距離ｄ１、及び／又はプラズマ遮断板５０４の外周とウェハ５１１の外周との間の距離ｄ２を調整することにより、ウェハ５１１の有効チップエリアへのプラズマ５０８の回り込みを阻止し、ウェハ端面の所望の外周領域のみをエッチングすることができる。
【００２６】
装置５００にてＢＡＲＣ１２１（故に、ハンプ１２２）をエッチングするための処理条件は、例えば、ｄ１：１．１５ｍｍ、Ｏ２：２００ｓｃｃｍ、Ｎ２：１５０ｓｃｃｍ、Ａｒ：５０ｓｃｃｍ、圧力：１．９Ｔｏｒｒ、パワー：５００Ｗとし得る。これにより発生したＯ２プラズマで、ＢＡＲＣ１２１の最外周部を例えば厚さ８０ｎｍだけエッチングすることにより、ハンプ１２２を除去することが可能である。
【００２７】
図７は、上記条件でのＢＡＲＣ１２１のエッチングレートとウェハ半径位置Ｒとの関係を示している。図７は更に、同条件での酸化膜（以下、ＳｉＯ膜）、ポリＳｉ膜、ＳｉＮ膜のエッチングレートも示している。ただし、これらの結果はウェハの表面側（半導体装置形成側）で測定したものである。上記条件により、３００ｍｍウェハのＲ＞１４７ｍｍのウェハ端面部において、ＳｉＯ、ポリＳｉ及びＳｉＮに対して高い選択比でＢＡＲＣをエッチングすることができる。従って、上述のようなＳｉウェハ１１１の外周から約１．０ｍｍ（Ｒ＝１４９ｍｍ）までの領域でのＥＢＲ処理により形成されたＢＡＲＣハンプ１２２を、その下地のＳｉＮ膜１１２を有意にエッチングすることなく除去することが可能である。一方、有効チップエリアの最外周部は例えばＲ＝１４６ｍｍの半径位置とすることができ、有効チップエリア内のＢＡＲＣ１２１及びその上に形成されたレジストパターン１２３がエッチングされることはない。
【００２８】
なお、図２（ｂ）のハンプ除去工程は、図２（ａ）のＢＡＲＣ１２１のリンス処理後且つレジストパターン１２３の形成前に行ってもよい。また、本出願において、“ハンプを除去する”とは、ハンプによるＢＡＲＣ膜厚の増大が完全になくなるまで除去することに限られず、後のＢＡＲＣエッチング工程において通常のオーバ条件でエッチングされ尽くす程度の厚みまで除去することをも含む。
【００２９】
次いで、図２（ｃ）に示すように、レジストパターン１２３をマスクとして、ＢＡＲＣ１２１、ＳｉＮ膜１１２及びＳｉウェハ１１１のエッチングを行い、Ｓｉウェハ１１１内にＳＴＩ用の溝（トレンチ）１２４を形成する。トレンチ１２４の深さは例えば約３２０ｎｍとし得る。本実施形態においては、ハンプ１２２が既に除去されているので、レジストパターン１２３によって覆われていないＢＡＲＣ１２１及びＳｉＮ膜１１１を実質的に完全に除去することができる。
【００３０】
次いで、図２（ｄ）に示すように、アッシング等により、Ｓｉウェハ１１１の全面からレジストパターン１２３及びＢＡＲＣ１２１を除去する。ウェハ端面のハンプ１２２が存在していた箇所においても、Ｓｉウェハ１１１の表面に有意な段差は発生しない。
【００３１】
次いで、図２（ｅ）に示すように、ＳＴＩ１２５の完成後、ＳｉＯ膜１３１、ポリＳｉ膜１３２、及びＢＡＲＣ１４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン１４３を形成する。
【００３２】
ＳＴＩ１２５の完成のため、先ず、例えば、トレンチ１２４に二酸化シリコン（ＳｉＯ２）を充填し、化学的機械的研磨（ＣＭＰ）法を用いて余分なＳｉＯ２を除去する。このとき、ＳｉＮ膜１１２がストッパとして機能する。ＳｉＮ膜１１２は、上記ＣＭＰ又はそれに続くエッチングより除去される。なお、ＳＴＩ１２５の完成後、ＭＯＳＦＥＴのウェル注入やチャネル注入などのイオン注入工程を行い得る。
【００３３】
ＳｉＯ膜１３１は、後にＭＯＳＦＥＴのゲート酸化膜となるものであり、例えば１．２ｎｍの厚さを有する。ポリＳｉ膜１３２は、後にＭＯＳＦＥＴのゲート電極となるものであり、例えば１００ｎｍの厚さを有する。
【００３４】
ＢＡＲＣ１４１は、ＢＡＲＣ１２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ１４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ１４２を有し得る。
【００３５】
次いで、図２（ｆ）に示すように、ハンプ１４２を除去する。この工程は、図２（ｂ）の工程と同様に、追加のマスクを用いることなく、Ｓｉウェハ１１１のベベルエッチングにより行い得る。例えば、Ｏ２プラズマでＢＡＲＣ１４１の最外周部を厚さ８０ｎｍだけエッチングする。図７を参照して説明したように、ＳｉＯ及びポリＳｉに対して高い選択比でＢＡＲＣをエッチングし得るエッチング条件を用い、下地のポリＳｉ膜１３２及びＳｉＯ膜１３１を有意にエッチングすることなく、ＢＡＲＣ１４１のみをエッチングしてもよい。
【００３６】
なお、図２（ｆ）のハンプ除去工程は、図２（ｅ）のＢＡＲＣ１４１のリンス処理後且つレジストパターン１４３の形成前に行ってもよい。
【００３７】
次いで、図２（ｇ）に示すように、レジストパターン１４３をマスクとして、異方性エッチングにより、ＢＡＲＣ１４１、ポリＳｉ膜１３２及びＳｉＯ膜１３１をエッチングし、ゲート電極１３２及びゲート酸化膜１３１を形成する。本実施形態においては、ハンプ１２２の除去によりＳｉウェハ１１１の表面の段差が抑制されており、且つハンプ１４２が除去されているので、ハンプ１２２及び１４２が形成されていた箇所においても、ポリＳｉ残渣及びＳｉＯ残渣の発生を抑制することができる。
【００３８】
次いで、図２（ｈ）に示すように、アッシング等により、Ｓｉウェハ１１１の全面からレジストパターン１４３及びＢＡＲＣ１４１を除去する。
【００３９】
そして、図２（ｉ）に示すように、ＭＯＳＦＥＴのソース・ドレイン（又は、ＬＤＤとも呼ばれるソース・ドレインエクステンション領域）１５１のイオン注入を行う。さらに、ゲート電極１３２の側壁スペーサの形成、ゲート電極１３２やソース・ドレイン１５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００４０】
本実施形態においては、ＢＡＲＣ１２１のハンプ１２２、ＢＡＲＣ１４１のハンプ１４２自体を、それぞれ、ＳＴＩ形成、ゲート形成のためのエッチングに先立って除去している。従って、ＳＴＩ形成時及びゲート形成時のエッチング工程において、従来見られたハンプに起因する段差や膜残渣の発生を防止し、異物の飛散を回避することができる。また、ハンプ１２２及び１４２の除去をウェハ端面のみをエッチングするベベルエッチングを用いて行うので、追加のマスク工程を必要とすることなく、有効チップエリア内のＭＯＳＦＥＴのゲート等にダメージを与えることを回避し得る。
【００４１】
（第２実施形態）
次に、図３を参照して、第２実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図３は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。なお、各種の膜の厚さやＳＴＩの埋込工程など、第１実施形態と共通する事項の説明は省略する。
【００４２】
先ず、図３（ａ）に示すように、フォトリソグラフィにより、Ｓｉウェハ２１１上にＳＴＩ形成部を定めるレジストパターン２２３を形成する。Ｓｉウェハ２１１上にはＳｉＮ膜２１２及びＢＡＲＣ２２１が形成されている。ＳｉＮ膜２１２は、ＳＴＩ絶縁膜埋込後の平坦化時の研磨ストッパとして機能し得るが、使用するＳＴＩプロセスに応じて省略され得る。
【００４３】
ＢＡＲＣ２２１は、ウェハ端面において、薬液によるエッジリンス（ＥＲ）やエッジバックリンス（ＥＢＲ）等のリンス処理によって除去されている。ＥＢＲ等のリンス処理はＳｉウェハ２１１の外周から例えば約１．０ｍｍまでの領域で行う。このリンス処理により、ＢＡＲＣ２２１の最外周部にはＢＡＲＣ２２１の厚さの２倍程度又はそれを超える高さのハンプ２２２が形成され得る。
【００４４】
次いで、図３（ｂ）に示すように、レジストパターン２２３をマスクとして、ＢＡＲＣ２２１、ＳｉＮ膜２１２、Ｓｉウェハ２１１のエッチングを行い、Ｓｉウェハ２１１内にＳＴＩ用のトレンチ２２４を形成する。このとき、ハンプ２２２が存在していた箇所で、ＢＡＲＣ２２１及びＳｉＮ膜２１２それぞれの一部２２１’及び２１２’が残存し得る。また、これら膜残渣２２１’及び２１２’がマスクとして作用することにより、Ｓｉウェハ２１１の表面に段差２２４’が発生し得る。
【００４５】
次いで、図３（ｃ）に示すように、アッシング等により、Ｓｉウェハ２１１の全面からレジストパターン２２３及びＢＡＲＣ２２１（及び２２１’）を除去する。ＳｉＮ膜残渣２１２’及びＳｉウェハ２１１の表面のＳｉ段差２２４’は残存したままである。
【００４６】
次いで、図３（ｄ）に示すように、ＳｉＮ膜残渣２１２’の除去及びＳｉ段差２２４’の平滑化を行う。この工程は、追加のマスクを用いることなく、Ｓｉウェハ２１１の外周部のみをエッチングするベベルエッチングにより行う。
【００４７】
このエッチングは、例えば、上述の図５のプラズマエッチング装置（ベベルエッチャー）５００を用いたドライプロセスによって行い得る。この場合の装置５００におけるエッチング条件は、例えば、ｄ１：１．１５ｍｍ、ＣＦ４：１１０ｓｃｃｍ、Ｎ２：１１０ｓｃｃｍ、圧力：１．９Ｔｏｒｒ、パワー：７００Ｗとし得る。図８は、この条件でのＳｉＯ膜、ポリＳｉ膜、ＳｉＮ膜及びフォトレジスト（ＲＥＳ）膜のエッチングレートとウェハ半径位置Ｒとの関係を、ウェハの（ａ）表面（半導体装置形成側）及び（ｂ）裏面のそれぞれについて示している。この条件により、３００ｍｍウェハにおいて、（ａ）表面ではＲ＞１４８ｍｍ、（ｂ）裏面ではＲ＞１４６ｍｍのウェハ端面部において、ＳｉＯ、ポリＳｉ、ＳｉＮ及びフォトレジストを実質的に選択性なくエッチングすることができる。従って、上述のようなＳｉウェハ２１１の外周から約１．０ｍｍ（Ｒ＝１４９ｍｍ）までの領域でのＥＢＲ処理により形成されたＢＡＲＣハンプ２２２に起因するＳｉＮ膜残渣２１２’の除去及びＳｉ段差２２４’の平滑化を、同一且つ単一のエッチング工程で行い得る。一方、有効チップエリアの最外周部は例えばＲ＝１４６ｍｍの半径位置とすることができ、有効チップエリア内のＳｉＮ膜２１２やトレンチ２２４がエッチングされることはない。
【００４８】
また、図３（ｄ）にて行うＳｉウェハ２１１の外周部のみのエッチング処理は、ウェットプロセスにて行うことも可能である。図６は、そのようなウェットエッチング処理に用い得る方法を概略的に示している。図６（ａ）は、Ｎ２を吹き当てた回転中のウェハ６１１の端面に、ウェハ６１１の上方に配置した薬液ノズル６０１から薬液を拭き付ける方法を示す。薬液としては、例えば、硫酸、硝酸、アンモニア、過酸化水素などを用い得る。図６（ｂ）は、Ｎ２を吹き当てた回転中のウェハ６１１の端面に、ウェハ６１１の側方に配置した気化ノズル６０２から、図６（ａ）と同様の薬液を気化させて拭き付ける方法を示す。このような構成でウェットエッチングを行うことにより、Ｓｉウェハ２１１の有効チップエリアをエッチングすることなく、ウェハ端面のＳｉ段差２２４’、ＳｉＮ膜残渣２１２’、及び後述のポリＳｉ膜残渣２３２’、ＳｉＯ膜残渣２３１’を除去することができる。このようなウェットプロセスは、Ｓｉ段差２２４’の平滑化の効果をドライプロセスの場合より高めることが可能である。
【００４９】
次いで、図３（ｅ）に示すように、ＳＴＩ２２５の完成後、ＳｉＯ膜２３１、ポリＳｉ膜２３２、及びＢＡＲＣ２４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン２４３を形成する。
【００５０】
ＢＡＲＣ２４１は、ＢＡＲＣ２２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ２４１の厚さ（例えば約７５ｎｍ）の約２倍以上の高さのハンプ２４２を有し得る。
【００５１】
次いで、図３（ｆ）に示すように、レジストパターン２４３をマスクとして、異方性エッチングにより、ＢＡＲＣ２４１、ポリＳｉ膜２３２及びＳｉＯ膜２３１をエッチングし、ゲート電極２３２及びゲート酸化膜２３１を形成する。このとき、ハンプ２４２が存在していた箇所にポリＳｉ残渣２３２’及びＳｉＯ膜残渣２３１’が発生し得る。なお、本実施形態においては、図３（ｄ）にてＳｉ段差２２４’が平滑化されているので、Ｓｉ段差２２４’故にハンプ２２２に起因する残渣の発生は抑制されている。
【００５２】
次いで、図３（ｇ）に示すように、アッシング等により、Ｓｉウェハ２１１の全面からレジストパターン２４３及びＢＡＲＣ２４１を除去する。
【００５３】
次いで、図３（ｈ）に示すように、ポリＳｉ膜残渣２３２’及びＳｉＯ膜残渣２３１’を除去する。この工程は、図３（ｄ）の工程と同様にドライプロセス又はウェットプロセスを用いて、追加のマスクを用いることなく、Ｓｉウェハ２１１のベベルエッチングにより行い得る。例えば、図５のプラズマエッチング装置５００及び上述のＣＦ４／Ｎ２混合ガス条件を用いることができる。それにより、図８を参照して説明したように、ポリＳｉ膜残渣２３２’及びＳｉＯ膜残渣２３１’を同一且つ単一のエッチング工程で除去し得る。
【００５４】
なお、図３（ｈ）の残渣除去工程は、図３（ｆ）の工程と図３（ｇ）の工程との間に行ってもよい。
【００５５】
そして、図３（ｉ）に示すように、ＭＯＳＦＥＴのソース・ドレイン２５１のイオン注入を行う。さらに、ゲート電極２３２の側壁スペーサの形成、ゲート電極２３２やソース・ドレイン２５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００５６】
本実施形態においては、ＢＡＲＣ２２１のハンプ２２２、ＢＡＲＣ２４１のハンプ２４２に起因して、それぞれ、ＳＴＩ形成、ゲート形成のためのエッチングにより発生した膜残渣を除去し、異物の飛散を回避することができる。また、膜残渣の除去をウェハ端面のみをエッチングするベベルエッチングを用いて行うので、追加のマスク工程を必要とすることなく、有効チップエリア内のＭＯＳＦＥＴのゲート等にダメージを与えることを回避し得る。
【００５７】
（第３実施形態）
次に、図４を参照して、第３実施形態に係るウェハ端面処理方法及び半導体装置の製造方法を説明する。図４は、Ｓｉウェハの有効チップエリア（半導体装置形成領域）にＳＴＩで素子分離されたＭＯＳＦＥＴを形成するプロセスの一典型例を、主な工程群におけるウェハ端面（ベベル）付近の断面図で示している。なお、各種の膜の厚さやＳＴＩの埋込工程など、第１及び／又は第２実施形態と共通する事項の説明は省略する。
【００５８】
図４（ａ）−（ｃ）は、各構成要素の参照符号の一桁目を“３”に代えていることを除いて、図３（ａ）−（ｃ）と同様である。ＢＡＲＣ３２１のリンス処理によるハンプ３２２の形成箇所で、Ｓｉウェハ３１１の表面に段差３２４’が発生する。
【００５９】
次いで、図４（ｄ）に示すように、ＳＴＩ３２５の完成後、ＳｉＯ膜３３１、ポリＳｉ膜３３２、及びＢＡＲＣ３４１を形成し、フォトリソグラフィにより、ゲート電極形成用のレジストパターン３４３を形成する。ＢＡＲＣ３４１は、ＢＡＲＣ３２１と同様にＥＢＲ等のリンス処理を施され、最外周部にＢＡＲＣ４１のハンプ３４２を有する。
【００６０】
次いで、図４（ｅ）に示すように、レジストパターン３４３をマスクとして、異方性エッチングにより、ＢＡＲＣ３４１、ポリＳｉ膜３３２及びＳｉＯ膜３３１をエッチングし、ゲート電極３３２及びゲート酸化膜３３１を形成する。ハンプ３４２が存在していた箇所及びＳｉ段差３２４’にポリＳｉ残渣３３２’及びＳｉＯ膜残渣３３１’が発生し得る。
【００６１】
次いで、図４（ｆ）に示すように、アッシング等により、Ｓｉウェハ３１１の全面からレジストパターン３４３及びＢＡＲＣ３４１を除去する。
【００６２】
次いで、図４（ｇ）に示すように、ポリＳｉ膜残渣３３２’及びＳｉＯ膜残渣３３１’を除去する。この工程は、図３（ｄ）、（ｈ）に示した工程と同様にドライプロセス又はウェットプロセスを用いて、追加のマスクを用いることなく、Ｓｉウェハ３１１の外周部のみをエッチングするベベルエッチングにより行い得る。例えば、図５のプラズマエッチング装置５００及び上述のＣＦ４／Ｎ２混合ガス条件を用いることができる。それにより、図８を参照して説明したように、ポリＳｉ膜残渣３３２’及びＳｉＯ膜残渣３３１’を同一且つ単一のエッチング工程で行い得る。
【００６３】
なお、図４はハンプ３２２及び３４２の位置がウェハの径方向にずれているように示しているが、ハンプ３２２及び３４２は同一のウェハ半径位置に形成されてもよい。従って、第３実施形態においては、第２実施形態の残渣２３２’、２３１’より大きい残渣３３２’、３３１’が形成され得るが、エッチング時間を延長することにより、これらの残渣を実質的に完全に除去することができる。
【００６４】
そして、図４（ｈ）に示すように、ＭＯＳＦＥＴのソース・ドレイン３５１のイオン注入を行う。さらに、ゲート電極３３２の側壁スペーサの形成、ゲート電極３３２やソース・ドレイン３５１の表面のシリサイド化、バックエンド（配線）プロセス等を適宜行って、有効チップエリア内に半導体装置が完成される。
【００６５】
本実施形態においては、ハンプ又はそれに起因する段差や膜残渣を除去するウェハ端面処理を、複数のパターニング工程に対して一度用いることにより、追加工程数を削減しながら第１及び第２の実施形態と同様の効果を得ることができる。
【００６６】
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、ＳＴＩ形成工程において第１実施形態におけるハンプ除去のための高選択性エッチングを用い、ゲート形成工程において第２実施形態における非選択性エッチングを用いる等、第１及び第２の実施形態は適宜組み合わせることが可能である。また、これらの実施形態が有するウェハ端面処理は、例えばバックエンドプロセスにおけるフォトリソグラフィ工程及び／又はそれに続くエッチング工程など、その他の半導体装置製造工程においても用いることができる。
【００６７】
以上の説明に関し、更に以下の付記を開示する。
（付記１）
半導体ウェハの端面において、該半導体ウェハ上に成膜された反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記端面以外の前記半導体ウェハの領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有するウェハ端面処理方法。
（付記２）
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプが形成された位置で前記下地構造を構成する膜の一部を残存させ、前記ベベルエッチング工程は前記膜の一部を除去する、付記１に記載のウェハ端面処理方法。
（付記３）
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプの位置で前記半導体ウェハの表面に段差を残存させ、前記ベベルエッチング工程は前記段差を除去する、付記１又は２に記載のウェハ端面処理方法。
（付記４）
前記ベベルエッチング工程は、ポリシリコン、窒化シリコン、及び酸化シリコンを選択性なくエッチングすることが可能である、付記２又は３に記載のウェハ端面処理方法。
（付記５）
前記ベベルエッチング工程は、前記エッチング工程の前に行われて前記ハンプを除去する、付記１に記載のウェハ端面処理方法。
（付記６）
前記ベベルエッチング工程はプラズマエッチングを用いる、付記１乃至５の何れか一に記載のウェハ端面処理方法。
（付記７）
前記ベベルエッチング工程はウェットエッチングを用いる、付記２乃至４の何れか一に記載のウェハ端面処理方法。
（付記８）
前記プラズマエッチングは、前記ハンプを前記下地構造に対して選択的にエッチングする、付記７に記載のウェハ端面処理方法。
（付記９）
半導体装置形成領域及び端面を有する半導体ウェハの前記半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法であって、
少なくとも１つのフォトリソグラフィ工程が、
前記半導体ウェハ上に反射防止膜を成膜する工程と、
前記端面において、前記反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記半導体装置形成領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有する、半導体装置を製造する方法。
（付記１０）
前記少なくとも１つのフォトリソグラフィ工程は、
前記エッチング工程において前記レジストパターンを用いて前記半導体装置のゲート電極を形成するフォトリソグラフィ工程
を含む、付記９に記載の半導体装置を製造する方法。
（付記１１）
前記少なくとも１つのフォトリソグラフィ工程は更に、
前記エッチング工程において前記レジストパターンを用いて前記半導体ウェハ内に前記半導体装置のシャロー・トレンチ・アイソレーション用の溝を形成するフォトリソグラフィ工程
を含む、付記１０に記載の半導体装置を製造する方法。
【符号の説明】
【００６８】
１１１、２１１、３１１、５１１、６１１ 半導体ウェハ
１１２、２１２、３１２ ストッパ膜（ＳｉＮ膜）
１２１、１４１、２２１、２４１、３２１、３４１ 反射防止膜（ＢＡＲＣ）
１２２、１４２、２２２、２４２、３２２、３４２ ハンプ
１２３、１４３、２２３、２４３、３２３、３４３ レジストパターン
１２４、２２４、３２４ トレンチ
１２５、２２５、３２５ ＳＴＩ
１３１、２３１、３３１ ゲート酸化膜（ＳｉＯ膜）
１３２、２３２、３３２ ゲート電極（ポリＳｉ膜）
１５１、２５１、３５１ ソース・ドレイン
２１２’、２２１’、２３１’、２３２’、３１２’、３２１’、３３１’、３３２’ 残渣
２２４’、３２４’ 段差
５００ プラズマエッチング装置（ベベルエッチャー）
５０１、５０２ 電極
５０３ ウェハステージ
５０４ プラズマ遮断板
５０５ ガス注入口
６０１ 薬液ノズル
６０２ 気化ノズル
【特許請求の範囲】
【請求項１】
半導体ウェハの端面において、該半導体ウェハ上に成膜された反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記端面以外の前記半導体ウェハの領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有するウェハ端面処理方法。
【請求項２】
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプが形成された位置で前記下地構造を構成する膜の一部を残存させ、前記ベベルエッチング工程は前記膜の一部を除去する、請求項１に記載のウェハ端面処理方法。
【請求項３】
前記ベベルエッチング工程は、前記エッチング工程の前に行われて前記ハンプを除去する、請求項１に記載のウェハ端面処理方法。
【請求項４】
前記ベベルエッチング工程はプラズマエッチングを用いる、請求項１乃至３の何れか一項に記載のウェハ端面処理方法。
【請求項５】
半導体装置形成領域及び端面を有する半導体ウェハの前記半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法であって、
少なくとも１つのフォトリソグラフィ工程が、
前記半導体ウェハ上に反射防止膜を成膜する工程と、
前記端面において、前記反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記半導体装置形成領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有する、半導体装置を製造する方法。
【請求項１】
半導体ウェハの端面において、該半導体ウェハ上に成膜された反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記端面以外の前記半導体ウェハの領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有するウェハ端面処理方法。
【請求項２】
前記ベベルエッチング工程は前記エッチング工程の後に行われ、前記エッチング工程は前記ハンプが形成された位置で前記下地構造を構成する膜の一部を残存させ、前記ベベルエッチング工程は前記膜の一部を除去する、請求項１に記載のウェハ端面処理方法。
【請求項３】
前記ベベルエッチング工程は、前記エッチング工程の前に行われて前記ハンプを除去する、請求項１に記載のウェハ端面処理方法。
【請求項４】
前記ベベルエッチング工程はプラズマエッチングを用いる、請求項１乃至３の何れか一項に記載のウェハ端面処理方法。
【請求項５】
半導体装置形成領域及び端面を有する半導体ウェハの前記半導体装置形成領域に、フォトリソグラフィ工程を用いて、半導体装置を製造する方法であって、
少なくとも１つのフォトリソグラフィ工程が、
前記半導体ウェハ上に反射防止膜を成膜する工程と、
前記端面において、前記反射防止膜の外周部をリンス処理により除去するリンス工程であり、前記反射防止膜の最外周部にハンプが形成されるリンス工程と、
前記反射防止膜上に設けられたレジストパターンを用いて、前記反射防止膜及びその下地構造をエッチングするエッチング工程と、
前記エッチング工程の前又は後に、前記端面において、前記半導体装置形成領域にマスクを設けることなく、前記ハンプが形成された位置をエッチングするベベルエッチング工程と、
を有する、半導体装置を製造する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−２９５６２（Ｐ２０１１−２９５６２Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７６５７０（Ｐ２００９−１７６５７０）
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２９日（２００９．７．２９）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]