半導体装置の製造方法及び半導体装置の製造装置
【課題】微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】基板に第１パターンを形成する工程と、第１パターンの状態を計測する計測工程と、第１パターンを化学的に処理してリソグラフィーに対する耐性を付与するフリージング工程であって、計測工程の計測結果に基づいて処理条件を変更するフリージング工程と、基板に第２パターンを形成する工程とを具備し、フリージング工程は、処理液を塗布する工程と、第１加熱工程と、不要な処理液を除去するストリッピング工程と、第２加熱工程と、を具備し、変更する処理条件は、第１加熱工程の加熱温度、ストリッピング工程の処理時間、第２加熱工程の加熱温度のうちの少なくともいずれか１つである。
【解決手段】基板に第１パターンを形成する工程と、第１パターンの状態を計測する計測工程と、第１パターンを化学的に処理してリソグラフィーに対する耐性を付与するフリージング工程であって、計測工程の計測結果に基づいて処理条件を変更するフリージング工程と、基板に第２パターンを形成する工程とを具備し、フリージング工程は、処理液を塗布する工程と、第１加熱工程と、不要な処理液を除去するストリッピング工程と、第２加熱工程と、を具備し、変更する処理条件は、第１加熱工程の加熱温度、ストリッピング工程の処理時間、第２加熱工程の加熱温度のうちの少なくともいずれか１つである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するマスクを形成するステップを有する半導体装置の製造方法及び半導体装置の製造装置に関する。
【背景技術】
【０００２】
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
【０００３】
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニング技術がある。このダブルパターニング技術では、フォトレジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、この第１リソグラフィー工程の後に再度フォトレジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程の２段階のパターニングを行うことによって、１回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成できるようにしたものである。このようなダブルパターニング技術では、第１パターンに第２リソグラフィー工程における耐性を付与するために、第１リソグラフィー工程と第２リソグラフィー工程との間に、第１パターンを化学的に処理するフリージング工程を行うことが知られている（例えば、特許文献１参照。）。
【０００４】
また、一般的なリソグラフィー技術では、露光した際の潜像パターンの線幅を測定して、フィードフォワード制御により、現像工程を変更して、現像後のパターンの線幅を適正化する技術が知られている（例えば、特許文献２参照。）。
【０００５】
さらに、リソグラフィー工程でパターニングされたレジストパターンのＣＤのばらつきを測定し、この測定結果をフィードバックして後に処理される基板のリソグラフィー工程におけるホットプレートの温度プロファイルを調節してＣＤのばらつきを抑制する技術が知られている（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６８７４２号公報
【特許文献２】特開平１０−２７５７５５号公報
【特許文献３】特開２００８−９１９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した第１リソグラフィー工程と、フリージング工程と、第２リソグラフィー工程とを行うダブルパターニング技術では、従来フリージング工程は、第１パターンに第２リソグラフィー工程における耐性を付与するためだけの工程と考えられており、フリージング工程の処理条件は固定化されていて、この処理条件を処理毎に積極的に変更することは行われていない。
【０００８】
また、露光された潜像を測定してフィードフォワード制御により現像工程を調節する技術では、実際にパターニングされた現像後のパターンではなく潜像を測定するため高精度なＣＤ制御を行うことが困難である。
【０００９】
また、パターニングされたレジストパターンのＣＤのばらつきを測定し、この測定結果を後に処理される基板のリソグラフィー工程フィードバックする技術では、最初にＣＤのばらつきを測定する基板に対しては、ＣＤのばらつきを抑制する制御を行うことはできない。また、後に処理される基板についても、ＣＤのばらつきを測定した基板との個体差に基づく寸法誤差の発生は回避することができずその精度に限界がある。
【００１０】
本発明は、上記の従来の事情に対処してなされたもので、微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供しようとするものである。
【課題を解決するための手段】
【００１１】
請求項１の発明は、基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、前記第１パターンの状態を計測する計測工程と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程であって、前記計測工程における計測結果に基づいて処理条件を変更するフリージング工程と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、を具備したパターン形成方法によって前記マスクを形成し、かつ、前記フリージング工程は、前記第１パターンを化学的に処理するための処理液を塗布する工程と、前記第１パターンと前記処理液を反応させるために加熱する第１加熱工程と、不要な前記処理液を除去するためのストリッピング工程と、前記ストリッピング工程の後、乾燥させるための第２加熱工程と、を具備し、変更する前記処理条件は、前記第１加熱工程の加熱温度、前記ストリッピング工程の処理時間、前記第２加熱工程の加熱温度のうちの少なくともいずれか１つであることを特徴とする。
【００１２】
請求項２の発明は、請求項１記載の半導体装置の製造方法であって、前記処理条件を、前記基板の面内の部位によって変更することを特徴とする。
【００１３】
請求項３の発明は、請求項２記載の半導体装置の製造方法であって、前記第１加熱工程及び／又は前記第２加熱工程の加熱温度を、前記基板の面内の部位によって変更することを特徴とする。
【００１４】
請求項４の発明は、請求項１〜３いずれか１項記載の半導体装置の製造方法であって、前記計測工程では、前記第１パターンの線幅を測定することを特徴とする。
【００１５】
請求項５の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱工程の加熱温度を低くし、細い場合は前記第１加熱工程の加熱温度を高くすることを特徴とする。
【００１６】
請求項６の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱工程の加熱温度を低くし、細い場合は前記第２加熱工程の加熱温度を高くすることを特徴とする。
【００１７】
請求項７の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング工程の処理時間を長くし、細い場合は前記ストリッピング工程の処理時間を短くすることを特徴とする。
【００１８】
請求項８の発明は、請求項１〜７いずれか１項記載の半導体装置の製造方法であって、前記フリージング工程の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする。
【００１９】
請求項９の発明は、基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、を具備したパターン形成方法によって前記マスクを形成する半導体装置の製造方法において、前記第１リソグラフィー工程と前記フリージング工程との間に、前記第１パターンの状態を計測する計測工程と、前記計測工程によって計測された前記第１パターンの状態に基づいて前記第２リソグラフィー工程後の前記第１パターンの状態を予測する予測工程とをさらに具備し、前記予測工程における予測結果に基づいて前記フリージング工程の処理条件を変更することを特徴とする。
【００２０】
請求項１０の発明は、基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、前記第１パターンの状態を計測する計測手段と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段であって、前記計測手段における計測結果に基づいて処理条件を変更するフリージング手段と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、を具備したことを特徴とする。
【００２１】
請求項１１の発明は、請求項１０記載の半導体装置の製造装置であって、前記フリージング手段は、前記第１パターンを化学的に処理するための処理液を塗布する塗布機構と、前記第１パターンと前記処理液を反応させるために加熱する第１加熱機構と、不要な前記処理液を除去するためのストリッピング機構と、前記ストリッピング工程の後、乾燥させるための第２加熱機構と、を具備し、変更する前記処理条件は、前記第１加熱機構の加熱温度、前記ストリッピング機構の処理時間、前記第２加熱機構の加熱温度のうちの少なくともいずれか１つであることを特徴とする。
【００２２】
請求項１２の発明は、請求項１１記載の半導体装置の製造装置であって、前記処理条件を、前記基板の面内の部位によって変更することを特徴とする。
【００２３】
請求項１３の発明は、請求項１２記載の半導体装置の製造装置であって、前記第１加熱機構及び／又は前記第２加熱機構の加熱温度を、前記基板の面内の部位によって変更することを特徴とする。
【００２４】
請求項１４の発明は、請求項１０〜１３いずれか１項記載の半導体装置の製造装置であって、前記計測手段は、前記第１パターンの線幅を測定することを特徴とする。
【００２５】
請求項１５の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱機構の加熱温度を低くし、細い場合は前記第１加熱機構の加熱温度を高くすることを特徴とする。
【００２６】
請求項１６の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱機構の加熱温度を低くし、細い場合は前記第２加熱機構の加熱温度を高くすることを特徴とする。
【００２７】
請求項１７の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング機構の処理時間を長くし、細い場合は前記ストリッピング機構の処理時間を短くすることを特徴とする。
【００２８】
請求項１８の発明は、請求項１０〜１７いずれか１項記載の半導体装置の製造装置であって、前記フリージング手段の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする。
【００２９】
請求項１９の発明は、基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、を具備した半導体装置の製造装置において、前記フリージング手段による処理前に前記第１パターンの状態を計測する計測手段と、前記計測手段によって計測された前記第１パターンの状態に基づいて前記第２パターン形成後の前記第１パターンの状態を予測する予測手段とをさらに具備し、前記予測手段における予測結果に基づいて前記フリージング手段の処理条件を変更することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体装置の製造方法を説明するための図。
【図２】図１の方法の工程を示すフローチャート。
【図３】フリージング工程の処理条件と第１パターンの状態の関係とを調べた結果を示すグラフ。
【図４】フリージング工程の処理条件と第２パターンの状態の関係とを調べた結果を示すグラフ。
【図５】本発明の一実施形態に係る半導体装置の製造装置の構成を示すブロック図。
【図６】他の実施形態に係る半導体装置の製造方法の工程を示すフローチャート。
【発明を実施するための形態】
【００３２】
以下、図面を参照して本発明の実施の形態について説明する。
【００３３】
図１は、本発明の実施形態に係る基板の一部を拡大して模式的に示し、本実施形態の工程を示すもので、図２，６は、本実施形態の工程を示すフローチャートである。図１に示すように、基板（本実施形態では半導体ウエハ）１０１には、異なる材料によって形成された第１層１０２、第２層１０３、第３層１０４等の複数の層が下側からこの順で積層されるように形成されている。これらの層のうちの少なくとも１つ（例えば、第３層１０４）が被エッチング層となる。
【００３４】
まず、図１（ａ）に示すように、第３層１０４の上に、塗布、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなる第１パターン１０５を形成する第１リソグラフィー工程を行う（図２，６のステップ２０１）。この第１パターン１０５を形成するためのフォトレジストとしては、より微細なパターンを形成するためには、ＡｒＦレジストを用いることが好ましい。
【００３５】
次に、図１（ｂ）に示すように、上記の第１リソグラフィー工程で形成された第１パターン１０５の状態を計測する計測工程を実行する（図２，６のステップ２０２）。この計測工程では、ＳＥＭ等を用いて拡大像から第１パターン１０５のＣＤ（本実施形態では線幅）を測定する。この計測工程では、予め定められた数の複数の第１パターン１０５について計測を行う。これによって、第１パターン１０５のＣＤの平均値の設計値からのずれの状態及び第１パターン１０５のＣＤの基板１０１の面内分布の状態（例えば、基板の中央部で線幅が太く、周縁部で線幅が細くなる等の傾向）を求める。
【００３６】
ここで、図６のフローチャートに示すように、上記の計測工程における第１パターン１０５についての計測結果から、後述する第２リソグラフィー工程後の第１パターン１０５の状態を予測する予測工程（図６のステップ２０２−２）を設け、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値の設計値からのずれの状態及び第１パターン１０５のＣＤの基板１０１の面内分布の状態を予測してもよい。この予測工程を行うにあたっては、第１リソグラフィー工程で形成された第１パターンの状態と、この後フリージング工程及び第２リソグラフィー工程を行った後の第１パターンの状態との関係を、予めフリージング工程の処理条件及び第２リソグラフィー工程の条件を変更して調査し、調査データとしてデータベース化しておく。そして、計測工程で計測された第１パターンの状態から、このデータベースを用いてその後にフリージング工程及び第２リソグラフィー工程を行った後の第１パターンの状態を予測する。そして、その予測結果が所望の設計値とずれている場合は、次に実施するフリージング工程における処理条件を変更して、第２リソグラフィー工程後の第１パターンの状態が所望の状態となるようにする。
【００３７】
次に、上記の計測工程による計測結果（又は予測工程における予測結果）に応じて処理条件を変更しつつ図１（ｃ）〜図１（ｆ）に示すフリージング工程を実施する（図２，６のステップ２０３〜ステップ２０６）。このフリージング工程では、まず図１（ｃ）に示すように、第１パターン１０５を化学的に処理するための処理液１１０を塗布する塗布工程を行う（図２，６のステップ２０３）。
【００３８】
次に、フリージング工程では、図１（ｄ）に示すように、第１パターン１０５と処理液１１０を反応させるために加熱する第１加熱工程を行う（図２，６のステップ２０４）。この第１加熱工程における第１加熱温度は、例えば、１２７℃〜１３３℃程度の範囲の温度から計測工程による計測結果（又は予測工程における予測結果）に応じて選択される。
【００３９】
ここで、図３は、フリージング工程における処理条件が、後述する第２リソグラフィー工程後の第１パターン１０５の状態に与える影響を調べた結果を示すグラフであり、縦軸はウエハ面内におけるＣＤ（本実施形態では線幅）の平均値を示している。また、図３において、左側は横軸を第１加熱工程における第１加熱温度とし、中央は横軸を後述するストリッピング工程における処理時間（ストリッピング時間）とし、右側は横軸を後述する第２加熱工程における第２加熱温度として、これらがＣＤの平均値に与える影響を調べた結果を示している。
【００４０】
上記図３に示すように、フリージング工程における第１加熱工程の第１加熱温度を低くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、第１加熱工程の第１加熱温度を高くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４１】
したがって、例えば上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、第１加熱工程の加熱温度を低くし、細い場合は第１加熱工程の加熱温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００４２】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が基板の中央部で線幅が太く、周縁部で線幅が細くなる傾向を示していた場合、第１加熱工程における中央部の加熱温度を低くし、周縁部の温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。なお、この第１加熱工程及び後述する第２加熱工程では、複数に分割された加熱領域毎に加熱温度を設定可能な周知のウエハベーク装置等を用いることができる。
【００４３】
次に、フリージング工程では、図１（ｅ）に示すように、不要な処理液１１０を除去するためのストリッピング工程を行う（図２，６のステップ２０５）。このストリッピング工程では、リソグラフィー工程における現像工程と同様にして行うことができる。つまり、処理液１１０を除去するための薬液（例えば現像液）１２０を基板１０１の表面に供給し、基板１０１を薬液１２０と所定の処理時間接触させた後、基板１０１の回転による薬液１２０の振り切り、リンス液の供給及び基板１０１の回転によるリンス液の振り切り等を行うことによって、実施することができる。このストリッピング工程における処理時間（ストリッピング時間）、つまり、薬液（例えば現像液）１２０を基板１０１と接触させる時間は、例えば、２分〜６分程度の範囲で計測工程による計測結果に応じて選択される。
【００４４】
上記のストリッピング工程では、例えば、基板１０１と薬液１２０とを接触させる処理時間を、計測工程による計測結果（又は予測工程における予測結果）に応じて変更する。図３の中央部に示すように、フリージング工程の処理時間（ストリッピング時間）を長くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、ストリッピング工程の処理時間（ストリッピング時間）を短くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４５】
したがって、例えば上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、ストリッピング工程の処理時間を長くし、細い場合はストリッピング工程の処理時間を短くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００４６】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が、基板の中央部で線幅が細く、周縁部で線幅が太くなる傾向を示していた場合、中央部のストリッピング工程における処理時間を短くし、周縁部のストリッピング工程における処理時間を長くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。このような処理時間の制御は、例えば基板１０１を回転させながら、最初に薬液の供給ノズルを基板１０５の中央部上方に配置して薬液１２０を基板１０５の中央部に供給し、一定時間後に、薬液の供給ノズルを基板１０５の周縁部上方に移動させて薬液１２０を基板１０５の周縁部に供給する方法等によって実施することができる。なお、このストリッピング工程では、上記処理時間に代えて、又は処理時間と共に、処理液１１０の温度や薬液１２０の温度を変更するようにしてもよい。
【００４７】
次に、フリージング工程では、図１（ｆ）に示すように、乾燥のために加熱する第２加熱工程を行う（図２，６のステップ２０６）。この第２加熱工程における第２加熱温度は、例えば、１５９℃〜１６５℃程度の範囲の温度から計測工程による計測結果に応じて選択される。
【００４８】
図３の右側に示すように、フリージング工程における第２加熱工程の第２加熱温度を低くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、第２加熱工程の第２加熱温度を高くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４９】
したがって、例えば、上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、第２加熱工程の第２加熱温度を低くし、細い場合は第２加熱工程の第２加熱温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００５０】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が基板の中央部で線幅が太く、周縁部で線幅が細くなる傾向を示していた場合、第２加熱工程における中央部の加熱温度を低くし、周縁部の温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。
【００５１】
次に、図１（ｇ）に示すように、第３層１０４の上に、塗布、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなる第２パターン１０６を形成する第２リソグラフィー工程を行う（図２，６のステップ２０７）。この第２パターン１０６を形成するためのフォトレジストとしては、より微細なパターンを形成するためには、ＡｒＦレジストを用いることが好ましい。
【００５２】
上記のダブルパターニングによる工程によって、エッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、第３層１０４等のエッチングを行う。
【００５３】
上記のように、本実施形態では、第１リソグラフィー工程において実際に形成した第１パターンのＣＤを計測工程で計測し、その計測結果（又は計測結果に基づく予測結果）に応じてフリージング工程における処理条件を変更するので、実パターンに基づくフィードフォワード制御により、精度良くＣＤ値が所望の設計値になるよう第１パターンを形成することができる。なお、フリージング工程では、上記した第１加熱温度、第２加熱温度、ストリッピング処理時間の少なくともいずれか１つを変更すればよく、これらのうちの２つ、又は全部を変更してもよい。
【００５４】
図４は、フリージング工程における処理条件が、第２リソグラフィー工程後の第２パターン１０６の状態に与える影響を調べた結果を示すグラフであり、縦軸はウエハ面内におけるＣＤ（本実施形態では線幅）の平均値を示している。また、図４において、左側は横軸を第１加熱工程における第１加熱温度とし、中央は横軸をストリッピング工程における処理時間（ストリッピング時間）とし、右側は横軸を第２加熱工程における第２加熱温度とし、これらが第２パターン１０６のＣＤの平均値に与える影響を調べた結果を示している。
【００５５】
上記図４に示すように、フリージング工程における処理条件を変更すると、第２リソグラフィー工程後の第２パターン１０６のＣＤの状態にも影響を与える。すなわち、例えば図４の左側に示すように、フリージング工程における第１加熱工程の第１加熱温度を低くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、第１加熱工程の第１加熱温度を高くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５６】
また、図４の中央部に示すように、ストリッピング工程の処理時間（ストリッピング時間）を長くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、ストリッピング工程の処理時間（ストリッピング時間）を短くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５７】
また、図４の右側に示すように、フリージング工程における第２加熱工程の第２加熱温度を低くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、第２加熱工程の第２加熱温度を低くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５８】
したがって、前述したフリージング工程における処理条件を変更した場合、第２パターン１０６を形成する第２リソグラフィー工程において、処理条件、例えば、露光量を変更するようにして、フリージング工程の処理条件の変更に基づく第２パターン１０６に対する影響を軽減することができる。また、例えば前述したようにフリージング工程の処理条件を基板１０１の面内の部位によって変更した場合、このような露光量の変更を、基板１０１の面内の部位（例えば、中央部と周縁部等）毎に露光量が異なるようにして行うこともできる。
【００５９】
図５は、上記のパターン形成方法を行うための半導体装置の製造装置の構成を示すものである。同図に示すように、半導体装置の製造装置３００は、第１パターン形成部３０１と、計測部３０２と、フリージング部３０３と、第２パターン形成部３０４とを具備している。また、これらの各部は、半導体ウエハ等の基板を搬送するための基板搬送路３１０によって接続されており、制御装置３２０によって統括的に制御されるようになっている。
【００６０】
第１パターン形成部３０１は、前述した第１パターン１０５を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。計測部３０２は、第１パターン１０５のＣＤを測定するためのものであり、ＳＥＭ等を備えている。
【００６１】
また、フリージング部３０３は、第１パターン１０５を化学的に処理してリソグラフィー工程に対する耐性を付与するためのものであり、第１パターン１０５を化学的に処理するための処理液を塗布する塗布機構と、第１パターンと処理液を反応させるために加熱する第１加熱機構と、不要な処理液を除去するためのストリッピング機構と、乾燥を行うための第２加熱機構等を具備している。
【００６２】
第２パターン形成部３０４は、前述した第２パターン１０６を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。この第２パターン形成部３０４における塗布装置、露光装置及び現像装置等は、第１パターン形成部３０１と同様な構成となっており、第１パターン形成部３０１と第２パターン形成部３０４において、これらの塗布装置、露光装置及び現像装置等の一部又は全部を共用することができる。
【００６３】
そして、制御装置３２０は、前述したように、計測部３０２における計測結果に基づいて、フリージング部３０３における処理条件、及び第２パターン形成手段における露光量を変更するよう構成されている。
【００６４】
なお、計測部３０２における計測結果に基づいて、第２リソグラフィー工程後の第１パターン１０５の状態を予測する場合は、この予測工程で使用する前述したデータベースを制御装置３２０に格納しておき、計測工程で計測された第１パターンの状態から、このデータベースを用いて第２リソグラフィー工程後の第１パターンの状態を予測する。そして、この予測結果に基づいて、制御装置３２０の制御により、フリージング部３０３における処理条件等を変更する。
【００６５】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
【符号の説明】
【００６６】
１０１……基板、１０２……第１層、１０３……第２層、１０４……第３層、１０５……第１パターン、１０６……第２パターン。
【技術分野】
【０００１】
本発明は、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施す際に使用するマスクを形成するステップを有する半導体装置の製造方法及び半導体装置の製造装置に関する。
【背景技術】
【０００２】
従来から、半導体装置等の製造工程においては、半導体ウエハ等の基板にプラズマエッチング等のエッチング処理を施して、微細な回路パターン等を形成することが行われている。このようなエッチング処理工程では、フォトレジストを用いたフォトリソグラフィー工程によって、マスクを形成することが行われている。
【０００３】
このようなフォトリソグラフィー工程では、形成するパターンの微細化に対応するため、種々の技術が開発されている。その一つとして、所謂ダブルパターニング技術がある。このダブルパターニング技術では、フォトレジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、この第１リソグラフィー工程の後に再度フォトレジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程の２段階のパターニングを行うことによって、１回のパターニングでマスクを形成する場合より微細な間隔のマスクを形成できるようにしたものである。このようなダブルパターニング技術では、第１パターンに第２リソグラフィー工程における耐性を付与するために、第１リソグラフィー工程と第２リソグラフィー工程との間に、第１パターンを化学的に処理するフリージング工程を行うことが知られている（例えば、特許文献１参照。）。
【０００４】
また、一般的なリソグラフィー技術では、露光した際の潜像パターンの線幅を測定して、フィードフォワード制御により、現像工程を変更して、現像後のパターンの線幅を適正化する技術が知られている（例えば、特許文献２参照。）。
【０００５】
さらに、リソグラフィー工程でパターニングされたレジストパターンのＣＤのばらつきを測定し、この測定結果をフィードバックして後に処理される基板のリソグラフィー工程におけるホットプレートの温度プロファイルを調節してＣＤのばらつきを抑制する技術が知られている（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２６８７４２号公報
【特許文献２】特開平１０−２７５７５５号公報
【特許文献３】特開２００８−９１９１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記した第１リソグラフィー工程と、フリージング工程と、第２リソグラフィー工程とを行うダブルパターニング技術では、従来フリージング工程は、第１パターンに第２リソグラフィー工程における耐性を付与するためだけの工程と考えられており、フリージング工程の処理条件は固定化されていて、この処理条件を処理毎に積極的に変更することは行われていない。
【０００８】
また、露光された潜像を測定してフィードフォワード制御により現像工程を調節する技術では、実際にパターニングされた現像後のパターンではなく潜像を測定するため高精度なＣＤ制御を行うことが困難である。
【０００９】
また、パターニングされたレジストパターンのＣＤのばらつきを測定し、この測定結果を後に処理される基板のリソグラフィー工程フィードバックする技術では、最初にＣＤのばらつきを測定する基板に対しては、ＣＤのばらつきを抑制する制御を行うことはできない。また、後に処理される基板についても、ＣＤのばらつきを測定した基板との個体差に基づく寸法誤差の発生は回避することができずその精度に限界がある。
【００１０】
本発明は、上記の従来の事情に対処してなされたもので、微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供しようとするものである。
【課題を解決するための手段】
【００１１】
請求項１の発明は、基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、前記第１パターンの状態を計測する計測工程と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程であって、前記計測工程における計測結果に基づいて処理条件を変更するフリージング工程と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、を具備したパターン形成方法によって前記マスクを形成し、かつ、前記フリージング工程は、前記第１パターンを化学的に処理するための処理液を塗布する工程と、前記第１パターンと前記処理液を反応させるために加熱する第１加熱工程と、不要な前記処理液を除去するためのストリッピング工程と、前記ストリッピング工程の後、乾燥させるための第２加熱工程と、を具備し、変更する前記処理条件は、前記第１加熱工程の加熱温度、前記ストリッピング工程の処理時間、前記第２加熱工程の加熱温度のうちの少なくともいずれか１つであることを特徴とする。
【００１２】
請求項２の発明は、請求項１記載の半導体装置の製造方法であって、前記処理条件を、前記基板の面内の部位によって変更することを特徴とする。
【００１３】
請求項３の発明は、請求項２記載の半導体装置の製造方法であって、前記第１加熱工程及び／又は前記第２加熱工程の加熱温度を、前記基板の面内の部位によって変更することを特徴とする。
【００１４】
請求項４の発明は、請求項１〜３いずれか１項記載の半導体装置の製造方法であって、前記計測工程では、前記第１パターンの線幅を測定することを特徴とする。
【００１５】
請求項５の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱工程の加熱温度を低くし、細い場合は前記第１加熱工程の加熱温度を高くすることを特徴とする。
【００１６】
請求項６の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱工程の加熱温度を低くし、細い場合は前記第２加熱工程の加熱温度を高くすることを特徴とする。
【００１７】
請求項７の発明は、請求項４記載の半導体装置の製造方法であって、前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング工程の処理時間を長くし、細い場合は前記ストリッピング工程の処理時間を短くすることを特徴とする。
【００１８】
請求項８の発明は、請求項１〜７いずれか１項記載の半導体装置の製造方法であって、前記フリージング工程の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする。
【００１９】
請求項９の発明は、基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、を具備したパターン形成方法によって前記マスクを形成する半導体装置の製造方法において、前記第１リソグラフィー工程と前記フリージング工程との間に、前記第１パターンの状態を計測する計測工程と、前記計測工程によって計測された前記第１パターンの状態に基づいて前記第２リソグラフィー工程後の前記第１パターンの状態を予測する予測工程とをさらに具備し、前記予測工程における予測結果に基づいて前記フリージング工程の処理条件を変更することを特徴とする。
【００２０】
請求項１０の発明は、基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、前記第１パターンの状態を計測する計測手段と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段であって、前記計測手段における計測結果に基づいて処理条件を変更するフリージング手段と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、を具備したことを特徴とする。
【００２１】
請求項１１の発明は、請求項１０記載の半導体装置の製造装置であって、前記フリージング手段は、前記第１パターンを化学的に処理するための処理液を塗布する塗布機構と、前記第１パターンと前記処理液を反応させるために加熱する第１加熱機構と、不要な前記処理液を除去するためのストリッピング機構と、前記ストリッピング工程の後、乾燥させるための第２加熱機構と、を具備し、変更する前記処理条件は、前記第１加熱機構の加熱温度、前記ストリッピング機構の処理時間、前記第２加熱機構の加熱温度のうちの少なくともいずれか１つであることを特徴とする。
【００２２】
請求項１２の発明は、請求項１１記載の半導体装置の製造装置であって、前記処理条件を、前記基板の面内の部位によって変更することを特徴とする。
【００２３】
請求項１３の発明は、請求項１２記載の半導体装置の製造装置であって、前記第１加熱機構及び／又は前記第２加熱機構の加熱温度を、前記基板の面内の部位によって変更することを特徴とする。
【００２４】
請求項１４の発明は、請求項１０〜１３いずれか１項記載の半導体装置の製造装置であって、前記計測手段は、前記第１パターンの線幅を測定することを特徴とする。
【００２５】
請求項１５の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱機構の加熱温度を低くし、細い場合は前記第１加熱機構の加熱温度を高くすることを特徴とする。
【００２６】
請求項１６の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱機構の加熱温度を低くし、細い場合は前記第２加熱機構の加熱温度を高くすることを特徴とする。
【００２７】
請求項１７の発明は、請求項１４記載の半導体装置の製造装置であって、前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング機構の処理時間を長くし、細い場合は前記ストリッピング機構の処理時間を短くすることを特徴とする。
【００２８】
請求項１８の発明は、請求項１０〜１７いずれか１項記載の半導体装置の製造装置であって、前記フリージング手段の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする。
【００２９】
請求項１９の発明は、基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段と、前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、を具備した半導体装置の製造装置において、前記フリージング手段による処理前に前記第１パターンの状態を計測する計測手段と、前記計測手段によって計測された前記第１パターンの状態に基づいて前記第２パターン形成後の前記第１パターンの状態を予測する予測手段とをさらに具備し、前記予測手段における予測結果に基づいて前記フリージング手段の処理条件を変更することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、微細なパターンを高精度で形成することのできる半導体装置の製造方法及び半導体装置の製造装置を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る半導体装置の製造方法を説明するための図。
【図２】図１の方法の工程を示すフローチャート。
【図３】フリージング工程の処理条件と第１パターンの状態の関係とを調べた結果を示すグラフ。
【図４】フリージング工程の処理条件と第２パターンの状態の関係とを調べた結果を示すグラフ。
【図５】本発明の一実施形態に係る半導体装置の製造装置の構成を示すブロック図。
【図６】他の実施形態に係る半導体装置の製造方法の工程を示すフローチャート。
【発明を実施するための形態】
【００３２】
以下、図面を参照して本発明の実施の形態について説明する。
【００３３】
図１は、本発明の実施形態に係る基板の一部を拡大して模式的に示し、本実施形態の工程を示すもので、図２，６は、本実施形態の工程を示すフローチャートである。図１に示すように、基板（本実施形態では半導体ウエハ）１０１には、異なる材料によって形成された第１層１０２、第２層１０３、第３層１０４等の複数の層が下側からこの順で積層されるように形成されている。これらの層のうちの少なくとも１つ（例えば、第３層１０４）が被エッチング層となる。
【００３４】
まず、図１（ａ）に示すように、第３層１０４の上に、塗布、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなる第１パターン１０５を形成する第１リソグラフィー工程を行う（図２，６のステップ２０１）。この第１パターン１０５を形成するためのフォトレジストとしては、より微細なパターンを形成するためには、ＡｒＦレジストを用いることが好ましい。
【００３５】
次に、図１（ｂ）に示すように、上記の第１リソグラフィー工程で形成された第１パターン１０５の状態を計測する計測工程を実行する（図２，６のステップ２０２）。この計測工程では、ＳＥＭ等を用いて拡大像から第１パターン１０５のＣＤ（本実施形態では線幅）を測定する。この計測工程では、予め定められた数の複数の第１パターン１０５について計測を行う。これによって、第１パターン１０５のＣＤの平均値の設計値からのずれの状態及び第１パターン１０５のＣＤの基板１０１の面内分布の状態（例えば、基板の中央部で線幅が太く、周縁部で線幅が細くなる等の傾向）を求める。
【００３６】
ここで、図６のフローチャートに示すように、上記の計測工程における第１パターン１０５についての計測結果から、後述する第２リソグラフィー工程後の第１パターン１０５の状態を予測する予測工程（図６のステップ２０２−２）を設け、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値の設計値からのずれの状態及び第１パターン１０５のＣＤの基板１０１の面内分布の状態を予測してもよい。この予測工程を行うにあたっては、第１リソグラフィー工程で形成された第１パターンの状態と、この後フリージング工程及び第２リソグラフィー工程を行った後の第１パターンの状態との関係を、予めフリージング工程の処理条件及び第２リソグラフィー工程の条件を変更して調査し、調査データとしてデータベース化しておく。そして、計測工程で計測された第１パターンの状態から、このデータベースを用いてその後にフリージング工程及び第２リソグラフィー工程を行った後の第１パターンの状態を予測する。そして、その予測結果が所望の設計値とずれている場合は、次に実施するフリージング工程における処理条件を変更して、第２リソグラフィー工程後の第１パターンの状態が所望の状態となるようにする。
【００３７】
次に、上記の計測工程による計測結果（又は予測工程における予測結果）に応じて処理条件を変更しつつ図１（ｃ）〜図１（ｆ）に示すフリージング工程を実施する（図２，６のステップ２０３〜ステップ２０６）。このフリージング工程では、まず図１（ｃ）に示すように、第１パターン１０５を化学的に処理するための処理液１１０を塗布する塗布工程を行う（図２，６のステップ２０３）。
【００３８】
次に、フリージング工程では、図１（ｄ）に示すように、第１パターン１０５と処理液１１０を反応させるために加熱する第１加熱工程を行う（図２，６のステップ２０４）。この第１加熱工程における第１加熱温度は、例えば、１２７℃〜１３３℃程度の範囲の温度から計測工程による計測結果（又は予測工程における予測結果）に応じて選択される。
【００３９】
ここで、図３は、フリージング工程における処理条件が、後述する第２リソグラフィー工程後の第１パターン１０５の状態に与える影響を調べた結果を示すグラフであり、縦軸はウエハ面内におけるＣＤ（本実施形態では線幅）の平均値を示している。また、図３において、左側は横軸を第１加熱工程における第１加熱温度とし、中央は横軸を後述するストリッピング工程における処理時間（ストリッピング時間）とし、右側は横軸を後述する第２加熱工程における第２加熱温度として、これらがＣＤの平均値に与える影響を調べた結果を示している。
【００４０】
上記図３に示すように、フリージング工程における第１加熱工程の第１加熱温度を低くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、第１加熱工程の第１加熱温度を高くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４１】
したがって、例えば上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、第１加熱工程の加熱温度を低くし、細い場合は第１加熱工程の加熱温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００４２】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が基板の中央部で線幅が太く、周縁部で線幅が細くなる傾向を示していた場合、第１加熱工程における中央部の加熱温度を低くし、周縁部の温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。なお、この第１加熱工程及び後述する第２加熱工程では、複数に分割された加熱領域毎に加熱温度を設定可能な周知のウエハベーク装置等を用いることができる。
【００４３】
次に、フリージング工程では、図１（ｅ）に示すように、不要な処理液１１０を除去するためのストリッピング工程を行う（図２，６のステップ２０５）。このストリッピング工程では、リソグラフィー工程における現像工程と同様にして行うことができる。つまり、処理液１１０を除去するための薬液（例えば現像液）１２０を基板１０１の表面に供給し、基板１０１を薬液１２０と所定の処理時間接触させた後、基板１０１の回転による薬液１２０の振り切り、リンス液の供給及び基板１０１の回転によるリンス液の振り切り等を行うことによって、実施することができる。このストリッピング工程における処理時間（ストリッピング時間）、つまり、薬液（例えば現像液）１２０を基板１０１と接触させる時間は、例えば、２分〜６分程度の範囲で計測工程による計測結果に応じて選択される。
【００４４】
上記のストリッピング工程では、例えば、基板１０１と薬液１２０とを接触させる処理時間を、計測工程による計測結果（又は予測工程における予測結果）に応じて変更する。図３の中央部に示すように、フリージング工程の処理時間（ストリッピング時間）を長くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、ストリッピング工程の処理時間（ストリッピング時間）を短くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４５】
したがって、例えば上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、ストリッピング工程の処理時間を長くし、細い場合はストリッピング工程の処理時間を短くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００４６】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が、基板の中央部で線幅が細く、周縁部で線幅が太くなる傾向を示していた場合、中央部のストリッピング工程における処理時間を短くし、周縁部のストリッピング工程における処理時間を長くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。このような処理時間の制御は、例えば基板１０１を回転させながら、最初に薬液の供給ノズルを基板１０５の中央部上方に配置して薬液１２０を基板１０５の中央部に供給し、一定時間後に、薬液の供給ノズルを基板１０５の周縁部上方に移動させて薬液１２０を基板１０５の周縁部に供給する方法等によって実施することができる。なお、このストリッピング工程では、上記処理時間に代えて、又は処理時間と共に、処理液１１０の温度や薬液１２０の温度を変更するようにしてもよい。
【００４７】
次に、フリージング工程では、図１（ｆ）に示すように、乾燥のために加熱する第２加熱工程を行う（図２，６のステップ２０６）。この第２加熱工程における第２加熱温度は、例えば、１５９℃〜１６５℃程度の範囲の温度から計測工程による計測結果に応じて選択される。
【００４８】
図３の右側に示すように、フリージング工程における第２加熱工程の第２加熱温度を低くすると、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が減少、つまり線幅が細くなる傾向があり、一方、第２加熱工程の第２加熱温度を高くすると第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値が増加、つまり線幅が太くなる傾向がある。
【００４９】
したがって、例えば、上記計測工程による計測結果（又は予測工程における予測結果）のＣＤの平均値が設計値より太い場合は、第２加熱工程の第２加熱温度を低くし、細い場合は第２加熱工程の第２加熱温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤの平均値を設計値に近付けることができる。
【００５０】
また、計測工程による計測結果（又は予測工程における予測結果）が、例えば、第１パターン１０５のＣＤの基板１０１の面内分布の状態が基板の中央部で線幅が太く、周縁部で線幅が細くなる傾向を示していた場合、第２加熱工程における中央部の加熱温度を低くし、周縁部の温度を高くすることによって、第２リソグラフィー工程後の第１パターン１０５のＣＤのばらつきを減少させることができる。
【００５１】
次に、図１（ｇ）に示すように、第３層１０４の上に、塗布、露光、現像工程によって、所定のパターンにパターニングされたフォトレジストからなる第２パターン１０６を形成する第２リソグラフィー工程を行う（図２，６のステップ２０７）。この第２パターン１０６を形成するためのフォトレジストとしては、より微細なパターンを形成するためには、ＡｒＦレジストを用いることが好ましい。
【００５２】
上記のダブルパターニングによる工程によって、エッチングのマスクとなるパターンが完成する。そして、このパターンをマスクとして、第３層１０４等のエッチングを行う。
【００５３】
上記のように、本実施形態では、第１リソグラフィー工程において実際に形成した第１パターンのＣＤを計測工程で計測し、その計測結果（又は計測結果に基づく予測結果）に応じてフリージング工程における処理条件を変更するので、実パターンに基づくフィードフォワード制御により、精度良くＣＤ値が所望の設計値になるよう第１パターンを形成することができる。なお、フリージング工程では、上記した第１加熱温度、第２加熱温度、ストリッピング処理時間の少なくともいずれか１つを変更すればよく、これらのうちの２つ、又は全部を変更してもよい。
【００５４】
図４は、フリージング工程における処理条件が、第２リソグラフィー工程後の第２パターン１０６の状態に与える影響を調べた結果を示すグラフであり、縦軸はウエハ面内におけるＣＤ（本実施形態では線幅）の平均値を示している。また、図４において、左側は横軸を第１加熱工程における第１加熱温度とし、中央は横軸をストリッピング工程における処理時間（ストリッピング時間）とし、右側は横軸を第２加熱工程における第２加熱温度とし、これらが第２パターン１０６のＣＤの平均値に与える影響を調べた結果を示している。
【００５５】
上記図４に示すように、フリージング工程における処理条件を変更すると、第２リソグラフィー工程後の第２パターン１０６のＣＤの状態にも影響を与える。すなわち、例えば図４の左側に示すように、フリージング工程における第１加熱工程の第１加熱温度を低くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、第１加熱工程の第１加熱温度を高くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５６】
また、図４の中央部に示すように、ストリッピング工程の処理時間（ストリッピング時間）を長くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、ストリッピング工程の処理時間（ストリッピング時間）を短くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５７】
また、図４の右側に示すように、フリージング工程における第２加熱工程の第２加熱温度を低くすると、第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が増加、つまり線幅が太くなる傾向があり、一方、第２加熱工程の第２加熱温度を低くすると第２リソグラフィー工程の第２パターン１０６のＣＤの平均値が減少、つまり線幅が細くなる傾向がある。
【００５８】
したがって、前述したフリージング工程における処理条件を変更した場合、第２パターン１０６を形成する第２リソグラフィー工程において、処理条件、例えば、露光量を変更するようにして、フリージング工程の処理条件の変更に基づく第２パターン１０６に対する影響を軽減することができる。また、例えば前述したようにフリージング工程の処理条件を基板１０１の面内の部位によって変更した場合、このような露光量の変更を、基板１０１の面内の部位（例えば、中央部と周縁部等）毎に露光量が異なるようにして行うこともできる。
【００５９】
図５は、上記のパターン形成方法を行うための半導体装置の製造装置の構成を示すものである。同図に示すように、半導体装置の製造装置３００は、第１パターン形成部３０１と、計測部３０２と、フリージング部３０３と、第２パターン形成部３０４とを具備している。また、これらの各部は、半導体ウエハ等の基板を搬送するための基板搬送路３１０によって接続されており、制御装置３２０によって統括的に制御されるようになっている。
【００６０】
第１パターン形成部３０１は、前述した第１パターン１０５を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。計測部３０２は、第１パターン１０５のＣＤを測定するためのものであり、ＳＥＭ等を備えている。
【００６１】
また、フリージング部３０３は、第１パターン１０５を化学的に処理してリソグラフィー工程に対する耐性を付与するためのものであり、第１パターン１０５を化学的に処理するための処理液を塗布する塗布機構と、第１パターンと処理液を反応させるために加熱する第１加熱機構と、不要な処理液を除去するためのストリッピング機構と、乾燥を行うための第２加熱機構等を具備している。
【００６２】
第２パターン形成部３０４は、前述した第２パターン１０６を形成するためのものであり、塗布装置、露光装置及び現像装置等を備えている。この第２パターン形成部３０４における塗布装置、露光装置及び現像装置等は、第１パターン形成部３０１と同様な構成となっており、第１パターン形成部３０１と第２パターン形成部３０４において、これらの塗布装置、露光装置及び現像装置等の一部又は全部を共用することができる。
【００６３】
そして、制御装置３２０は、前述したように、計測部３０２における計測結果に基づいて、フリージング部３０３における処理条件、及び第２パターン形成手段における露光量を変更するよう構成されている。
【００６４】
なお、計測部３０２における計測結果に基づいて、第２リソグラフィー工程後の第１パターン１０５の状態を予測する場合は、この予測工程で使用する前述したデータベースを制御装置３２０に格納しておき、計測工程で計測された第１パターンの状態から、このデータベースを用いて第２リソグラフィー工程後の第１パターンの状態を予測する。そして、この予測結果に基づいて、制御装置３２０の制御により、フリージング部３０３における処理条件等を変更する。
【００６５】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、各種の変形が可能であることは勿論である。
【符号の説明】
【００６６】
１０１……基板、１０２……第１層、１０３……第２層、１０４……第３層、１０５……第１パターン、１０６……第２パターン。
【特許請求の範囲】
【請求項１】
基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、
前記第１パターンの状態を計測する計測工程と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程であって、前記計測工程における計測結果に基づいて処理条件を変更するフリージング工程と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、
を具備したパターン形成方法によって前記マスクを形成し、かつ、
前記フリージング工程は、
前記第１パターンを化学的に処理するための処理液を塗布する工程と、
前記第１パターンと前記処理液を反応させるために加熱する第１加熱工程と、
不要な前記処理液を除去するためのストリッピング工程と、
前記ストリッピング工程の後、乾燥させるための第２加熱工程と、
を具備し、変更する前記処理条件は、前記第１加熱工程の加熱温度、前記ストリッピング工程の処理時間、前記第２加熱工程の加熱温度のうちの少なくともいずれか１つである
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記処理条件を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記第１加熱工程及び／又は前記第２加熱工程の加熱温度を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記計測工程では、前記第１パターンの線幅を測定することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱工程の加熱温度を低くし、細い場合は前記第１加熱工程の加熱温度を高くすることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱工程の加熱温度を低くし、細い場合は前記第２加熱工程の加熱温度を高くすることを特徴とする半導体装置の製造方法。
【請求項７】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング工程の処理時間を長くし、細い場合は前記ストリッピング工程の処理時間を短くすることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７いずれか１項記載の半導体装置の製造方法であって、
前記フリージング工程の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする半導体装置の製造方法。
【請求項９】
基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、
を具備したパターン形成方法によって前記マスクを形成する半導体装置の製造方法において、
前記第１リソグラフィー工程と前記フリージング工程との間に、前記第１パターンの状態を計測する計測工程と、前記計測工程によって計測された前記第１パターンの状態に基づいて前記第２リソグラフィー工程後の前記第１パターンの状態を予測する予測工程とをさらに具備し、
前記予測工程における予測結果に基づいて前記フリージング工程の処理条件を変更することを特徴とする半導体装置の製造方法。
【請求項１０】
基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、
前記第１パターンの状態を計測する計測手段と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段であって、前記計測手段における計測結果に基づいて処理条件を変更するフリージング手段と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、
を具備したことを特徴とする半導体装置の製造装置。
【請求項１１】
請求項１０記載の半導体装置の製造装置であって、
前記フリージング手段は、
前記第１パターンを化学的に処理するための処理液を塗布する塗布機構と、
前記第１パターンと前記処理液を反応させるために加熱する第１加熱機構と、
不要な前記処理液を除去するためのストリッピング機構と、
前記ストリッピング工程の後、乾燥させるための第２加熱機構と、
を具備し、変更する前記処理条件は、前記第１加熱機構の加熱温度、前記ストリッピング機構の処理時間、前記第２加熱機構の加熱温度のうちの少なくともいずれか１つである
ことを特徴とする半導体装置の製造装置。
【請求項１２】
請求項１１記載の半導体装置の製造装置であって、
前記処理条件を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造装置。
【請求項１３】
請求項１２記載の半導体装置の製造装置であって、
前記第１加熱機構及び／又は前記第２加熱機構の加熱温度を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造装置。
【請求項１４】
請求項１０〜１３いずれか１項記載の半導体装置の製造装置であって、
前記計測手段は、前記第１パターンの線幅を測定することを特徴とする半導体装置の製造装置。
【請求項１５】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱機構の加熱温度を低くし、細い場合は前記第１加熱機構の加熱温度を高くすることを特徴とする半導体装置の製造装置。
【請求項１６】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱機構の加熱温度を低くし、細い場合は前記第２加熱機構の加熱温度を高くすることを特徴とする半導体装置の製造装置。
【請求項１７】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング機構の処理時間を長くし、細い場合は前記ストリッピング機構の処理時間を短くすることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１０〜１７いずれか１項記載の半導体装置の製造装置であって、
前記フリージング手段の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする半導体装置の製造装置。
【請求項１９】
基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、
を具備した半導体装置の製造装置において、
前記フリージング手段による処理前に前記第１パターンの状態を計測する計測手段と、前記計測手段によって計測された前記第１パターンの状態に基づいて前記第２パターン形成後の前記第１パターンの状態を予測する予測手段とをさらに具備し、
前記予測手段における予測結果に基づいて前記フリージング手段の処理条件を変更することを特徴とする半導体装置の製造装置。
【請求項１】
基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、
前記第１パターンの状態を計測する計測工程と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程であって、前記計測工程における計測結果に基づいて処理条件を変更するフリージング工程と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、
を具備したパターン形成方法によって前記マスクを形成し、かつ、
前記フリージング工程は、
前記第１パターンを化学的に処理するための処理液を塗布する工程と、
前記第１パターンと前記処理液を反応させるために加熱する第１加熱工程と、
不要な前記処理液を除去するためのストリッピング工程と、
前記ストリッピング工程の後、乾燥させるための第２加熱工程と、
を具備し、変更する前記処理条件は、前記第１加熱工程の加熱温度、前記ストリッピング工程の処理時間、前記第２加熱工程の加熱温度のうちの少なくともいずれか１つである
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記処理条件を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記第１加熱工程及び／又は前記第２加熱工程の加熱温度を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３いずれか１項記載の半導体装置の製造方法であって、
前記計測工程では、前記第１パターンの線幅を測定することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱工程の加熱温度を低くし、細い場合は前記第１加熱工程の加熱温度を高くすることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱工程の加熱温度を低くし、細い場合は前記第２加熱工程の加熱温度を高くすることを特徴とする半導体装置の製造方法。
【請求項７】
請求項４記載の半導体装置の製造方法であって、
前記計測工程で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング工程の処理時間を長くし、細い場合は前記ストリッピング工程の処理時間を短くすることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７いずれか１項記載の半導体装置の製造方法であって、
前記フリージング工程の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする半導体装置の製造方法。
【請求項９】
基板上に、被エッチング層をエッチングするための所定形状のパターンを有するマスクを形成するステップを有する半導体装置の製造方法であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１リソグラフィー工程と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング工程と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２リソグラフィー工程と、
を具備したパターン形成方法によって前記マスクを形成する半導体装置の製造方法において、
前記第１リソグラフィー工程と前記フリージング工程との間に、前記第１パターンの状態を計測する計測工程と、前記計測工程によって計測された前記第１パターンの状態に基づいて前記第２リソグラフィー工程後の前記第１パターンの状態を予測する予測工程とをさらに具備し、
前記予測工程における予測結果に基づいて前記フリージング工程の処理条件を変更することを特徴とする半導体装置の製造方法。
【請求項１０】
基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、
前記第１パターンの状態を計測する計測手段と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段であって、前記計測手段における計測結果に基づいて処理条件を変更するフリージング手段と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、
を具備したことを特徴とする半導体装置の製造装置。
【請求項１１】
請求項１０記載の半導体装置の製造装置であって、
前記フリージング手段は、
前記第１パターンを化学的に処理するための処理液を塗布する塗布機構と、
前記第１パターンと前記処理液を反応させるために加熱する第１加熱機構と、
不要な前記処理液を除去するためのストリッピング機構と、
前記ストリッピング工程の後、乾燥させるための第２加熱機構と、
を具備し、変更する前記処理条件は、前記第１加熱機構の加熱温度、前記ストリッピング機構の処理時間、前記第２加熱機構の加熱温度のうちの少なくともいずれか１つである
ことを特徴とする半導体装置の製造装置。
【請求項１２】
請求項１１記載の半導体装置の製造装置であって、
前記処理条件を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造装置。
【請求項１３】
請求項１２記載の半導体装置の製造装置であって、
前記第１加熱機構及び／又は前記第２加熱機構の加熱温度を、前記基板の面内の部位によって変更することを特徴とする半導体装置の製造装置。
【請求項１４】
請求項１０〜１３いずれか１項記載の半導体装置の製造装置であって、
前記計測手段は、前記第１パターンの線幅を測定することを特徴とする半導体装置の製造装置。
【請求項１５】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第１加熱機構の加熱温度を低くし、細い場合は前記第１加熱機構の加熱温度を高くすることを特徴とする半導体装置の製造装置。
【請求項１６】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記第２加熱機構の加熱温度を低くし、細い場合は前記第２加熱機構の加熱温度を高くすることを特徴とする半導体装置の製造装置。
【請求項１７】
請求項１４記載の半導体装置の製造装置であって、
前記計測手段で計測された前記第１パターンの線幅が設計値より太い場合は前記ストリッピング機構の処理時間を長くし、細い場合は前記ストリッピング機構の処理時間を短くすることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１０〜１７いずれか１項記載の半導体装置の製造装置であって、
前記フリージング手段の処理条件の変更に応じて、前記第２パターン形成工程の露光条件を変更することを特徴とする半導体装置の製造装置。
【請求項１９】
基板上の被エッチング層をエッチングするためのマスクを形成する半導体装置の製造装置であって、
前記基板に第１レジストを塗布し、露光、現像して第１パターンを形成する第１パターン形成手段と、
前記第１パターンを化学的に処理してリソグラフィー工程に対する耐性を付与するフリージング手段と、
前記基板に第２レジストを塗布し、露光、現像して第２パターンを形成する第２パターン形成手段と、
を具備した半導体装置の製造装置において、
前記フリージング手段による処理前に前記第１パターンの状態を計測する計測手段と、前記計測手段によって計測された前記第１パターンの状態に基づいて前記第２パターン形成後の前記第１パターンの状態を予測する予測手段とをさらに具備し、
前記予測手段における予測結果に基づいて前記フリージング手段の処理条件を変更することを特徴とする半導体装置の製造装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２８７８５６（Ｐ２０１０−２８７８５６Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１４２５８３（Ｐ２００９−１４２５８３）
【出願日】平成２１年６月１５日（２００９．６．１５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月１５日（２００９．６．１５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]