【課題】トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する場合において、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる半導体装置の製造方法を提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、及び第３のトランジスタを有する第１の半導体装置、第１のトランジスタ及び第３のトランジスタを有する第２の半導体装置、並びに第２のトランジスタ及び第３のトランジスタを有する第３の半導体装置のいずれにおいても、低濃度不純物領域６ａ，６ｂ，６ｃをこの順に形成する。そして、低濃度不純物領域６ａ，６ｂ，６ｃを形成するときのフォトレジスト膜５２，５１，５０のうち、フォトレジスト膜５１を硫酸含有薬液及びスクラバー洗浄で除去し、フォトレジスト膜５０，５２を酸素プラズマ及びＲＣＡ洗浄で除去する。 （もっと読む）

【課題】トランジスタの組み合わせが互いに異なる複数種類の半導体装置を製造する場合において、トランジスタの組み合わせが異なってもトランジスタの特性に差が生じることを抑制できる半導体装置の製造方法を提供する。
【解決手段】第１トランジスタ、第２トランジスタ、及びゲート絶縁膜が厚い第３トランジスタを有する第１半導体装置を製造する場合は、第１トランジスタの第１低濃度不純物領域６ａ、被覆膜２０、第２トランジスタの第２低濃度不純物領域６ｂ、及び第３トランジスタの第３低濃度不純物領域６ｃの順に形成する。第１及び第３トランジスタを有する第２半導体装置を製造する場合は、第１低濃度不純物領域６ａ、被覆膜２０、及び第３低濃度不純物領域６ｃの順に形成する。第２及び第３トランジスタを有する第２半導体装置を製造する場合は、被覆膜２０、第２低濃度不純物領域６ｂ、及び第３低濃度不純物領域６ｃの順に形成する。 （もっと読む）

【課題】２つのトランジスタの特性の差を小さくする必要がある場合に、２つのトランジスタの特性の差がばらつく範囲を狭くすることができる半導体装置を提供する。
【解決手段】第１ゲート電極４ａ、低濃度不純物領域６ａ、並びにソース及びドレインとなる第１不純物領域７ａを具備する第１トランジスタ１０ａと、第２ゲート電極４ｂ、並びにソース及びドレインとなる第２不純物領域７ｂを具備していて低濃度不純物領域を具備しない第２トランジスタ１０ｂと、第３ゲート電極４ｃ、並びにソース及びドレインとなる第３不純物領域７ｃを具備していて低濃度不純物領域を具備しない第３トランジスタ１０ｃとを有する。第２トランジスタ１０ｂ及び第３トランジスタ１０ｃは略同一形状を有する。 （もっと読む）

【課題】効率的なレイアウト構成をとり、（１００）面基板上に形成するよりも特性が向上し、バラツキのないCMOS領域を備えた半導体装置を得る。
【解決手段】本発明における半導体装置は、（１００）面基板１と、（１００）面基板１上に部分的に形成された（１１０）面結晶層１０と、（１００）面基板１上にチャネルが直交する方向に配置された複数のNMOS２１と、（１１０）面結晶層１０上にチャネルが直交する方向に配置された複数のPMOS２２とを備え、（１１０）面結晶層１０は、その結晶方位＜１１０＞方向が、（１００）面基板１の結晶方位＜１１０＞方向に対し、平面視４５°回転した方向であり、複数のNMOS２１およびPMOS２２は、ともにチャネルの方向が前記（１００）面基板１の結晶方位＜１１０＞方向とその直交方向とに配置される。 （もっと読む）

【課題】半導体基板の溝に埋め込まれた素子分離膜上に抵抗素子を有する半導体装置において、抵抗素子と半導体基板の間でショートが発生することを抑制する。
【解決手段】本半導体装置の製造方法は、第２素子領域１ａに位置する半導体基板１、及び素子分離膜２ａを、絶縁性のマスク膜５４で覆う工程と、マスク膜５４をマスクとして半導体基板１を熱酸化することにより、第１素子領域１ｂに位置する半導体基板１に、第１トランジスタのゲート絶縁膜３ｂを形成する工程と、マスク膜５４を、素子分離膜２ａの少なくとも一部上に位置する部分を除いて除去する工程と、半導体基板１を熱酸化することにより、第２素子領域１ａに位置する半導体基板１に、第２トランジスタのゲート絶縁膜３ａを形成する工程と、素子分離膜２ａ上に残存するマスク膜５４上に、抵抗素子４ｃを形成する工程とを具備する。 （もっと読む）

【課題】短チャネル効果を抑制しながら高駆動能力を確保すると共に、特性が異なる複数の素子の特性を確保し且つ製造工程の省略が可能な半導体装置及びその製造方法を提供する。
【課題手段】半導体装置は、半導体基板１の第１領域Ａ上に形成された第１ゲート電極３と、第１領域Ａにおける少なくとも第１ゲート電極３の両側下部の部分に形成された第１不純物層５と、第１ゲート電極３の両側面に形成された第１サイドウォール６と、半導体基板１における第１ゲート電極３から見て第１サイドウォール６の両側に形成された第２不純物層７とを備える。第１不純物層５は、第１導電型の第１不純物と、第１導電型で且つ第１不純物よりも質量数の大きい第２不純物とを含む。 （もっと読む）

【課題】サリサイド形成の際にコバルト等の金属によってスパイクが発生しても、スパイクに起因するリーク電流を抑制し、感光セルの不良を発生しにくい固体撮像装置を提供する。
【解決手段】半導体基板１０上に、フォトダイオード５に蓄積された電荷を一時的に蓄積する浮遊拡散層１が形成されている。浮遊拡散層１は、拡散領域１１と、拡散領域１１より高い不純物濃度を有する拡散領域１２とを含んでいる。浮遊拡散層１の表面の一部、すなわち、拡散領域１２の表面にはコンタクト４に接続されるサリサイド層２が形成されている。そして、サリサイド層２によって覆われた拡散領域１２は、スパイク１６より十分に深く形成されている。 （もっと読む）

【課題】 低耐圧トランジスタとの混載が可能で、微細化及び耐圧の調整が容易な横型の高耐圧ＭＯＳＦＥＴを備えた半導体装置を提供する。
【解決手段】 高耐圧ＭＯＳＦＥＴが、半導体基板１上の高耐圧用活性領域４に形成された溝部１０と、溝部１０を挟んだ両側の高耐圧用活性領域４の上面に形成され、高耐圧用活性領域４とは逆導電型に不純物注入された２つのポリシリコン層６と、溝部１０を挟んだ両側に位置し、ポリシリコン層６の下部の高耐圧用活性領域４の表面に高耐圧用活性領域４とは逆導電型に不純物注入された２つの不純物拡散ドリフト層９と、溝部１０の底面と側面、及び、各ポリシリコン層６の溝部１０に近い側の近接領域の溝部側の端面及び上面に、ゲート酸化膜１１を介して形成されたゲート電極１３ａを備え、２つのポリシリコン層６のゲート電極１３ａに覆われていない近接領域以外の部分に、夫々ソース・ドレイン領域１５ａが形成されている。 （もっと読む）

【課題】１つの半導体装置を複数種の電源電圧に対応させる。
【解決手段】ソース領域４に隣接する領域に、ソース領域４とドレイン領域５の間に形成されるチャネル領域６と同導電型のポケット領域７を形成してチャネル濃度を下げるために、ソース領域４とドレイン領域５の間の領域を、不純物濃度がソース領域４側で高くドレイン領域５側で低い非対称の濃度プロファイルにする。これにより、ドレインバイアスを印加した時のインパクトイオン化によって生じる電流を低減し、ホットキャリアに起因する特性劣化を抑えてホットキャリア耐性を向上させ、複数種の電源電圧に対応させる。 （もっと読む）

【課題】浮遊拡散層の容量増大による変換効率の低下と、電解集中による白傷の発生とを抑制しながらも、小型化が可能な固体撮像装置を提供する。
【解決手段】画素２のトランジスタの不純物の濃度を、周辺回路部３のトランジスタの不純物濃度よりも、低くする。 （もっと読む）

【課題】ゲート電極中に含まれる不純物の拡散を防止することができ、さらに、ゲート絶縁膜の信頼性及びホットキャリア耐性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。ゲート酸化膜３６およびＰ+型ゲート電極３５中には窒素がドープされ、窒素ドーピング領域３０が形成される。 （もっと読む）

【課題】ホットキャリアによるＭＯＳトランジスタの特性劣化を抑える。
【解決手段】ゲート電極１３の側壁に形成されたサイドウォール１４の下に、低濃度ＬＤＤ領域１５ａと、極浅でかつゲート電極１３直下の領域から離して高濃度ＬＤＤ領域１５ｂを形成し、これらの外側にソース・ドレイン領域１６を形成する。サイドウォール１４の下に極浅の高濃度ＬＤＤ領域１５ｂを設けることにより、たとえサイドウォール１４にホットキャリアが蓄積されても、それによる空乏化を抑えることが可能になる。さらに、高濃度ＬＤＤ領域１５ｂをゲート電極１３直下の領域から離して形成するため、チャネルの横方向電界が充分緩和され、しきい値変動による特性劣化を抑えることが可能になる。 （もっと読む）

【課題】同一基板上において誘電率の異なる複数種類のゲート絶縁膜を必要性に応じて使い分けた半導体装置の構造、及び当該構造を実現する簡便な製造方法を提供する。
【解決手段】基板１の活性領域１ａ上に高誘電率ゲート絶縁膜４を介してゲート電極７Ａが形成されている。基板１の活性領域１ｂ上にゲート酸化膜６を介してゲート電極７Ｂが形成されている。ゲート電極７Ａ及び７Ｂのそれぞれの側面に同一構造の絶縁性サイドウォールスペーサ８Ａ及び８Ｂが形成されている。 （もっと読む）

【課題】接触抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】ＮＭＩＳ領域１３０におけるＮ型ソースドレイン領域８は、比較的に高濃度のＮ型不純物を含んでおり、シリサイド２６と電気的に接続されている。また、ＰＭＩＳ領域１４０におけるＳｉＧｅ_x領域２４は、比較的に高濃度のＰ型不純物を含んでおり、シリサイド２６と電気的に接続されている。ＮＭＩＳ領域１３０において形成されるシリサイド２６とＮ型シリコンとのバリアハイトはＮｉシリサイドとＮ型シリコンとのバリアハイトより低い。 （もっと読む）

【課題】ＤＭＯＳトランジスタを含む半導体装置において、チップ面積を小さくすること、及びオン抵抗が低く、電流駆動能力の高いＤＭＯＳトランジスタを提供することを目的とする。
【解決手段】Ｎ型のエピタキシャル層２の表面に逆導電型（Ｐ型）のＰ＋Ｗ層４を形成し、当該Ｐ＋Ｗ層４内にＤＭＯＳトランジスタ７０を形成する。エピタキシャル層２とドレイン領域とは、Ｐ＋Ｗ層４によって絶縁される。そのため、絶縁分離層１５で囲まれた一つの領域内に、ＤＭＯＳトランジスタと他のデバイス素子を混載できる。また、ゲート電極６の下方におけるＰ＋Ｗ層４の表面領域にＮ型のＦＮ層２０を形成する。ゲート電極６のドレイン層１２側の端部に隣接したＮ＋Ｄ層２３を形成する。また、ドレイン層１２のコンタクト領域の下方に、ドレイン層１２よりも深いＰ型不純物層（Ｐ＋Ｄ層２２，ＦＰ層２４）を形成する。 （もっと読む）

【課題】 低耐圧NMOS・高耐圧NMOSを同時集積する半導体集積回路装置において、高耐圧と高信頼性の高耐圧NMOSを安価に提供する。
【解決手段】 低耐圧NMOSのソース・ドレイン高濃度不純物をヒ素とし、高耐圧NMOSのソース・ドレイン高濃度不純物をリンとする構成にする。 （もっと読む）

【課題】静電保護素子においてはコンタクト直下に不純物濃度が低く接合が深い不純物拡散領域を備え、ＭＯＳトランジスタにおいては形成面積を増大させずに静電気によるコンタクト突抜けを防止する。
【解決手段】静電保護素子はＮ型ドレイン領域１５の下にコンタクトホール１５ａの形成位置に重畳してＮ型ウェル領域１９を備え、ＭＯＳトランジスタはＮ型ドレイン領域７の下にコンタクトホール７ａの形成位置に重畳してＮ型低濃度不純物領域１７を備えている。Ｎ型ウェル領域１９はＮ型ドレイン領域１５に比べて不純物濃度が低く接合深さが深く、Ｎ型低濃度不純物領域１７はＮ型ドレイン領域７に比べて不純物濃度が低く接合深さが深く、かつＮ型ウェル領域１９に比べて不純物濃度が高く接合深さが浅い。Ｎ型低濃度不純物領域１７の端部、ホール７ａ間の距離Ｗ１は、Ｎ型ウェル領域１９の端部、ホール１５ａ間の距離Ｗ２よりも小さい。 （もっと読む）

【課題】半導体層に残っている金属触媒の残留量を最少にし、マスク数を減少させて工程を単純化したＣＭＯＳ薄膜トランジスタの製造方法を提供する。
【解決手段】本発明のＣＭＯＳ薄膜トランジスタの製造方法は、第１熱処理を実施して金属触媒をキャッピング層を介して非晶質シリコン層の界面に拡散させ、拡散した金属触媒によって非晶質シリコン層を多結晶シリコン層に結晶化する段階と、多結晶シリコン層をパターニングして第１及び第２半導体層１３２、１３４を形成する段階と、第１及び第２半導体層１３２、１３４に第１不純物をドーピングする段階と、第１半導体層１３２に第２不純物をドーピングする段階と、第２熱処理を実施して第２不純物がドーピングされた第１半導体層１３２内に残留する金属触媒を除去する段階とを含むことを特徴とする。 （もっと読む）

【課題】ショートチャネル効果を防止し、十分なキャリア移動度が得られる半導体装置の製造方法および半導体装置を提供する。
【解決手段】シリコン基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する第１工程と、ゲート電極１３をマスクにしたエッチングにより、シリコン基板１１の表面層を掘り下げる第２工程と、掘り下げられたシリコン基板１１の表面に、シリコン基板１１側から表面に向かって高濃度となるような濃度勾配を有して不純物が含有されるように、ＳｉＧｅ層２１をエピタキシャル成長させる第３工程とを有することを特徴とする半導体装置の製造方法およびこれにより得られる半導体装置である。 （もっと読む）

【課題】複数の異なる閾値電圧のトランジスタが同一基板上に形成された半導体装置において、それぞれの閾値電圧のトランジスタの性能を高め、結果的に全体としての性能を向上させることができる半導体装置を得ること。
【解決手段】基板１上にゲート絶縁膜１２を介して形成されたゲート電極１３と、このゲート電極１３の下部のチャネル領域を挟んで形成されたソース／ドレイン領域１６と、このソース／ドレイン領域１６のゲート電極１３側の端部の浅い領域に形成されたエクステンション層１７と、を有し、閾値電圧の異なる複数種類の電界効果型トランジスタ１０，２０が同一基板１上に形成された半導体装置であって、エクステンション層１７は、電界効果型トランジスタ１０，２０の種類ごとに異なる不純物の濃度または異なる不純物の種類と濃度を有する。 （もっと読む）