【課題】高誘電率材料の成膜中にフッ素を導入することで、絶縁膜と基板界面へのダメージを避けながら、十分な濃度のフッ素を膜中に導入し、トランジスタの初期特性と信頼性を両立させることを可能とする。
【解決手段】半導体領域とゲート電極との間にゲート絶縁膜が形成される半導体装置の製造方法において、前記ゲート絶縁膜を原子層蒸着法により膜中にフッ素を含有する金属酸化膜またはフッ素を含有する金属シリケート膜で形成することを特徴とする。 （もっと読む）

【課題】膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜、寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる多層配線装置およびその製造方法を提供する。
【解決手段】Ｓｉ−ＣＨ₃結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、絶縁膜にフィルターを介して紫外線を照射して絶縁膜を変性させることを含む多層配線装置の製造方法において、そのフィルターとして、紫外線照射により、絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用する。あるいは、紫外線照射により、絶縁膜中にＳｉ−ＣＨ₂−ＣＨ₂−Ｓｉ結合およびＳｉ−ＣＨ₂−Ｓｉ結合を形成させる。 （もっと読む）

【課題】高誘電率絶縁膜（Ｈｉｇｈ−Ｋ）を有する半導体装置において、薄い換算酸化膜厚（ＥＯＴ）と平滑な表面のゲート絶縁膜を可能にする事を目的とする。
【解決手段】Ｈｉｇｈ−Ｋ膜の上界面と下界面どちらにも拡散防止膜がある場合には、物理膜厚を２．４ｎｍ以上５．０ｎｍ以下の範囲にする必要がある。上界面もしくは下界面どちらか一方に拡散防止膜がある場合には、物理膜厚を２．８ｎｍ以上５．０ｎｍ以下の範囲にする必要がある。上界面にも下界面どちらにも拡散防止膜がない場合には、物理膜厚を３．２ｎｍ以上５．０ｎｍ以下の範囲にする必要がある。また、Ｈｉｇｈ−Ｋ膜とＳｉ基板界面には拡散防止膜としてのＳｉ窒化膜が存在し、かつ、Ｈｉｇｈ−Ｋ膜と電極界面には窒素を含む拡散防止膜が存在する場合には、ＥＯＴが０．７ｎｍ以上で使用することにより、理想的な安定したＥＯＴと低いリーク電流特性を実現できる。 （もっと読む）

【課題】ウエハの表面での層厚の均一性が向上し、トレンチの深みに沿って堆積された層の厚みに関しても、その上端領域における層厚の増大を抑方法を提供する。
【解決手段】所定の低温度において、基板に、前駆体を用いて層を堆積し、その後、上記基板の温度を所定の高温度まで上昇させ、次に、上記所定の高温度において、上記堆積層の酸化を行う、原子層堆積プロセス（ＡＬＤ）を実施する。 （もっと読む）

【課題】 金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置の長期信頼性を向上させる。
【解決手段】 高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、半導体基板１０上にシリコン酸化膜２１を形成した後、シリコン酸化膜２１上にアルミニウム膜２５を形成し、次いでアルミニウム膜２５上にシリコン酸化膜２１よりも高い誘電率を有する高誘電率ゲート絶縁膜２４を形成し、次いで高誘電率ゲート絶縁膜２４に窒素を導入し、次いで高誘電率ゲート絶縁膜２４上にゲート電極材料膜を形成し、次いでゲート電極材料膜をゲートパターンに加工してゲート電極３０を形成する。 （もっと読む）

【課題】アモルファスカーボン膜の成膜後にアニール等の加熱下での処理を施してもアモルファスカーボン膜の特性が大きく変化することがないアモルファスカーボン膜の後処理方法を提供すること。
【解決手段】基板上に成膜され、加熱をともなう処理が施されたアモルファスカーボン膜を後処理するに際し、加熱をともなう処理の直後に、アモルファスカーボン膜の酸化防止処理、例えばシリル化剤を接触させるシリル化処理を行う。 （もっと読む）

【課題】安定性の高い、不純物を添加したシリコン酸化物のスピンコーティング用の前駆溶液を提供すること。
【解決手段】不純物が添加されたシリコン酸化物前駆体溶液を用いて、不純物が添加されたシリコン酸化薄膜を製造する方法は、有機酸にシリコン原料を混合する工程１２と２−メトキシエチルエーテルを加えて、準備的な前駆溶液を調製する工程１４とを含む。準備的な前駆溶液は、加熱および攪拌１６され、ろ過１８される。２−メトキシエタノールにドーピング不純物を溶解２０させて、不純物が添加された原料溶液を調製する。不純物が添加された原料溶液を準備的な前駆溶液と混合２２して、不純物が添加されたシリコン酸化物の溶液を調製する。不純物が添加されたシリコン酸化物の薄膜は、スピンコーティングによってウェーハ上に形成２４される。薄膜およびウェーハは、漸次的に温度を上昇させながら焼成２６された後、アニール２８される。 （もっと読む）

【課題】 チップサイズの拡大、及び工程数の増加を行うことなく、容量素子を半導体チップ内に形成可能な半導体製造方法を提供する。
【解決手段】 第１絶縁膜６、第２絶縁膜７、第３絶縁膜８を順次積層した後、配線領域となる第１領域を遮蔽膜によって被覆した状態で、紫外線を照射することで、第２領域内の第２絶縁膜７を比誘電率の高い第２絶縁膜７ｂに変化させる。その後、遮蔽膜を除去した後、所定のマスクパターンに基づく遮蔽膜で被覆した状態でエッチング処理を行って、第１領域及び第２領域内に溝構造を形成し、当該溝構造内に銅膜を成膜する。これによって、第１領域内の銅膜９ａは、当該銅膜９ａ間の絶縁膜の比誘電率が低いため、配線間容量が抑制されており、配線に利用可能であるとともに、第２領域内の銅膜９ｂは、当該銅膜９ｂ間の絶縁膜の比誘電率が高いため十分な静電容量が確保でき、容量素子として利用可能である。 （もっと読む）

【課題】半導体素子などにおける層間絶縁膜として好適に用いることができる絶縁膜形成用組成物およびその製造方法、ならびに前記絶縁膜形成用組成物を用いたシリカ系絶縁膜およびその形成方法を提供する。
【解決手段】絶縁膜形成用組成物は、（Ａ）成分；下記一般式（１）で表される化合物および下記一般式（２）で表される化合物の群から選ばれた少なくとも１種のシラン化合物と、（Ｂ）成分；下記一般式（３）で表される構造を有するカルボシランとを加水分解縮合して得られた加水分解縮合物と、有機溶媒と、を含む。Ｒ^１_ａＳｉ（ＯＲ^２）_４−ａ ・・・・・（１） Ｒ^３_ｂ（Ｒ^４Ｏ）_３−ｂＳｉ−（Ｒ^７）_ｄ−Ｓｉ（ＯＲ^５）_３−ｃＲ^６_ｃ ・・・（２）


・・・・・（３） （もっと読む）

式(I)：(M¹_1-a M²_a) O_b N_cの化合物（ここで0≦a＜1、0＜b≦3、0≦c≦1であり、M¹は(Hf)、(Zr)および(Ti)から選択される金属を示し、M²は金属原子を示す）を含有する金属含有誘電体フィルムを基板上に堆積する方法であって、
- 基板を反応チャンバーの中に提供する工程a)と、
- 式(II)：(R¹_yOp)_x (R²_tCp)_z M¹ R’_4-x-z (ここで0≦x≦3、好ましくはx=0または1であり、0≦z≦3、好ましくはz=1または2、1≦(x+z)≦4であり、0≦y≦7、好ましくはy=2であり、0≦t≦5、好ましくはt=1であり、(R¹_yOp)は置換されていないかまたは置換されているかのいずれかであるペンタジエニル配位子を示し、(R²_tCp)は置換されていないかまたは置換されているかのいずれかであるシクロペンタジエニル(Cp)配位子を示す)、第1の気相金属源を形成する工程b) のM¹金属含有前駆体を気化させと、
- 第1の気相金属源を反応チャンバーに導入し、前記基板との接触を誘起させ、前記基板上に先に定義された式(I)の化合物を含有する金属含有誘電体フィルムの堆積を生成する工程c)と
を含む方法。
式(II₁)の化合物(ここで、請求項１で先に定義した式(II₁)について、x=0、z=1であり、R’はN(R³⁹)(R⁴⁰)基を示す)。 （もっと読む）

【課題】ＤＲＡＭメモリセル形成時の熱処理による負荷を低減させ、メモリセルおよびこれと同一基板上に形成されるＭＩＳＦＥＴの特性を向上させる。
【解決手段】メモリセル形成領域に、情報転送用ＭＩＳＦＥＴＱｓとキャパシタＣからなるメモリセルが形成され、論理回路形成領域に、論理回路を構成するｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐとが形成される半導体集積回路装置の、キャパシタＣが形成される酸化シリコン膜４１を、４５０℃〜７００℃の温度で、プラズマＣＶＤ法を用いて形成する。その結果、酸化シリコン膜４１からの脱ガス量を低減でき、脱ガスによってキャパシタＣの下部電極４３を構成するシリコン膜表面のシリコン粒の成長が阻害されず、容量を大きくすることができ、また、酸化シリコン膜４１の成膜後に、水分等を除去するための熱処理工程を省くことができ、ＭＩＳＦＥＴの特性の劣化を防止することができる。 （もっと読む）

【課題】 低誘電率、高機械的強度を有し、疎水性の改良された多孔質膜及びその作製方法、この多孔質膜の前駆体組成物及びその調製方法、並びにこの多孔質膜を利用した半導体装置の提供。
【解決手段】 式：Ｓｉ(ＯＲ^１)_４及びＲ_ａ(Ｓｉ)(ＯＲ^２)_４−ａ(式中、Ｒ^１は１価の有機基を表し、Ｒは水素原子、フッ素原子又は１価の有機基を表し、Ｒ^２は１価の有機基を表し、ａは１〜３の整数であり、Ｒ、Ｒ^１及びＲ^２は同一であっても異なっていてもよい)で示される化合物から選ばれた化合物と、熱分解性有機化合物と、触媒作用をなす元素と、尿素等とを含む。この前駆体組成物から得られた多孔質膜に対して紫外線照射した後、疎水性化合物を気相反応させる。得られた多孔質膜を用いて半導体装置を得る。 （もっと読む）

【課題】ＳｉＯＣ系材料を用いた層間絶縁膜に埋込配線を設ける際、層間絶縁膜の誘電率をより低く抑えながらも、層間絶縁膜表面のウォーターマークの発生を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】基板上に、少なくとも最上層がＳｉＯＣ系材料からなる層間絶縁膜３を成膜し、層間絶縁膜３に溝パターン３ａを形成する。溝パターン３ａ内が埋め込まれるように層間絶縁膜３上に導電性材料膜７を成膜し、導電性材料膜７を表面側から研磨除去することにより溝パターン３ａ内のみに導電性材料膜７を残した埋込配線７ａを形成する。埋込配線７ａを形成した後、層間絶縁膜３にアルキル基を導入するための熱処理を行うことにより層間絶縁膜３を構成するＳｉＯＣ系材料を低誘電率化する。 （もっと読む）

【課題】窒化処理された高誘電体膜からの窒素原子の脱離を抑制する。
【解決手段】高誘電体膜の窒化処理後、３０秒以内に熱処理を行う。また枚様式処理装置において、被処理基板が窒化処理後、３０秒にないに熱処理されるように、被処理基板の搬送を制御する。 （もっと読む）

【課題】 ＳｉＯ_２膜に替わる特性を備えた高誘電体ゲート絶縁膜として使用することが可能であるＺｒＯ_２・ＳｉＯ_２又はＨｆＯ_２・ＳｉＯ_２膜の形成に好適な、耐脆化性に富むシリサイドターゲットの製造方法を提供する。
【解決手段】 水素化金属（Ｍ）粉とＳｉ粉を１：０．８〜１：１．２のモル比に調製・混合した後、焼成し、焼成の際の加熱により、脱水素とシリサイド化を一度に行い、得られたシリサイド粉を粉砕し、これを焼結して、遊離Ｓｉが存在せず、相対密度が９９％以上であるＭＳｉ_{０．８−１．２}（Ｍ：Ｚｒ、Ｈｆ）からなる焼結体を製造する。耐脆化性に優れたゲート酸化膜形成用シリサイドターゲットが得られる。 （もっと読む）

【課題】制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１１上に形成された第１の絶縁膜１２と、第１の絶縁膜上に形成された電荷蓄積層３１と、電荷蓄積層上に形成された第２の絶縁膜３０と、第２の絶縁膜上に形成された制御電極２５と、を備えた半導体装置の製造方法であって、第２の絶縁膜を形成する工程は、塩素を含まない成膜ガスを用いてシリコンを含有した絶縁膜２１を形成する工程と、シリコンを含有した絶縁膜上に、酸素及び金属元素を含有した絶縁膜２２を形成する工程とを備える。 （もっと読む）

【課題】 本発明の目的は、誘電層を形成する方法、及びそれに関連するデバイスを提供する。
【解決手段】 誘電層は、中間の厚さまで誘電層を沈着することによって、かつ中間の厚さの誘電層に窒化処理を適用することによって形成されてよい。次いで、誘電層は最終的な所望の厚さまで沈着されてよい。 （もっと読む）

【課題】 多層配線の層間絶縁層の膜剥れや、クラックを防止する。
【解決手段】 半導体装置の製造方法は、銅配線を覆うシリコンカーバイド層を有する下地構造を準備する工程と、前記下地構造のシリコンカーバイド層表面を、Ｏ₂より分子量が大きく、酸素を含む弱酸化性ガスのプラズマで親水化処理する工程と、親水化処理したシリコンカーバイド層表面上に、酸化シリコンより比誘電率の小さい低誘電率絶縁層を形成する工程と、を含む。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置を提供すること。
【解決手段】半導体装置は、半導体基板の主表面側に形成された凹部を有する下地領域と、前記下地領域の凹部内全体に埋め込まれた塩素を含有するシリコン酸化膜とを有することを特徴とする。 （もっと読む）

【課題】 本発明は、リーク電流の小さい絶縁膜さらには長期信頼性に優れた絶縁膜を提供するものである。
【解決手段】 第１の発明の絶縁膜は、Ba、Sr、Mgのいずれかが添加された、Hf、Zrから選ばれる金属Mの酸化物であり、式（１）を満たすことを特徴とする。
0.06at%≦[Ba]+[Sr]+[Mg]≦1.4at% ・・・式（１）
第２の発明の絶縁膜は、Ba、Sr、Mgのいずれかが添加された、Hf、Zrから選ばれる金属Mのシリケートであり、式（１ａ）を満たすことを特徴とする。
0.06at%≦[Ba]+[Sr]+[Mg]≦1.4at%×[M]/{[M]+[Si]} ・・・式（１ａ） （もっと読む）