【課題】メモリセルの動作を従来よりも高速化できる半導体装置を提供する。
【解決手段】フローティングゲートFGとコントロールゲートCG、第１導電型ソース13s及び第１導電型ドレイン13dを有する第１導電型ＭＯＳトランジスタ13と、前記フローティングゲートFGと前記コントロールゲートCG、第２導電型ソース１４ｓ及び第２導電型ドレイン14dを有する第２導電型ＭＯＳトランジスタ14と、前記第１導電型ドレイン13d及び前記第２導電型ドレイン14dに接続される第１のソース／ドレイン11bと、第２のソース／ドレイン11aと、ゲートを有する選択トランジスタ１１と、前記第１導電型ソースに接続される第１電源線VpLと、前記第２導電型ソースに接続される第２電源線VnLと、前記選択トランジスタ11の第２のソース／ドレイン11aに接続されるビット線BLと、前記選択トランジスタ11のゲートに接続されるワード線WLと、を有する。 （もっと読む）

【課題】素子の面積を増大させることなく、かつ、コントロールゲート電圧を制御しなくとも、低電圧で書き込み量を大幅に増やすことが可能であり、また、安定して十分な書き込みを行うことが可能である不揮発性半導体装置を提供すること。
【解決手段】ドレインアバランシェホットエレクトロンにより書き込みを行う半導体記憶素子であって、第１導電型の半導体基板に形成された第２導電型の第１の半導体層と、前記第１の半導体層上に絶縁膜を介して設けられたフローティングゲートと、前記フローティングゲート下部の前記第１の半導体層の表面に形成されたチャネル領域と、前記チャネル領域に接触するように前記第１の半導体層上に設けられた第１導電型のソース領域及びドレイン領域とを有するＭＯＳトランジスタであって、前記チャネル領域が２種類以上のキャリア濃度の分布をもつ半導体記憶素子とした。 （もっと読む）

【課題】電源投入時における誤書き込みが発生しにくいメモリ回路を提供する。
【解決手段】メモリ回路１０は、書き込み時のみにソース・ドレイン間に電圧を印加されて書き込まれる、書き込み用のＰチャネル型不揮発性メモリ素子１５と、コントロールゲート及びフローティングゲートがＰチャネル型不揮発性メモリ素子１５のコントロールゲート及びフローティングゲートとそれぞれ共通にされ、読み出し時のみにソース・ドレイン間に電圧を印加されて読み出される、読み出し用のＮチャネル型不揮発性メモリ素子１６と、を備える。 （もっと読む）

【課題】書き込みおよび消去特性が良好で、記憶情報の不揮発性が高い不揮発性記憶装置を提供する。
【解決手段】不揮発性記憶装置は、第１不純物領域１、第２不純物領域２、並びに第１不純物領域１および第２不純物領域２のいずれとも離間して形成された一組のソース領域３およびドレイン領域４、が区画された半導体基板１０と、半導体基板１０の上に形成された絶縁膜と、フローティングゲート３０と、を有し、フローティングゲート３０は、平面視において、第１部分３１は第１不純物領域１に重複し、第２部分３２は第１不純物領域１および第２不純物領域２の間に位置し、第３部分３３は一組のソース領域３およびドレイン領域４の間に位置し、フローティングゲート３０の第３部分３３と半導体基板１０との間に位置する絶縁膜は、フローティングゲート３０の他の部分と半導体基板１０との間に位置する絶縁膜よりも厚みが大きい。 （もっと読む）

【課題】液晶パネルの表示品質を向上させることができると共に、高速動作することができる半導体装置を提供する。
【解決手段】Ｄ／Ａコンバータの基準電圧発生回路７１は、絶縁性基板と、この絶縁基板上に形成された不揮発性メモリ素子１３１，１３２，１３３，…およびＴＦＴ素子１４１，１４２，１４３，…，１５１，１５２，１５３，…を有する。Ｄ／Ａコンバータのアナログバッファ回路は、基準電圧発生回路７１から出力された基準電圧Ｖ_０，Ｖ_１，Ｖ_２，Ｖ_３，…を受ける。不揮発性メモリ素子１３１，１３２，１３３，…の素子特性の変更して、アナログバッファ回路のオフセット電圧を調整することが可能になっている。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置を高性能化する。
【解決手段】シリコン基板１上に配列された不揮発性メモリセルＮＶＭ１は、第１ｎウェルＮＷ１と、それとは異なる場所に形成された第２ｎウェルＮＷ２と、第１ｎウェルＮＷ１内に形成された選択トランジスタＱｓと、浮遊ゲート電極ＦＧおよび蓄積部ｐウェルを有する電荷蓄積部ＣＡとを有する。浮遊ゲート電極ＦＧは、第１ｎウェルＮＷ１の一部と第２ｎウェルＮＷ２とに重なるようにして配置され、蓄積部ｐウェルは、第１ｎウェルＮＷ１内において浮遊ゲート電極ＦＧに一部重なるようにして配置されている。この不揮発性メモリセルＮＶＭ１は、第２ｎウェルＮＷ２に正電圧を印加して、浮遊ゲート電極ＦＧの電子を第２ｎウェルＮＷ２に放出することで記憶情報を消去する。 （もっと読む）

【課題】同一絶縁基板上に形成された２つのトランジスタの拡散層の抵抗値を同じにすることのできる新構造のトランジスタを搭載した半導体装置を提供する。
【解決手段】第１のトランジスタ（図中左側のトランジスタ）は、第１のゲート電極３０４ａ下部に形成された第１の絶縁膜３０３ａと、拡散層領域３０２ａ２，３０２ａ３上に形成された第２の絶縁膜３０３ｂとを備え、これら第１の絶縁膜３０３ａ及び第２の絶縁膜３０３ｂより上層に第１のゲート電極３０４ａが配置されており、かつ、第１の絶縁膜３０３ａが第２の絶縁膜３０３ｂよりも薄く形成され、第１のトランジスタの第２の絶縁膜３０３ｂは、第１のゲート電極３０４ａの下面縁部から内側まで入り込んで形成され、拡散層領域３０２ａ２，３０２ａ３は、第１の絶縁膜３０３ａの下までオーバーラップして形成された構造となっている。 （もっと読む）

【課題】同一絶縁基板上に形成された２つのトランジスタの拡散層の抵抗値を同じにすることのできる新構造のトランジスタを搭載した半導体装置を提供する。
【解決手段】同一絶縁基板上に第１及び第２のトランジスタが形成された半導体装置において、第１のトランジスタ（図中左側のトランジスタ）は、第１のゲート電極１０４ａ下部に形成された第１の絶縁膜１０３ａと、拡散層１０２ａ２，１０２ａ３領域上に形成された第２の絶縁膜１０３ｂとを備え、第２のトランジスタ（図中右側のトランジスタ）は、第２のゲート電極１０４ｂ下部及び拡散層１０２ｂ２，１０２ｂ３領域上に形成された膜厚の厚い第２の絶縁膜１０３ｂを備え、これら第１の絶縁膜１０３ｂ及び第２の絶縁膜１０３ａより上層に第１及び第２のゲート電極１０４ａ，１０４ｂがそれぞれ配置されており、かつ、第１の絶縁膜１０３ａが第２の絶縁膜１０３ｂよりも薄く形成された構造となっている。 （もっと読む）

【課題】 セル面積の著しい増加を招かず、しかし、ディスターブの問題を解決した不揮発性記憶素子を提供すること。
【解決手段】 半導体基板に形成され第１の端子に接続されたｐ型の第１のウェルと、第１のウェルに形成され、第２の端子と第３の端子の間に直列に接続された第１のＮＭＯＳトランジスタ及び第２のＮＭＯＳトランジスタと、半導体基板に形成され第４の端子に接続されたｎ型の第２のウェルと、第２のウェルに形成され、第５の端子と第６の端子の間に直列に接続された第１のＰＭＯＳトランジスタ及び第２のＰＭＯＳトランジスタとを含み、第１のＮＭＯＳトランジスタのゲートは第７の端子を構成し、第１のＰＭＯＳトランジスタは第８の端子を構成し、第２のＮＭＯＳトランジスタと第２のＰＭＯＳトランジスタのゲートは共通に接続され、かつ、フローティング状態にあることを特徴とするメモリセルを含む不揮発性半導体記憶装置。 （もっと読む）

【課題】メモリセル部以外の周辺回路部におけるホットキャリア特性の向上に寄与する不揮発性メモリデバイス及びその製造法を提供することを課題とする。また、メモリセル部の電荷蓄積窒化膜に含まれる電子を消去するに際し、消去後の電流値の低下を抑制可能な不揮発性メモリデバイス及びその製造法を提供することを他の課題とする。
【解決手段】本発明は、半導体層上に形成された情報格納用のメモリセル部と；前記半導体層上に形成された前記メモリセル部以外の周辺回路部とを同時に形成してなる不揮発性メモリデバイスに適用される。そして、前記メモリセル部は、前記半導体層上に形成されたゲート電極と；前記ゲート電極の下端両側に食い込むノッチ上に形成された絶縁膜よりなる電荷蓄積層とを備える。一方、前記周辺回路部は、電荷蓄積層を備えない構造とする。 （もっと読む）

【課題】書込み速度の向上と、かつ読出しディスターブの抑制を両立させることが可能な半導体記憶装置を提供する。
【解決手段】半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。チャネル領域は、一方の拡散領域Ａが接する側のチャネル幅Ｗａよりも他方の拡散領域Ｂが接する側のチャネル幅Ｗｂの方が大きく形成される。記憶動作時には一方の拡散領域Ａへ他方の拡散領域Ｂよりも高い電圧を印加し、読出し時には他方の拡散領域Ｂへ一方の拡散領域Ａよりも高い電圧を印加する。 （もっと読む）

【課題】デバイス間バラツキや誤動作が起こりにくく信頼性の高い、かつ消費電力が抑えられた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、絶縁体上に形成された第１導電型の半導体層１００と、半導体層１００上に形成された電荷蓄積機能を有する電荷蓄積膜１０３及び電荷蓄積膜１０３上に形成されたゲート電極１０５ａと、ゲート電極１０５ａの下方の半導体層１００に形成されたチャネル領域１０８と、チャネル領域１０８の両側に、半導体層１００内に形成された第２導電型の拡散領域１０６，１０７と、半導体層１００を延長して形成した第１導電型のボディコンタクト領域１０９と、延長した半導体層１００上にゲート電極１０５ａを延長し、ボディコンタクト領域１０９と、チャネル領域１０８の両側の拡散領域１０６，１０７を分離するゲート電極引き出し部１０５ｂとを備える。 （もっと読む）

【課題】バラツキの小さい安定したトランジスタ特性が得られ、十分なしきい値電圧、オン電流の変動が得られる不揮発性半導体記憶装置を提供すること。
【解決手段】半導体基板１表面に形成されたソース２及びドレイン３と、ソース２とドレイン３の間の半導体基板１上にゲート絶縁膜４を介して形成されたゲート電極５と、を備え、ゲート電極５の一部の領域はポリシリコンに不純物が注入されていないノンドープ領域１０となっており、ゲート電極５のその他の領域がポリシリコンに不純物が注入されているドープ領域９となっている。 （もっと読む）

【課題】標準ＣＭＯＳプロセスを用いて効率的なキャリア注入が可能な不揮発性記憶トランジスタを提供する。
【解決手段】サイドスペーサに電荷を注入してしきい値電圧を変化させることにより、データを記憶するＮ型の不揮発性記憶トランジスタを、ゲート絶縁膜の膜厚がＩ／Ｏトランジスタのゲート絶縁膜の膜厚と同じであり、チャンネル領域の不純物濃度がコアトランジスタと同じまたはそれよりも濃く、ドレイン側のＬＤＤ領域にチャンネル領域よりも濃度の濃いＰ型領域が形成され、且つ、ゲート電極用ポリシリコンがＰ型ポリシリコンであるトランジスタで構成した。 （もっと読む）

【課題】書き換え可能な不揮発性メモリトランジスタであって、書き換えの繰り返しによる閾値電圧特性の変化が抑制された信頼性の高い不揮発性メモリトランジスタを提供する。
【解決手段】第１導電型の半導体基板３１の表層部に、第２導電型のソース領域３２とドレイン領域３３が形成され、トンネル酸化膜４１を介して、半導体基板３１上でドレイン領域３３に部分的に重なるようにして、浮遊ゲート電極５１が設けられてなる書き換え可能な不揮発性メモリトランジスタ１００であって、ソース領域３２とドレイン領域３３を最短距離で結ぶ断面において、ドレイン領域３３と浮遊ゲート電極５１の重なり寸法Ｌが、０．１５μｍ以上、０．５μｍ以下、である不揮発性メモリトランジスタ１００とする。 （もっと読む）

【課題】半導体装置の製造工程数を少なくする為に、トランジスタを不揮発メモリ素子として利用する為の情報書込方法を提供する。
【解決手段】第１ゲート絶縁膜及び第１ゲート電極を具備する第１トランジスタ１０ｂ、並びに第１ゲート絶縁膜と同じ厚さの第２ゲート絶縁膜及び第１ゲート電極と同じ形状の第２ゲート電極を具備していて第１トランジスタと同一導電型の第２トランジスタ１０ｂを具備する半導体装置に情報を書き込む情報書込方法であって、第１ゲート絶縁膜に電子又は正孔を捕捉させて、第１トランジスタの閾値電圧の絶対値を低下させて規定値超にし、かつ第２トランジスタの閾値電圧の絶対値を規定値未満に維持することにより、第１トランジスタ１０ｂ及び第２トランジスタ１０ｂの一方に０を記憶させ、他方に１を記憶させて情報を書き込む。 （もっと読む）

【課題】ゲート電極から電荷蓄積層に正孔を注入する不揮発性メモリにおいて、電荷保持特性を低下させることなく、正孔注入の高効率化を実現する。
【解決手段】電荷蓄積層を構成する窒化シリコン膜９２０に電子および正孔を注入し、トータルの電荷量を変えることによって書き込み・消去を行う不揮発性メモリにおいて、ゲート電極５００からの正孔注入を高効率で行うために、メモリセルのゲート電極５００を、不純物濃度が異なる複数のポリシリコン膜の積層構造、例えば低不純物濃度のｐ型ポリシリコン膜とその上部に堆積した高不純物濃度のｐ^＋型ポリシリコン膜とからなる２層膜で構成する。 （もっと読む）

【課題】浮遊ゲート型の不揮発性メモリ・セル及びそのメモリ・セルを製造する方法を提供する。
【解決手段】ソース側（１３Ｂ）上に軽くドーピングされたホウ素と、ドレイン側（１３Ａ）＋チャネル領域（Ｃｈ）上に高度にドーピングされたヒ素又はリンとを有するＰ−Ｎ接合多結晶シリコン浮遊ゲート（１３）により、ソース（１１）とドレイン（１２）とを有するメモリ・セル（１０）のアレーを形成する。多結晶浮遊ゲート（１３）におけるＰ−Ｎ接合（ＪＵ）を使用することにより、メモリ・セル（１０）がデプリーションへ移行するのを阻止し、稠密な分布の消去しきい電圧Ｖ_Tを発生させることにより過消去特性を得ると共に、前記ゲート酸化物（３０）を介する電子の移動が少ないので、デバイス寿命を改善する。 （もっと読む）

【課題】ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法を提供する。
【解決手段】高エネルギー状態にあるホールを浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して消去するデータ消去ステップＳ１１と、データ消去ステップＳ１１後、不揮発性半導体記憶装置を加熱処理する熱処理ステップＳ１２と、熱処理ステップＳ１２後、高エネルギー状態にある電子を浮遊ゲート電極に注入するデータ書き込みステップＳ１３と、を有してなる不揮発性半導体記憶装置のデータ書き換え方法とする。 （もっと読む）

【課題】メモリセルの面積を増大させたり、ＣＭＯＳプロセスを追加させることなく、信頼性の高い不揮発性メモリを実現すること。
【解決手段】６個のＭＯＳトランジスタＰ１、Ｐ２、Ｎ１、Ｎ２、Ｔ１、Ｔ２よりなるＳＲＡＭセルと、第１トランスファＭＯＳトランジスタＴ１のゲートと電気的に接続される第１ワード線と、第２トランスファＭＯＳトランジスタＴ２のゲートと電気的に接続される第２ワード線と、を備える。駆動回路は、第１ＰＭＯＳトランジスタＰ１に係る書き込み動作の際、Ｎ型ウェル２、第１、第２ＰＭＯＳトランジスタＰ１、Ｐ２のソースに絶対値が接合耐圧以下の正電圧を印加するとともに、第１ワード線Ｗ１に正電圧を印加し、第２ワード線Ｗ２の接地電圧を印加し、かつ、第１データ線Ｄ１に接地電圧を印加する。 （もっと読む）