メモリデバイス（１００）は、導電構造（２１０）、複数の誘電層（４１０−４３０）、及び、制御ゲート（５１０）を含む。誘電層（４１０−４３０）は導電構造（２１０）の周りに形成され、制御ゲート（５１０）は誘電層（４１０−４３０）上に形成される。導電構造（２１０）の一部はメモリデバイス（１００）のドレイン領域（１００５）として機能し、また、誘電層（４１０−４３０）の少なくとも１つは、メモリデバイス（１００）の電荷蓄積構造として機能する。誘電層（４１０−４３０）は、酸化物−窒化物−酸化物層を含む。
（もっと読む）

トランジスタの制御ゲート（２８）およびウェル領域（１２）に、それぞれ、第１および第２の電圧を印加するステップを含む不揮発性メモリのトランジスタ（１０）の電荷蓄積場所から放電するための方法。第１の電圧はトランジスタの制御ゲートに印加され、制御ゲートは、トランジスタの選択ゲート（１８）に隣接して位置する一部を少なくとも有する。トランジスタは、制御ゲートの下に位置するトランジスタの構造の誘電体（２２，２６）内に配置されたナノクラスタ（２４）を有する電荷蓄積場所を含む。最後に、第２の電圧が、制御ゲートの下に位置するウェル領域（１２）に印加される。第１の電圧および第２の電圧の印加により、電荷蓄積場所のナノクラスタから電子を放出するために前記構造の両端に電圧差が発生する。
（もっと読む）