【課題】第１ゲート電極と第２ゲート電極間の寄生容量の少なく高速アクセスが可能なソースサイド注入方式のスプリットゲート型不揮発性メモリセルを備えた不揮発性半導体記憶装置を提供する。
【解決手段】メモリセルが、書き込み・消去用の第１メモリセルユニットＵ１と、読み出し用の第２メモリセルユニットＵ２と、第３メモリセルユニットＵ３とを備えてなり、第１メモリセルユニットＵ１の第２ゲート電極７、第２メモリセルユニットＵ２の第３ゲート電極１１、第３メモリセルユニットＵ３の第４ゲート電極１３同士が電気的に接続してフローティングゲートＦＧが形成される。第４ゲート電極１３上に第２の絶縁膜を介して第５ゲート電極１５が形成され、第５ゲート電極１５が制御端子ＣＧと電気的に接続することにより、フローティングゲート７，１１，１３が制御端子ＣＧと容量結合している。 （もっと読む）

【課題】読み出し精度を向上させた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、複数のメモリストリングＭＳ、及びメモリストリングＭＳの一端に接続された複数のドレイン側選択トランジスタＳＤＴｒを有する。ドレイン側選択トランジスタＳＤＴｒは、上方に延びるドレイン側柱状半導体層４７と、ドレイン側柱状半導体層４７の側面を取り囲むように形成された電荷蓄積層４６ｂと、電荷蓄積層４６ｂを取り囲むように形成されたドレイン側導電層４２とを備える。不揮発性半導体記憶装置１００は、選択されたメモリストリングＭＳからデータを読み出す前に、非選択メモリストリングＭＳ（ｎ−ｓｅｌ）に接続された非選択ドレイン側選択トランジスタＳＤＴｒ（ｎ−ｓｅｌ）の電荷蓄積層４６ｂに電荷を蓄積させる制御信号生成部１６を備える。 （もっと読む）

【課題】レイアウト面積を削減し、且つ、記憶保持の信頼性を向上する不揮発性半導体メモリ装置を提供する。
【解決手段】不揮発性半導体メモリセルは、第１の選択トランジスタ、２つのフローティングゲート型のメモリ素子及び第２の選択トランジスタの順に直列に接続し、レイアウトとしては、トランジスタ形成部２２０にそれぞれの素子のドレイン及びソースを直列に配置し、メモリ素子のコントロールゲート電極であるｎ＋型拡散層２１９をトランジスタ形成部と平行に配置し、メモリ素子のフローティングゲートであるポリシリコン２０３ａ、２０３ｂをトランジスタ形成部２２０とｎ＋型拡散層２１９とに垂直に交わる方向に配置し、第１の選択トランジスタ及び第２の選択トランジスタのゲート電極であるポリシリコン２１４ａ、２１４ｂをトランジスタ形成部２２０と垂直に交わる方向に配置する。 （もっと読む）

【課題】非選択のメモリセルトランジスタへの情報の誤書き込みの発生を低減することができる半導体装置及びその製造方法を提供する。
【解決手段】フローティングゲート３０ａとコントロールゲート３４ａとソース／ドレイン拡散層３６ａ、３６ｂと有するメモリセルトランジスタＭＴと、セレクトゲート３０ｂとソース／ドレイン拡散層３６ｂ、３６ｃとを有する選択トランジスタＳＴとを有し、メモリセルトランジスタＭＴのソース拡散層３６ａは、第１の不純物拡散層３６ａ_１と、第１の不純物拡散層３６ａ_１よりも深い第２の不純物拡散層３６ａ_２と、第２の不純物拡散層３６ａ_２内に形成され、第２の不純物拡散層３６ａ_２よりも浅い第３の不純物拡散層３６ａ_３とを有し、第２の不純物拡散層３６ａ_２の不純物濃度は、第３の不純物拡散層３６ａ_３の不純物濃度よりも低い。 （もっと読む）

【課題】注入効率が高いソースサイドインジェクションによる電荷注入が可能で、標準的なＣＭＯＳプロセス工程内で基板上に実装可能な不揮発性半導体記憶装置を提供する。
【解決手段】第２不純物拡散領域７と第３不純物拡散領域８と第２ゲート電極１４を有する選択トランジスタ２と、第１不純物拡散領域６と第３不純物拡散領域８と第１ゲート電極１３を有するメモリトランジスタ３と、第４不純物拡散領域９に形成された第５不純物拡散領域１０と第３ゲート電極１７を有するＭＯＳキャパシタ４を備え、第１ゲート電極１３と第３ゲート電極１７を電気的に接続してフローティングゲートＦＧとし、第４不純物拡散領域９と第５不純物拡散領域１０を制御ゲートＣＧとし、第２ゲート電極１４を選択ゲートとしてメモリセル１を構成し、第３不純物拡散領域８の不純物密度を第１及び第２不純物拡散領域６、７より低く５×１０^１２ｉｏｎｓ／ｃｍ^２以下に設定する。 （もっと読む）

【課題】不揮発性メモリセルから記憶情報を高速に読み出すことができる半導体装置を提供する。
【解決手段】マイクロコンピュータは、内部バス６８と、前記内部バスに結合されている中央演算部６１と、前記内部バスに結合された不揮発性メモリ６３とを含む。前記不揮発性メモリは、第１ゲートと第２ゲートとを含む複数の不揮発メモリセルと、前記複数の不揮発メモリセルの一つの前記第１ゲートに結合された第１回路２１と、前記複数の不揮発メモリセルの一つの前記第２ゲートに結合された第２回路２２と、前記第１回路に供給する第１電圧と前記第２回路に供給する第２電圧とを生成する電圧生成回路ＶＳ，７７と、を含む。前記第１回路のゲート耐圧は前記第２回路のゲート耐圧より低い。 （もっと読む）

【課題】一旦記憶情報「０」が書込まれた記憶素子に対する再書込を防止して、読出動作における誤読出を防止する手段を提供する。
【解決手段】ゲート電極の両側に、第１のシリコン酸化膜と電荷蓄積窒化膜と第２のシリコン酸化膜とを積層した２つの記憶素子とを備えた不揮発性半導体記憶装置において、電荷蓄積窒化膜に複数の回数に分割して電荷を注入する場合における書込電圧を、初期書込電圧から設定書込電圧までの間を段階的に増加するよう設定すると共に、セル電流を用いて電荷の保持状態を確認するための目標電流を、電荷の保持状態の変化によりセル電流が増加する傾きより大きい傾きで、初期目標電流から設定目標電流までの間を段階的に増加するよう設定しておき、記憶素子に電荷を注入する場合に、セル電流が目標電流を超えているときは当該書込電圧で記憶素子に電荷を注入し、セル電流が目標電流以下のときは記憶素子へ電荷を注入しないようにする。 （もっと読む）

【課題】ディスターブストレスを緩和できるＰチャネル型不揮発性半導体記憶装置提供する。
【解決手段】半導体基板に形成されたＮ型ウェルと、それぞれ、Ｎ型ウェル表面に所定の間隔を開けて形成された第１のＰ＋領域及び第２のＰ＋領域と、Ｎ型ウェルの第１、第２のＰ＋領域間を第１のチャネル領域とし、この第１のチャネル領域の上方に形成されたトンネル絶縁膜、電荷蓄積層、第１のゲート絶縁膜及び第１の方向に延在する第１のゲート電極とを有する、複数のメモリセルがマトリックス状に配置されたメモリセルアレイと、第１の方向と直行する第２の方向に配置され、第１のＰ＋領域と接続された第１の配線と、第２の方向に配置され、第２のＰ＋領域と接続された第２の配線とを有することを特徴とする不揮発性半導体記憶装置。 （もっと読む）

【課題】消去ゲートとフローティングゲートとのカップリング容量を低下し、高速な消去動作を可能にするスプリットゲート型の不揮発性半導体記憶装置とその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０のチャネル領域上に第１絶縁層１２を介して設けられたフローティングゲート２０と、フローティングゲート２０上に第２絶縁層１３、１４を介して設けられた消去ゲート４０と、フローティングゲート２０及び消去ゲート４０の側方に第３絶縁層を介して設けられたコントロールゲートとを具備する。フローティングゲート２０はＵ字型であるため、フローティングゲート２０を極めて小さい面積の端部で薄い第２絶縁層１４を介して消去ゲート４０と対向させることが出来る。そのため、フローティングゲート２０と消去ゲート４０との間のカップリング容量を小さくすることができ、消去動作での消去電圧を小さく抑えることが可能となる。 （もっと読む）

【課題】ディボットを発生させることなく、フローティングゲートの鋭角部を適切に形成するスプリットゲート型の不揮発性半導体記憶装置の提供。
【解決手段】不揮発性半導体記憶装置は、コントロールゲート及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、半導体基板１から突出する第１突出部ＰＲ１を有する第１素子分離構造６−１と、半導体基板１から突出する第２突出部ＰＲ２を有する第２素子分離構造６−２と、を備える。第１突出部ＰＲ１は、第１傾斜面ＳＬＰ１を有し、第２突出部ＰＲ２は、第２傾斜面ＳＬＰ２を有する。それら第１傾斜面ＳＬＰ１と第２傾斜面ＳＬＰ２は対向しており、その間隔は半導体基板１から離れるにつれて広くなる。フローティングゲート３は、第１突出部ＰＲ１と第２突出部ＰＲ２に挟まれており、それらより半導体基板１側に位置する部分を少なくとも有する。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、読み出し速度と消去速度を向上させること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向し全体がその上面ＦＵＳよりも上に位置する消去ゲート１０と、を備える。フローティングゲート３の上面ＦＵＳは、対向する第１辺ＦＥ１と第２辺ＦＥ２を含む。消去ゲート１０の底面ＥＢＳは、第１辺ＦＥ１と第２辺ＦＥ２との間の上面ＦＵＳよりも第１辺ＦＥ１及び第２辺ＦＥ２に近い。 （もっと読む）

【課題】スプリットゲート型の不揮発性半導体記憶装置において、消去ゲートと対向するフローティングゲートの鋭角部をより尖らせること。
【解決手段】不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向する消去ゲート１０と、を備える。フローティングゲート３の側面は、対向する第１側面ＦＳＳ１と第２側面ＦＳＳ２を含む。第１側面ＦＳＳ１と第２側面ＦＳＳ２の間隔は、上面ＦＵＳから半導体基板１側に向かうにつれて狭くなる。 （もっと読む）

【課題】不揮発性メモリセルを備えた半導体装置の高信頼度化を図る。
【解決手段】複数のメモリセルから構成されたメモリアレイに対して電気的に接続された電子回路が、メモリセルを構成する選択ゲート、メモリゲート、ウェル、ソース、およびドレインに電圧を印加し、書込み、消去、緩和パルス印加、ベリファイなどの動作の制御を行う。緩和パルス印加では、電荷蓄積膜の選択ゲート側にホールが電子より多く分布している状態において、選択ゲートに正電圧を印加し、メモリゲートに０Ｖを印加して、ホールと電子とを結合させて、電荷蓄積膜中の電荷を安定化させる。 （もっと読む）

メモリセルを開示する。メモリセルは、第１ワイヤ状チャネル構造と、第１ワイヤ状チャネル構造の外周面を囲む電荷トラップ構造を備え、電荷トラップ構造は、２つの電荷トラップ部分構造を有する。各電荷トラップ部分構造は、電荷を蓄積可能な異なる材料で形成されている。メモリセルの製造方法も開示する。 （もっと読む）

【課題】不揮発性半導体記憶装置を高集積化および高信頼度化する方法を提供する。
【解決手段】複数のメモリセルが、ウェル（ｐ型半導体領域１０２）よりも深く、Ｙ方向に延在した複数の素子分離（シリコン酸化膜１０３）によって区画された複数のアクティブ領域に形成されている。各メモリセルでは、ソース拡散層（ｎ^＋型半導体領域１１５）を貫通するようにウェル（ｐ型半導体領域１０２）にコンタクト１１６が設けられており、ビット線（メタル配線１１７）とソース拡散層（ｎ^＋型半導体領域１１５）とを電気的に接続するコンタクト１１６がウェル（ｐ型半導体領域１０２）とも電気的に接続されている。 （もっと読む）

【課題】不揮発性ＴＦＴメモリにおいて、ボディの電位を制御することによってバンド間トンネリングによる消去を可能にし、低電圧で消去する方法を提供する。
【解決手段】基板と、基板上に島状に形成された半導体層と、前記半導体層中に形成されたソース領域、ドレイン領域、チャネル領域、およびボディ領域とを備え、前記ボディ領域に連続して形成されたボディコンタクト領域と、前記半導体層上に形成された電荷蓄積層と、前記電荷蓄積層上に形成されたゲート電極とを備える。 （もっと読む）

【課題】基板にトレンチを形成することなく、メモリセルサイズの小さい不揮発性半導体記憶装置を提供する。
【解決手段】ゲート絶縁膜１２を介して半導体基板４上に形成され、ゲート絶縁膜１２と接する第１部分８ａと、その第１部分８ａの上面の一部から上方に延伸する形状を有する第２部分８ｂとを有するフローティングゲート８を備える不揮発性半導体記憶装置を構成する。また、その半導体基板４の表面に平行な平面を含むように、第１拡散層５と第２拡散層６とを形成する。半導体基板４の表層のチャネル領域上には、フローティングゲート８に並設されるコントロールゲート７を構成する。さらに、第１拡散層５に接続され、第１絶縁膜１３を介して第１部分８ａの第２側面及び第２部分８ｂの第１側面に形成された導電体膜を備える不揮発性半導体記憶装置を構成する。 （もっと読む）

【課題】性能を損なうことなく、さらに余分な製造工程を追加することなく、容量素子の面積を縮小した半導体装置の技術を提供する。
【解決手段】第１容量絶縁膜を介して設けられた半導体基板の活性領域と、選択用ｎＭＩＳの選択ゲート電極と同一層の導体膜からなる下部電極ＣＧｃｂとの間で第１容量部を構成し、電荷蓄積層を含む多層構造の絶縁膜と同一層の第２容量絶縁膜を介して設けられた下部電極ＣＧｃｂと、メモリ用ｎＭＩＳのゲート電極と同一層の導体膜からなる上部電極ＭＧｃｔとの間で第２容量部を構成し、第１容量部と第２容量部とから積層型容量素子Ｃ１を構成し、下部電極ＣＧｃｂの平面形状を、第１の間隔Ｓ１を設けて第１の幅Ｗ１の線状の導体膜が第１の方向に沿って複数本形成され、第２の間隔Ｓ２を設けて第２の幅Ｗ２の線状の導体膜が第１の方向と交差する第２の方向に沿って複数本形成された格子形状とする。 （もっと読む）

【課題】消去ゲートとコントロールゲートとの間のシリサイド・ショートの発生確率を低減させる消去ゲートを備えた不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１上に形成されたフローティングゲート３と、フローティングゲート３上に形成された消去ゲート１０と、半導体基板表層のチャネル領域上にフローティングゲート３と並設され、フローティングゲート３及び消去ゲート１０の一方の側面に形成されたコントロールゲート２２と、消去ゲート１０の上面に形成された第１シリサイド膜２７と、コントロールゲート２２の上面に形成された第２シリサイド膜２６と、を備え、コントロールゲート２２の上面の高さは、消去ゲート１０の上面の高さと同じ若しくはそれよりも下方に位置することを特徴とする。 （もっと読む）

【課題】高速化を図ることのできる不揮発性の半導体記憶装置と、その製造方法を提供する。
【解決手段】ウェル領域３の表面上に制御ゲート絶縁膜４を介在させて制御ゲート電極５ａが形成されている。制御ゲート電極５ａの一方の側面上にＯＮＯ膜６を介在させてメモリゲート電極７ａが形成されている。そのウェル領域には、ドレイン領域Ｄとしての低濃度不純物領域１０ａおよび高濃度不純物領域１２ａと、ソース領域Ｓとしての低濃度不純物領域１０ｂおよび高濃度不純物領域１２ｂとが形成されている。その制御ゲート電極５ａおよびメモリゲート電極７ａを覆うように、引張り応力の比較的強い膜として、シリコン窒化膜１４が形成されている。さらに、そのシリコン窒化膜１４を覆うように層間絶縁膜２０が形成されている。これにより、チャネル領域に引張り応力が作用して電子の移動度が大きくなり、トランジスタの電流を増加させることができる。 （もっと読む）